TWI726675B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI726675B
TWI726675B TW109111886A TW109111886A TWI726675B TW I726675 B TWI726675 B TW I726675B TW 109111886 A TW109111886 A TW 109111886A TW 109111886 A TW109111886 A TW 109111886A TW I726675 B TWI726675 B TW I726675B
Authority
TW
Taiwan
Prior art keywords
dummy
chip
flexible substrate
pin
sides
Prior art date
Application number
TW109111886A
Other languages
English (en)
Other versions
TW202139400A (zh
Inventor
黃建勛
陳必昌
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW109111886A priority Critical patent/TWI726675B/zh
Priority to CN202010571655.XA priority patent/CN113517252A/zh
Application granted granted Critical
Publication of TWI726675B publication Critical patent/TWI726675B/zh
Publication of TW202139400A publication Critical patent/TW202139400A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Abstract

一種薄膜覆晶封裝結構，包括一可撓性線路載板及一晶片。可撓性線路載板包括一可撓性基板及一線路結構。線路結構配置於可撓性基板且包括多個第一引腳、多個第二引腳及至少一虛引腳。第一引腳配置於可撓性基板的第一表面上且包括位於晶片接合區內的多個內引腳部。第二引腳與虛引腳配置於可撓性基板的第二表面上。虛引腳延伸入晶片接合區內。晶片包括分別連接內引腳部的多個凸塊及至少一虛凸塊。虛引腳沿著一第一方向延伸且將虛凸塊於可撓性基板上的正投影在垂直第一方向的一第二方向上的寬度在容許公差內均分。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
薄膜覆晶（Chip on Film, COF）封裝結構為常見的液晶顯示器的驅動晶片的封裝型態。隨著晶片上的凸塊數的增加、引腳數的增加與引腳間距的微縮，凸塊與引腳的佈局方式日益受限。因此，為了增加引腳佈局空間，雙面銅箔基板開始受到青睞。由於雙面銅箔基板正面與背面皆有線路覆蓋，若無明顯的對位記號，容易導致引腳與凸塊接合作業時產生引腳偏移的問題。再者，若是將對位引腳設置於雙面銅箔基板的正面而與對位凸塊共晶接合，金錫共晶合金層易影響影像判讀，而無法有效進行對位及偏移確認。
本發明提供一種薄膜覆晶封裝結構，其可提供引腳接合作業時對位及接合後引腳偏移的確認，以提高封裝結構的可靠度。
本發明的薄膜覆晶封裝結構，其包括一可撓性線路載板以及一晶片。可撓性線路載板包括一可撓性基板以及一線路結構。可撓性基板具有彼此相對的一第一表面與一第二表面以及一晶片接合區。線路結構配置於可撓性基板且包括多個第一引腳、多個第二引腳以及至少一虛引腳。第一引腳配置於第一表面上且包括位於晶片接合區內的多個內引腳部。第二引腳與至少一虛引腳配置於第二表面上。至少一虛引腳延伸入晶片接合區內。晶片配置於第一表面上並位於晶片接合區內。晶片包括多個凸塊及至少一虛凸塊，且凸塊分別連接內引腳部。至少一虛引腳沿著一第一方向延伸且將至少一虛凸塊於可撓性基板上的正投影在垂直第一方向的一第二方向上的寬度在容許公差內均分。
在本發明的一實施例中，上述的晶片具有相對的二個長邊與相對的二個短邊。晶片接合區具有對應二個長邊的二個第一側與對應二個短邊的二個第二側。二個長邊與二個短邊構成多個晶片角落。二個第一側與二個第二側構成多個接合區角落。
在本發明的一實施例中，上述的至少一虛凸塊位於晶片角落的至少其中一個。至少一虛引腳延伸入接合區角落的至少其中一個。
在本發明的一實施例中，上述的至少一虛凸塊包括一第一虛凸塊與一第二虛凸塊。第一虛凸塊與第二虛凸塊分別位於晶片角落的其中二個。
在本發明的一實施例中，上述的至少一虛引腳包括一第一虛引腳與一第二虛引腳。第一虛引腳延伸經過晶片接合區的二個第一側的其中一個。第一虛引腳將第一虛凸塊於可撓性基板上的正投影在平行二個第一側的其中一個上的寬度在容許公差內均分。第二虛引腳延伸經過晶片接合區的二個第二側的其中一個。第二虛引腳將第二虛凸塊於可撓性基板上的正投影在平行二個第二側的其中一個上的寬度在容許公差內均分。
在本發明的一實施例中，上述的可撓性線路載板更包括一第一防銲層以及一第二防銲層。第一防銲層配置於可撓性基板的第一表面上，且位於晶片接合區之外。第一防銲層局部覆蓋第一引腳。第二防銲層配置於可撓性基板的第二表面上，且至少局部覆蓋第二引腳並暴露出至少一虛凸塊所位於的晶片角落的至少其中一個於可撓性基板上的正投影處。
在本發明的一實施例中，上述的至少一虛凸塊的面積大於凸塊的每一個的面積。
在本發明的一實施例中，上述的至少一虛引腳將至少一虛凸塊於可撓性基板上的正投影在第二方向上的寬度均分成一第一距離與一第二距離。沿著第二方向排列的第一引腳具有一偏移容許公差，且第一距離與第二距離的差的絕對值小於等於偏移容許公差。
在本發明的一實施例中，上述的第一引腳與第二引腳不重疊至少一虛凸塊於可撓性基板上的正投影。
在本發明的一實施例中，上述的薄膜覆晶封裝結構，更包括一封裝膠體，配置於可撓性線路載板與晶片之間，其中封裝膠體包覆凸塊、至少一虛凸塊與內引腳部。
基於上述，在本發明的薄膜覆晶封裝結構中，位於可撓性基板的第二表面上的虛引腳可沿著第一方向延伸，且可將位於可撓性基板的第一表面上的晶片的虛凸塊於可撓性基板上的正投影在垂直第一方向的第二方向上的寬度在容許公差內均分。藉此，可在引腳接合作業時作為引腳與凸塊對位與否的判斷，也可以在接合作業後提供機台或人員直接確認引腳與凸塊接合是否產生偏移，藉以提高引腳與凸塊的接合良率，而使本發明的薄膜覆晶封裝結構可具有較佳的結構可靠度。此外，由於位於可撓性基板的第二表面上的虛引腳與位於可撓性基板的第一表面上的晶片的虛凸塊並不會接觸，因此可避免虛引腳與虛凸塊共晶接合而導致影像判讀不易的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。圖2A是沿圖1的線A-A的剖面示意圖。圖2B是沿圖1的線B-B的剖面示意圖。圖3與圖4分別為圖1中的區域A及區域B的放大示意圖。為了方便說明起見，圖1省略繪示部分構件，如防銲層及封裝膠體等，且晶片及凸塊採透視方式呈現。
請先同時參考圖1與圖2A，在本實施例中，薄膜覆晶封裝結構10包括一可撓性線路載板100以及一晶片200。可撓性線路載板100包括一可撓性基板110以及一線路結構120。可撓性基板110具有彼此相對的一第一表面112與一第二表面114以及一晶片接合區116。線路結構120配置於可撓性基板110且包括多個第一引腳122、多個第二引腳124以及至少一虛引腳（示意地繪示一第一虛引腳126與一第二虛引腳128）。第一引腳122配置於第一表面112上且包括位於晶片接合區116內的多個內引腳部123。第二引腳124、第一虛引腳126及第二虛引腳128配置於第二表面114上，且第一虛引腳126與第二虛引腳128延伸入晶片接合區116內。此處，可撓性線路載板100具體化為雙面線路基板。在本實施例中，第二引腳124僅示意地繪示出數個，藉以表示可撓性線路載板100為雙面線路基板。
晶片200配置於第一表面112上並位於晶片接合區116內。晶片200包括多個凸塊210、240及至少一虛凸塊（示意地繪示一第一虛凸塊220與一第二虛凸塊230），且凸塊210分別連接內引腳部123。凸塊240透過導電通孔125與第二引腳124電性連接。詳細而言，部分的第一引腳122具有內引腳部123及向晶片接合區116外延伸的延伸部及外引腳部，另一部分的第一引腳122僅具有位於晶片接合區116內的內引腳部123’，且內引腳部123’向晶片接合區116中央延伸並形成一較大尺寸的接墊123a。導電通孔125位於接墊123a範圍內且電性連接接墊123a及第二引腳124。換言之，凸塊240是透過連接內引腳部123’及接墊123a和導電通孔125的傳導而與第二引腳124電性連接。在本實施例中，凸塊240、內引腳部123’及接墊123a僅示意地繪示出數個。此外，第一虛引腳126沿著一第一方向D1延伸且將第一虛凸塊220於可撓性基板110上的正投影在垂直第一方向D1的一第二方向D2上的寬度W1(標示於圖3)在容許公差內均分。同樣地，第二虛引腳128沿著第二方向D2延伸且將第二虛凸塊230於可撓性基板110上的正投影在垂直第二方向D2的第一方向D1上的寬度W2(標示於圖4)在容許公差內均分。此處，第一方向D1平行於Y方向，而第二方向D2平行於X方向。
更具體來說，本實施例的晶片200具有相對的二個長邊201、203與相對的二個短邊205、207。晶片接合區116具有對應二個長邊201、203的二個第一側S1、S2與對應二個短邊205、207的二個第二側S3、S4。二個長邊201、203與二個短邊205、207構成多個晶片角落CC。二個第一側S1、S2與二個第二側S3、S4構成多個接合區角落BC。第一虛凸塊220與第二虛凸塊230分別位於二個晶片角落CC。第一虛引腳126與第二虛引腳128分別延伸入對應第一虛凸塊220與第二虛凸塊230所在的二個晶片角落CC的二個接合區角落BC。此處，第一側S1為輸出端，而第一側S2為輸入端，而在第一側S1的第一引腳122之間的間距小於在第二側S2的第一引腳122之間的間距。於其他實施例中，在第一側S1的第一引腳122的寬度可小於在第二側S2的第一引腳122的寬度。
須說明的是，如圖1所示，為清楚顯示，本實施例的第一引腳122於可撓性基板110上的正投影不重疊於第二引腳124於可撓性基板110上的正投影，但不以此為限。於其他實施例中，第一引腳122於可撓性基板110上的正投影亦可儘可能地重疊於第二引腳124於可撓性基板110上的正投影，藉此使可撓性基板110的第一表面112與第二表面114應力較為平均，此仍屬於本發明所欲保護的範圍。
請同時參考圖1與圖3，在本實施例中，第一虛引腳126延伸經過晶片接合區116的第一側S1。第一虛引腳126將第一虛凸塊220於可撓性基板110上的正投影在平行第一側S1上的寬度W1在容許公差內均分。更具體來說，第一虛引腳126將第一虛凸塊220於可撓性基板110上的正投影在第二方向D2(即平行第一側S1的方向)上的寬度W1均分成一第一距離L1與一第二距離L2。沿著第二方向D2排列的多個第一引腳122具有一偏移容許公差，舉例來說，在本實施例中，偏移容許公差為0.02% 乘以總間距P1，且第一距離L1與第二距離L2的差的絕對值小於等於（即不大於）偏移容許公差。意即，|L1-L2| ≦ 0.02%*P1。詳細而言，總間距P1係沿著第二方向D2排列的多個第一引腳122中位於相對兩最外側的兩個第一引腳122之間的距離(中心至中心)。
同樣地，請同時參考圖1與圖4，在本實施例中，第二虛引腳128延伸經過晶片接合區116的第二側S4。第二虛引腳128將第二虛凸塊230於可撓性基板110上的正投影在平行第二側S4上的寬度W2在容許公差內均分。更具體來說，第二虛引腳128將第二虛凸塊230於可撓性基板110上的正投影在第一方向D1(即平行第二側S4的方向)上的寬度W2均分成一第三距離L3與一第四距離L4。沿著第一方向D1排列的多個第一引腳122具有一偏移容許公差，舉例來說，在本實施例中，偏移容許公差為0.02% 乘以總間距P2，且第三距離L3與第四距離L4的差的絕對值小於等於（即不大於）偏移容許公差。意即，|L3-L4| ≦ 0.02%*P2。詳細而言，總間距P2係沿著第一方向D1排列的多個第一引腳122中位於相對兩最外側的兩個第一引腳122之間的距離(中心至中心)。
再者，請再同時參考圖1、圖2A與圖2B，本實施例的可撓性線路載板100還包括一第一防銲層130以及一第二防銲層140。第一防銲層130配置於可撓性基板110的第一表面112上，且位於晶片接合區116之外。第一防銲層130局部覆蓋第一引腳122。第二防銲層140配置於可撓性基板110的第二表面114上，且至少局部覆蓋第二引腳124並暴露出第一虛凸塊220與第二虛凸塊230所位於的晶片角落CC於可撓性基板110上的正投影處。換言之，第一虛凸塊220與第二虛凸塊230所位於的晶片角落CC不會被第二防銲層140所覆蓋，因此機台或人員可由可撓性基板110的第二表面114觀測第一虛引腳126與第一虛凸塊220及第二虛引腳128與第二虛凸塊230的對位情況。此處，第一虛凸塊220與第二虛凸塊230的面積大於每一凸塊210、240的面積。第一引腳122與第二引腳124不重疊第一虛凸塊220與第二虛凸塊230於可撓性基板110上的正投影。
此外，請再同時參考圖1、圖2A與圖2B，本實施例的薄膜覆晶封裝結構10更包括一封裝膠體300，配置於可撓性線路載板100與晶片200之間，其中封裝膠體300包覆凸塊210、240、第一虛凸塊220、第二虛凸塊230與內引腳部123、123’。
簡言之，在可撓性基板110的第一表面112與第二表面114皆設置有線路（即第一引腳122、第二引腳124）的情況下，本實施例透過設置於第二表面114的第一虛引腳126沿著第一方向D1延伸且將第一虛凸塊220於可撓性基板110上的正投影在第二方向D2上的寬度W1在容許公差內均分，來判斷第一引腳122與凸塊210、240的接合在X方向上是否有偏移。同樣地，透過第二虛引腳128沿著第二方向D2延伸且將第二虛凸塊230於可撓性基板110上的正投影在第一方向D1上的寬度W2在容許公差內均分，來判斷第一引腳122與凸塊210、240的接合在Y方向上是否有偏移。藉此，可確認接合後的內引腳部123、123’與凸塊210、240之間是否有偏移的問題，以提高內引腳部123、123’與凸塊210、240的接合良率，而使本實施例的薄膜覆晶封裝結構10可具有較佳的結構及電性可靠度。
綜上所述，在本發明的薄膜覆晶封裝結構中，位於可撓性基板的第二表面上的虛引腳可沿著第一方向延伸，且可將位於可撓性基板的第一表面上的晶片的虛凸塊於可撓性基板上的正投影在垂直第一方向的第二方向上的寬度在容許公差內均分。藉此，可在引腳接合作業時作為引腳與凸塊對位與否的判斷，也可以在接合作業後提供機台或人員直接確認引腳與凸塊接合是否產生偏移，藉以提高引腳與凸塊的接合良率，而使本發明的薄膜覆晶封裝結構可具有較佳的結構可靠度。此外，由於位於可撓性基板的第二表面上的虛引腳與位於可撓性基板的第一表面上的晶片的虛凸塊並不會接觸，因此可避免虛引腳與虛凸塊共晶接合而導致影像判讀不易的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:薄膜覆晶封裝結構 100:可撓性線路載板 110:可撓性基板 112:第一表面 114:第二表面 116:晶片接合區 120:線路結構 122:第一引腳 123、123’:內引腳部 123a:接墊 124:第二引腳 125:導電通孔 126:第一虛引腳 128:第二虛引腳 130:第一防銲層 140:第二防銲層 200:晶片 201、203:長邊 205、207:短邊 210、240:凸塊 220:第一虛凸塊 230:第二虛凸塊 300:封裝膠體 CC:晶片角落 BC:接合區角落 D1:第一方向 D2:第二方向 L1:第一距離 L2:第二距離 L3:第三距離 L4:第四距離 S1、S2:第一側 S3、S4:第二側 P1、P2:總間距 W1、W2:寬度
圖1是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖2A是沿圖1的線A-A的剖面示意圖。 圖2B是沿圖1的線B-B的剖面示意圖。 圖3與圖4分別為圖1中的區域A及區域B的放大示意圖。
10:薄膜覆晶封裝結構
100:可撓性線路載板
110:可撓性基板
112:第一表面
116:晶片接合區
120:線路結構
122:第一引腳
123、123’:內引腳部
123a:接墊
124:第二引腳
125:導電通孔
126:第一虛引腳
128:第二虛引腳
200:晶片
201、203:長邊
205、207:短邊
210、240:凸塊
220:第一虛凸塊
230:第二虛凸塊
CC:晶片角落
BC:接合區角落
D1:第一方向
D2:第二方向
S1、S2:第一側
S3、S4:第二側
P1、P2:總間距

Claims (10)

  1. 一種薄膜覆晶封裝結構，包括： 一可撓性線路載板，包括： 一可撓性基板，具有彼此相對的一第一表面與一第二表面以及一晶片接合區；以及 一線路結構，配置於該可撓性基板，且包括多個第一引腳、多個第二引腳以及至少一虛引腳，該些第一引腳配置於該第一表面上且包括位於該晶片接合區內的多個內引腳部，該些第二引腳與該至少一虛引腳配置於該第二表面上，且該至少一虛引腳延伸入該晶片接合區內；以及 一晶片，配置於該第一表面上並位於該晶片接合區內，且包括多個凸塊及至少一虛凸塊，其中該些凸塊分別連接該些內引腳部，而該至少一虛引腳沿著一第一方向延伸且將該至少一虛凸塊於該可撓性基板上的正投影在垂直該第一方向的一第二方向上的寬度在容許公差內均分。
  2. 如請求項1所述的薄膜覆晶封裝結構，其中該晶片具有相對的二個長邊與相對的二個短邊，該晶片接合區具有對應該二個長邊的二個第一側與對應該二個短邊的二個第二側，該二個長邊與該二個短邊構成多個晶片角落，該二個第一側與該二個第二側構成多個接合區角落。
  3. 如請求項2所述的薄膜覆晶封裝結構，其中該至少一虛凸塊位於該些晶片角落的至少其中一個，而該至少一虛引腳延伸入該些接合區角落的至少其中一個。
  4. 如請求項3所述的薄膜覆晶封裝結構，其中該至少一虛凸塊包括一第一虛凸塊與一第二虛凸塊，該第一虛凸塊與該第二虛凸塊分別位於該些晶片角落的其中二個。
  5. 如請求項4所述的薄膜覆晶封裝結構，其中該至少一虛引腳包括一第一虛引腳與一第二虛引腳，該第一虛引腳延伸經過該晶片接合區的該二個第一側的其中一個，且該第一虛引腳將該第一虛凸塊於該可撓性基板上的正投影在平行該二個第一側的其中一個上的寬度在容許公差內均分，而該第二虛引腳延伸經過該晶片接合區的該二個第二側的其中一個，且該第二虛引腳將該第二虛凸塊於該可撓性基板上的正投影在平行該二個第二側的其中一個上的寬度在容許公差內均分。
  6. 如請求項3所述的薄膜覆晶封裝結構，其中該可撓性線路載板更包括： 一第一防銲層，配置於該可撓性基板的該第一表面上，且位於該晶片接合區之外，該第一防銲層局部覆蓋該些第一引腳；以及 一第二防銲層，配置於該可撓性基板的該第二表面上，且至少局部覆蓋該些第二引腳並暴露出該至少一虛凸塊所位於的該些晶片角落的至少其中一個於該可撓性基板上的正投影處。
  7. 如請求項1所述的薄膜覆晶封裝結構，其中該至少一虛凸塊的面積大於該些凸塊的每一個的面積。
  8. 如請求項1所述的薄膜覆晶封裝結構，其中該至少一虛引腳將該至少一虛凸塊於該可撓性基板上的正投影在該第二方向上的寬度均分成一第一距離與一第二距離，沿著該第二方向排列的該些第一引腳具有一偏移容許公差，且該第一距離與該第二距離的差的絕對值小於等於該偏移容許公差。
  9. 如請求項1所述的薄膜覆晶封裝結構，其中該些第一引腳與該些第二引腳不重疊該至少一虛凸塊於該可撓性基板上的正投影。
  10. 如請求項1所述的薄膜覆晶封裝結構，更包括： 一封裝膠體，配置於該可撓性線路載板與該晶片之間，其中該封裝膠體包覆該些凸塊、該至少一虛凸塊與該些內引腳部。
TW109111886A 2020-04-09 2020-04-09 薄膜覆晶封裝結構 TWI726675B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109111886A TWI726675B (zh) 2020-04-09 2020-04-09 薄膜覆晶封裝結構
CN202010571655.XA CN113517252A (zh) 2020-04-09 2020-06-22 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109111886A TWI726675B (zh) 2020-04-09 2020-04-09 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI726675B true TWI726675B (zh) 2021-05-01
TW202139400A TW202139400A (zh) 2021-10-16

Family

ID=77036627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111886A TWI726675B (zh) 2020-04-09 2020-04-09 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN113517252A (zh)
TW (1) TWI726675B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024055205A1 (zh) * 2022-09-14 2024-03-21 京东方科技集团股份有限公司 覆晶薄膜、其制作方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739846A (en) * 2006-04-04 2007-10-16 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof
TW201824504A (zh) * 2016-12-15 2018-07-01 南茂科技股份有限公司 晶片封裝基板與晶片封裝結構
TW201824485A (zh) * 2016-12-15 2018-07-01 南茂科技股份有限公司 晶片封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739846A (en) * 2006-04-04 2007-10-16 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof
TW201824504A (zh) * 2016-12-15 2018-07-01 南茂科技股份有限公司 晶片封裝基板與晶片封裝結構
TW201824485A (zh) * 2016-12-15 2018-07-01 南茂科技股份有限公司 晶片封裝結構

Also Published As

Publication number Publication date
CN113517252A (zh) 2021-10-19
TW202139400A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
US7329597B2 (en) Semiconductor chip and tab package having the same
JP3798220B2 (ja) 半導体装置およびそれを用いる液晶モジュール
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
TWI567892B (zh) 薄膜覆晶封裝結構及封裝模組
TWI653717B (zh) 薄膜覆晶封裝結構
JP2007103430A (ja) 配線基板
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
TWI726675B (zh) 薄膜覆晶封裝結構
JP2004172322A (ja) 半導体パッケージ及び積層型半導体パッケージ
TWI673845B (zh) 薄膜覆晶封裝結構
TWI662672B (zh) 薄膜覆晶封裝結構
TWI601255B (zh) 薄膜覆晶封裝結構
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2000199914A (ja) 液晶パネル駆動用集積回路パッケ―ジおよび液晶パネルモジュ―ル
TWI447889B (zh) 晶片封裝結構
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
TWI361476B (en) Semiconductor package and display apparatus
TWI804103B (zh) 薄膜覆晶封裝結構
JP3298345B2 (ja) 半導体装置
US20240096909A1 (en) Chip on film package and display apparatus including the same
CN109192738B (zh) 电子装置
KR20080061602A (ko) 탭 패키지용 반도체 칩
JP3175420B2 (ja) Ｉｃチップの実装方法
TW202042359A (zh) 薄膜覆晶封裝結構
TW202240802A (zh) 晶片結構及薄膜覆晶封裝結構