JP3298345B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3298345B2 JP3298345B2 JP33699394A JP33699394A JP3298345B2 JP 3298345 B2 JP3298345 B2 JP 3298345B2 JP 33699394 A JP33699394 A JP 33699394A JP 33699394 A JP33699394 A JP 33699394A JP 3298345 B2 JP3298345 B2 JP 3298345B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- film carrier
- electrodes
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ、ＬＳＩ等の半導
体部品、その他の電子部品をフィルムキャリアに搭載し
て実装するＴＡＢ（Tape Automated Bonding）技術に関
し、特に電子部品を搭載するためのフィルムキャリア及
びそれに電子部品を搭載してパッケージ化した半導体装
置に関する。
体部品、その他の電子部品をフィルムキャリアに搭載し
て実装するＴＡＢ（Tape Automated Bonding）技術に関
し、特に電子部品を搭載するためのフィルムキャリア及
びそれに電子部品を搭載してパッケージ化した半導体装
置に関する。
【０００２】
【従来の技術】最近の液晶表示装置には、ＬＣＤセルに
その駆動回路を接続するために、駆動用ＩＣを搭載した
所謂ＴＡＢパッケージを用いたＴＡＢ方式や、ガラス基
板に駆動用ＩＣを直接接続するＣＯＧ（chip on glas
s）方式が一般に採用されている。特に、ＴＡＢパッケ
ージは、他のパッケージに比して小型かつ薄型であり、
高密度実装に適していること、フィルムキャリアテープ
上で電気的検査が可能なこと、折り曲げて実装できるこ
と等の利点を有することから、液晶表示装置だけでなく
様々な電子機器に採用されている。
その駆動回路を接続するために、駆動用ＩＣを搭載した
所謂ＴＡＢパッケージを用いたＴＡＢ方式や、ガラス基
板に駆動用ＩＣを直接接続するＣＯＧ（chip on glas
s）方式が一般に採用されている。特に、ＴＡＢパッケ
ージは、他のパッケージに比して小型かつ薄型であり、
高密度実装に適していること、フィルムキャリアテープ
上で電気的検査が可能なこと、折り曲げて実装できるこ
と等の利点を有することから、液晶表示装置だけでなく
様々な電子機器に採用されている。
【０００３】従来のＴＡＢパッケージは、図９に示すよ
うに、ポリイミド等からなるフィルムキャリア３１に搭
載するＩＣチップ３２の寸法よりも大きい寸法のデバイ
スホール３３を設け、該デバイスホール内に突出するイ
ンナリード３４を前記チップの電極にバンプ３５を介し
て接続し、かつ、前記インナリード間のクロストーク及
び前記インナリードとＩＣチップとの接触を防止し、信
頼性を高めるために、保護樹脂３６でインナリード４及
びＩＣチップ２表面を被覆している。前記電極またはバ
ンプは、片持ち式のインナリードの長さをできるだけ短
くするために、通例ＩＣチップの周縁に沿って配置され
る。また、特に大型で多数の電極を有する半導体素子を
搭載するために、例えば特開昭６３−９５６３９号公報
に開示されるように、デバイスホール内に延出するリー
ドサポート部をフィルムキャリアに設け、その上に一部
のリードを延長させた構造が知られている。
うに、ポリイミド等からなるフィルムキャリア３１に搭
載するＩＣチップ３２の寸法よりも大きい寸法のデバイ
スホール３３を設け、該デバイスホール内に突出するイ
ンナリード３４を前記チップの電極にバンプ３５を介し
て接続し、かつ、前記インナリード間のクロストーク及
び前記インナリードとＩＣチップとの接触を防止し、信
頼性を高めるために、保護樹脂３６でインナリード４及
びＩＣチップ２表面を被覆している。前記電極またはバ
ンプは、片持ち式のインナリードの長さをできるだけ短
くするために、通例ＩＣチップの周縁に沿って配置され
る。また、特に大型で多数の電極を有する半導体素子を
搭載するために、例えば特開昭６３−９５６３９号公報
に開示されるように、デバイスホール内に延出するリー
ドサポート部をフィルムキャリアに設け、その上に一部
のリードを延長させた構造が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＴＡＢパッケージは、デバイスホールの内周と
ＩＣチップの周縁との間に空隙が存在し、この領域のイ
ンナリードを露出させないために保護樹脂を形成するの
で、パッケージの外形寸法が搭載するＩＣチップの寸法
よりも相当大きくなり、実装面積を大きくしていた。ま
た、フィルムキャリア上に支持される配線パターンは、
接続する半導体部品の微小化、その電極やリードの狭ピ
ッチ化によりファイン化し、その配線距離が長くなって
引き回しに大きな面積が必要となっている。このため、
１個のＩＣチップを搭載するために使用するフィルムキ
ャリアの面積が大きくなり、パッケージ全体の寸法がよ
り一層大きくなって実装面積を大きくし、電子機器の小
型化の要請に反するという問題があった。
た従来のＴＡＢパッケージは、デバイスホールの内周と
ＩＣチップの周縁との間に空隙が存在し、この領域のイ
ンナリードを露出させないために保護樹脂を形成するの
で、パッケージの外形寸法が搭載するＩＣチップの寸法
よりも相当大きくなり、実装面積を大きくしていた。ま
た、フィルムキャリア上に支持される配線パターンは、
接続する半導体部品の微小化、その電極やリードの狭ピ
ッチ化によりファイン化し、その配線距離が長くなって
引き回しに大きな面積が必要となっている。このため、
１個のＩＣチップを搭載するために使用するフィルムキ
ャリアの面積が大きくなり、パッケージ全体の寸法がよ
り一層大きくなって実装面積を大きくし、電子機器の小
型化の要請に反するという問題があった。
【０００５】特に液晶表示装置の場合には、図１０に示
すように、それぞれに駆動用ＩＣ３７を搭載した複数の
ＴＡＢパッケージ３８をＬＣＤセル３９の外周に沿って
接続し、更にその外側に駆動回路を構成するプリント回
路基板４０が接続される。装置全体の寸法に対する表示
面積を大きくするためには、所謂額縁部分を小さくしな
ければならない。額縁部分の幅Ｗを小さくするために
は、ＴＡＢパッケージ３８を接続する前記ＬＣＤセルの
外周部分４１及びプリント回路基板４０の幅ｗ１、ｗ２
をそれぞれ小さくすると共に、ＴＡＢパッケージ８を小
型化し、その幅ｗ３を狭くする必要がある。そのため
に、先ず駆動用ＩＣを小型にその幅をできる限り狭く設
計するが限界があり、上述した従来構造のＴＡＢパッケ
ージでは、それ以上の小型化が困難であり、額縁部分の
幅Ｗを十分に縮小できないという問題があった。他方、
ＣＯＧ方式では、ＬＣＤセルの外周部分に直接駆動用Ｉ
Ｃを実装しかつその配線パターンを形成するため、ＴＡ
Ｂ方式の場合よりも額縁部分を小さくすることは困難で
ある。
すように、それぞれに駆動用ＩＣ３７を搭載した複数の
ＴＡＢパッケージ３８をＬＣＤセル３９の外周に沿って
接続し、更にその外側に駆動回路を構成するプリント回
路基板４０が接続される。装置全体の寸法に対する表示
面積を大きくするためには、所謂額縁部分を小さくしな
ければならない。額縁部分の幅Ｗを小さくするために
は、ＴＡＢパッケージ３８を接続する前記ＬＣＤセルの
外周部分４１及びプリント回路基板４０の幅ｗ１、ｗ２
をそれぞれ小さくすると共に、ＴＡＢパッケージ８を小
型化し、その幅ｗ３を狭くする必要がある。そのため
に、先ず駆動用ＩＣを小型にその幅をできる限り狭く設
計するが限界があり、上述した従来構造のＴＡＢパッケ
ージでは、それ以上の小型化が困難であり、額縁部分の
幅Ｗを十分に縮小できないという問題があった。他方、
ＣＯＧ方式では、ＬＣＤセルの外周部分に直接駆動用Ｉ
Ｃを実装しかつその配線パターンを形成するため、ＴＡ
Ｂ方式の場合よりも額縁部分を小さくすることは困難で
ある。
【０００６】そこで、本発明は、上述した従来の問題点
に鑑みてなされたものであり、その目的とするところ
は、ＴＡＢパッケージまたは複数の電子部品を搭載した
モジュールに使用するフィルムキャリアにおいて、電子
部品を接続するためのフィルムキャリアの使用面積を小
さくし、それにより最終的にパッケージ全体の外形寸法
を従来より小さくして、実装面積を縮小することができ
ると共に、ＴＡＢパッケージの製造における作業性・生
産性を向上させ、かつ製造コストの低減を図ることにあ
る。
に鑑みてなされたものであり、その目的とするところ
は、ＴＡＢパッケージまたは複数の電子部品を搭載した
モジュールに使用するフィルムキャリアにおいて、電子
部品を接続するためのフィルムキャリアの使用面積を小
さくし、それにより最終的にパッケージ全体の外形寸法
を従来より小さくして、実装面積を縮小することができ
ると共に、ＴＡＢパッケージの製造における作業性・生
産性を向上させ、かつ製造コストの低減を図ることにあ
る。
【０００７】更に、本発明の目的は、その外形寸法を小
さくして実装面積を縮小することができ、それにより電
子機器の小型化を図ることができるＴＡＢパッケージ型
の半導体装置を提供することにある。特に本発明は、液
晶表示装置において、その額縁部分を縮小させて、表示
面積を実質的に拡大し得るＴＡＢパッケージ型の半導体
装置を提供することを目的とする。
さくして実装面積を縮小することができ、それにより電
子機器の小型化を図ることができるＴＡＢパッケージ型
の半導体装置を提供することにある。特に本発明は、液
晶表示装置において、その額縁部分を縮小させて、表示
面積を実質的に拡大し得るＴＡＢパッケージ型の半導体
装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上述した目的
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。
【０００９】 （１）本発明の半導体装置は、デバイス
ホールと前記デバイスホール内に突出する複数のインナ
ーリードとを含むフィルムキャリアと、前記複数のイン
ナーリードに電気的に接続する複数の電極であって前記
半導体部品の側辺に沿って１列または複数列に配設され
た電極を有し、前記フィルムキャリアと対向して配設さ
れた半導体部品と、を含む半導体装置であって、前記デ
バイスホールが、前記デバイスホールの少なくとも前記
インナーリードを突出させた前記周縁において、前記半
導体部品の周縁よりも内側に位置するように設けられ、
前記複数の電極からなる列の少なくとも一列は、複数の
電極を含む複数のブロックに分割して設けられ、隣接す
る前記ブロック間の間隔は、前記ブロック内において隣
接する前記電極間の間隔よりも大きいことを特徴とす
る。
ホールと前記デバイスホール内に突出する複数のインナ
ーリードとを含むフィルムキャリアと、前記複数のイン
ナーリードに電気的に接続する複数の電極であって前記
半導体部品の側辺に沿って１列または複数列に配設され
た電極を有し、前記フィルムキャリアと対向して配設さ
れた半導体部品と、を含む半導体装置であって、前記デ
バイスホールが、前記デバイスホールの少なくとも前記
インナーリードを突出させた前記周縁において、前記半
導体部品の周縁よりも内側に位置するように設けられ、
前記複数の電極からなる列の少なくとも一列は、複数の
電極を含む複数のブロックに分割して設けられ、隣接す
る前記ブロック間の間隔は、前記ブロック内において隣
接する前記電極間の間隔よりも大きいことを特徴とす
る。
【００１０】 （２）本発明の半導体装置は、上記
（１）記載の半導体装置において、前記デバイスホール
の寸法は、前記半導体部品の外形より小さく、かつ、前
記デバイスホールの周縁は、前記半導体部品の周縁より
も内側に位置するように設けられることを特徴とする。
（１）記載の半導体装置において、前記デバイスホール
の寸法は、前記半導体部品の外形より小さく、かつ、前
記デバイスホールの周縁は、前記半導体部品の周縁より
も内側に位置するように設けられることを特徴とする。
【００１１】 （３）本発明の半導体装置は、上記
（１）または（２）に記載の半導体装置において、さら
に、前記半導体部品と前記フィルムキャリアとの間に設
けられた保護樹脂を有し、前記保護樹脂は、前記半導体
部品の周縁からはみ出すように設けられ、前記保護樹脂
のはみ出した部分は、前記保護樹脂のはみ出した部分の
長さＬと、前記半導体部品とフィルムキャリアとの間隔
ｌと、の関係が、０＜ｌ＜Ｌとなるように設けられるこ
とを特徴とする。
（１）または（２）に記載の半導体装置において、さら
に、前記半導体部品と前記フィルムキャリアとの間に設
けられた保護樹脂を有し、前記保護樹脂は、前記半導体
部品の周縁からはみ出すように設けられ、前記保護樹脂
のはみ出した部分は、前記保護樹脂のはみ出した部分の
長さＬと、前記半導体部品とフィルムキャリアとの間隔
ｌと、の関係が、０＜ｌ＜Ｌとなるように設けられるこ
とを特徴とする。
【００１２】 （４）本発明の半導体装置は、上記
（１）から（３）のいずれか記載の半導体装置におい
て、隣接する前記ブロックは、入力用のインナーリード
からなるブロックと出力用のインナーリードからなるブ
ロックであることを特徴とする。
（１）から（３）のいずれか記載の半導体装置におい
て、隣接する前記ブロックは、入力用のインナーリード
からなるブロックと出力用のインナーリードからなるブ
ロックであることを特徴とする。
【００１３】 （５）本発明の半導体装置は、上記
（１）から（４）のいずれかに記載の半導体装置におい
て、前記インナーリードの導出方向は、隣接する前記ブ
ロックにおいて互いに逆向きであることを特徴とする。
（１）から（４）のいずれかに記載の半導体装置におい
て、前記インナーリードの導出方向は、隣接する前記ブ
ロックにおいて互いに逆向きであることを特徴とする。
【００１４】更に請求項６記載の半導体装置は、半導体
部品及びインナリードを被覆する保護樹脂が、少なくと
もデバイスホールの周縁が半導体部品の周縁よりも内側
に位置する領域において、半導体部品周縁より外側には
み出して形成され、かつこのはみ出し部分の長さが、基
板と半導体部品との隙間距離を超えない範囲内にあるこ
とを特徴とする。
部品及びインナリードを被覆する保護樹脂が、少なくと
もデバイスホールの周縁が半導体部品の周縁よりも内側
に位置する領域において、半導体部品周縁より外側には
み出して形成され、かつこのはみ出し部分の長さが、基
板と半導体部品との隙間距離を超えない範囲内にあるこ
とを特徴とする。
【００１５】更に請求項７記載の半導体装置は、インナ
リードに接続される半導体部品の電極が、その長手方向
に沿って１列に配設されていることを特徴とし、請求項
８記載の半導体装置は、インナリードに接続される半導
体部品の電極が、その長手方向に沿って２列に配設され
ていることを特徴とする。
リードに接続される半導体部品の電極が、その長手方向
に沿って１列に配設されていることを特徴とし、請求項
８記載の半導体装置は、インナリードに接続される半導
体部品の電極が、その長手方向に沿って２列に配設され
ていることを特徴とする。
【００１６】請求項９記載の半導体装置は、上述した請
求項７の特徴点に加え、電極が複数のブロックに分割さ
れ、かつインナリードの導出方向が、隣接するブロック
間において互いに逆向きであることを特徴とする。
求項７の特徴点に加え、電極が複数のブロックに分割さ
れ、かつインナリードの導出方向が、隣接するブロック
間において互いに逆向きであることを特徴とする。
【００１７】請求項１０記載の半導体装置は、上述した
請求項８の特徴点に加え、半導体部品の少なくとも一方
の列の電極が、その電極ピッチによりも大きい所定の間
隔をもって互いに離隔された複数のブロックに分割され
ていることを特徴とする。
請求項８の特徴点に加え、半導体部品の少なくとも一方
の列の電極が、その電極ピッチによりも大きい所定の間
隔をもって互いに離隔された複数のブロックに分割され
ていることを特徴とする。
【００１８】
【作用】従って、請求項１記載のフィルムキャリアによ
れば、デバイスホールの周縁が、その少なくともインナ
リードの導出方向において、従来の半導体部品の周縁よ
り外側の位置から内側の位置にくることによって、その
半導体部品と重なり合う領域に配線パターンを設けるこ
とができ、フィルムキャリアの使用領域を実質的に拡大
できると共に、半導体部品１個の搭載に必要なフィルム
キャリアの寸法を従来より縮小することができる。
れば、デバイスホールの周縁が、その少なくともインナ
リードの導出方向において、従来の半導体部品の周縁よ
り外側の位置から内側の位置にくることによって、その
半導体部品と重なり合う領域に配線パターンを設けるこ
とができ、フィルムキャリアの使用領域を実質的に拡大
できると共に、半導体部品１個の搭載に必要なフィルム
キャリアの寸法を従来より縮小することができる。
【００１９】請求項２記載のフィルムキャリアによれ
ば、その長手方向に沿って半導体部品１個の搭載に要す
るフィルムキャリアの使用領域を従来より縮小すること
ができる。
ば、その長手方向に沿って半導体部品１個の搭載に要す
るフィルムキャリアの使用領域を従来より縮小すること
ができる。
【００２０】請求項３記載のフィルムキャリアによれ
ば、半導体部品１個の搭載に要するフィルムキャリアの
使用領域全体を従来より縮小することができる。
ば、半導体部品１個の搭載に要するフィルムキャリアの
使用領域全体を従来より縮小することができる。
【００２１】請求項４記載の半導体装置によれば、請求
項１記載のフィルムキャリアを用いることによって、少
なくともインナリードの導出方向において、従来のデバ
イスホール周縁と半導体部品周縁間の空隙及び該空隙に
形成されていた保護樹脂の部分が無くなり、かつ半導体
部品と重なり合う基板の領域に配線パターンを設けるこ
とができるから、基板の外形寸法即ち半導体装置の外形
寸法を従来より小さくすることができる。
項１記載のフィルムキャリアを用いることによって、少
なくともインナリードの導出方向において、従来のデバ
イスホール周縁と半導体部品周縁間の空隙及び該空隙に
形成されていた保護樹脂の部分が無くなり、かつ半導体
部品と重なり合う基板の領域に配線パターンを設けるこ
とができるから、基板の外形寸法即ち半導体装置の外形
寸法を従来より小さくすることができる。
【００２２】更に請求項５記載の半導体装置によれば、
デバイスホール全体が半導体部品の周縁より内側に配置
されることによって、半導体部品の全周において、従来
デバイスホール周縁と半導体部品周縁間の空隙に設けら
れていた保護樹脂の部分が無くなり、かつデバイスホー
ル周辺の半導体部品と重なり合う基板の領域に配線パタ
ーンを形成できるから、基板全体についてその外形寸法
を従来より小さくすることができる。
デバイスホール全体が半導体部品の周縁より内側に配置
されることによって、半導体部品の全周において、従来
デバイスホール周縁と半導体部品周縁間の空隙に設けら
れていた保護樹脂の部分が無くなり、かつデバイスホー
ル周辺の半導体部品と重なり合う基板の領域に配線パタ
ーンを形成できるから、基板全体についてその外形寸法
を従来より小さくすることができる。
【００２３】請求項６記載の半導体装置によれば、従来
は半導体部品の周縁より外側に形成されていた保護樹脂
の部分が実質的に無くなることによって、実装面積のデ
ッドスペースを解消できるだけでなく、保護樹脂が、基
板と半導体部品との離隔距離を超えない範囲で僅かには
み出していることによって、十分に塗布されているか否
かを容易に確認することができる。
は半導体部品の周縁より外側に形成されていた保護樹脂
の部分が実質的に無くなることによって、実装面積のデ
ッドスペースを解消できるだけでなく、保護樹脂が、基
板と半導体部品との離隔距離を超えない範囲で僅かには
み出していることによって、十分に塗布されているか否
かを容易に確認することができる。
【００２４】また、請求項７記載の半導体装置によれ
ば、半導体部品の長手方向に直交する向きにインナリー
ドが配設され、その向きに基板の寸法を小さくすること
ができる。
ば、半導体部品の長手方向に直交する向きにインナリー
ドが配設され、その向きに基板の寸法を小さくすること
ができる。
【００２５】更に請求項８記載の半導体装置によれば、
基板の寸法を小さくしつつ、半導体部品の電極数、外部
装置・回路との接続等、実装条件に合わせて電極を配置
することができる。
基板の寸法を小さくしつつ、半導体部品の電極数、外部
装置・回路との接続等、実装条件に合わせて電極を配置
することができる。
【００２６】請求項９記載の半導体装置によれば、半導
体部品の電極をその接続条件等に合わせてブロック分け
することによって、基板上のインナリードからアウタリ
ードに向けて広がる配線の距離を従来より短くすること
ができる。
体部品の電極をその接続条件等に合わせてブロック分け
することによって、基板上のインナリードからアウタリ
ードに向けて広がる配線の距離を従来より短くすること
ができる。
【００２７】請求項１０記載の半導体装置によれば、半
導体部品の電極が２列の場合に、その電極数や接続条件
等に合わせて、適当に間隔を設けてブロック分けするこ
とによって、基板上のインナリードからアウタリードに
向けて広がる配線の距離を従来より短くすることができ
る。
導体部品の電極が２列の場合に、その電極数や接続条件
等に合わせて、適当に間隔を設けてブロック分けするこ
とによって、基板上のインナリードからアウタリードに
向けて広がる配線の距離を従来より短くすることができ
る。
【００２８】
【実施例】第１図には、本発明を適用したフィルムキャ
リアの実施例が部分的に示されている。フィルムキャリ
ア１は、ポリイミド樹脂、ポリエステル、ガラスエポキ
シ樹脂等の可撓性を有する連続したプラスチックフィル
ム・テープからなり、その略中央には、搭載しようとす
る半導体部品２に対応するデバイスホール３が開設され
ている。フィルムキャリア１の一方の面４には、銅箔等
の金属性配線パターン５が形成され、かつそれを前記半
導体部品の対応する電極に接続するために、多数のイン
ナリード６が、デバイスホール３の周縁を越えて内向き
に突出するように設けられている。本実施例の半導体部
品２は、液晶表示装置のＬＣＤセルを駆動するためのＩ
Ｃチップであり、実装時に額縁部分を小さくするため
に、その外形は細長い長方形である。
リアの実施例が部分的に示されている。フィルムキャリ
ア１は、ポリイミド樹脂、ポリエステル、ガラスエポキ
シ樹脂等の可撓性を有する連続したプラスチックフィル
ム・テープからなり、その略中央には、搭載しようとす
る半導体部品２に対応するデバイスホール３が開設され
ている。フィルムキャリア１の一方の面４には、銅箔等
の金属性配線パターン５が形成され、かつそれを前記半
導体部品の対応する電極に接続するために、多数のイン
ナリード６が、デバイスホール３の周縁を越えて内向き
に突出するように設けられている。本実施例の半導体部
品２は、液晶表示装置のＬＣＤセルを駆動するためのＩ
Ｃチップであり、実装時に額縁部分を小さくするため
に、その外形は細長い長方形である。
【００２９】デバイスホール３は、フィルムキャリア１
の長手方向と直交する向きに細長く延在し、かつ半導体
部品２の外形寸法より小さい寸法の長方形に形成され
る。デバイスホール３は、接続された前記半導体部品の
周縁より完全に内側に位置するように、好適には、フィ
ルムキャリア１がデバイスホール３の周囲に半導体部品
２とある幅をもって重なり合う領域を有するように配設
される。上述したように半導体部品２がＬＣＤセル駆動
用ＩＣであることから、インナリード６は２方向に、フ
ィルムキャリア１の長手方向に直交する各周縁、即ち対
向する各長辺からそれぞれ導出し、半導体部品２のバン
プが配列される予定のデバイスホール中央付近まで延長
している。
の長手方向と直交する向きに細長く延在し、かつ半導体
部品２の外形寸法より小さい寸法の長方形に形成され
る。デバイスホール３は、接続された前記半導体部品の
周縁より完全に内側に位置するように、好適には、フィ
ルムキャリア１がデバイスホール３の周囲に半導体部品
２とある幅をもって重なり合う領域を有するように配設
される。上述したように半導体部品２がＬＣＤセル駆動
用ＩＣであることから、インナリード６は２方向に、フ
ィルムキャリア１の長手方向に直交する各周縁、即ち対
向する各長辺からそれぞれ導出し、半導体部品２のバン
プが配列される予定のデバイスホール中央付近まで延長
している。
【００３０】本発明によれば、デバイスホール３の寸法
を半導体部品２の外形より小さくしたことによって、従
来構造のデバイスホールと半導体部品間の空隙即ちデッ
ドスペースを解消し、逆にデバイスホール周縁と半導体
部品周縁との間に得られるフィルムキャリア１の重複領
域に配線を設けることができ、１個の半導体部品に対す
るフィルムキャリアの使用面積が小さくなる。特に本実
施例では、デバイスホール３の寸法がフィルムキャリア
１の長手方向に大幅に小さくなるので、一定長さのテー
プリールに搭載し得る半導体部品の個数を従来より大幅
に増やすことができ、ＴＡＢパッケージの製造上テープ
リールを交換する回数が減って作業性及び生産性が向上
し、製造コストの低減を図ることができる。また、この
フィルムキャリア１から製造される半導体装置の寸法を
大幅に小さくし、実装面積を縮小することができる。
を半導体部品２の外形より小さくしたことによって、従
来構造のデバイスホールと半導体部品間の空隙即ちデッ
ドスペースを解消し、逆にデバイスホール周縁と半導体
部品周縁との間に得られるフィルムキャリア１の重複領
域に配線を設けることができ、１個の半導体部品に対す
るフィルムキャリアの使用面積が小さくなる。特に本実
施例では、デバイスホール３の寸法がフィルムキャリア
１の長手方向に大幅に小さくなるので、一定長さのテー
プリールに搭載し得る半導体部品の個数を従来より大幅
に増やすことができ、ＴＡＢパッケージの製造上テープ
リールを交換する回数が減って作業性及び生産性が向上
し、製造コストの低減を図ることができる。また、この
フィルムキャリア１から製造される半導体装置の寸法を
大幅に小さくし、実装面積を縮小することができる。
【００３１】図２には、図１のフィルムキャリアを用い
た本発明によるＴＡＢパッケージ型の半導体装置が示さ
れている。このＴＡＢパッケージ７は、半導体部品２が
細長い長方形をなすＬＣＤセルの駆動用ＩＣチップであ
り、その長手方向に沿って略中心位置にバンプ８が１直
線上に配列されている。デバイスホール３は、フィルム
キャリア１の略中央に配置され、その中心と半導体部品
２の中心とを整合させかつ半導体部品２の周縁より内側
に位置するように位置合わせされる。パッケージ化は、
従来と同様に、図１のテープ状のフィルムキャリア１を
半導体部品２に対して上述したように位置合わせし、ボ
ンディングツールを用いて各インナリード６を対応する
前記電極パッドのバンプ８に熱圧着して接続し、前記半
導体部品及びインナリードを含む所定部位に保護樹脂９
を塗布した後、電気的特性検査を行い、最後に図１に示
す切断線１０に沿ってパンチングする工程により行う。
た本発明によるＴＡＢパッケージ型の半導体装置が示さ
れている。このＴＡＢパッケージ７は、半導体部品２が
細長い長方形をなすＬＣＤセルの駆動用ＩＣチップであ
り、その長手方向に沿って略中心位置にバンプ８が１直
線上に配列されている。デバイスホール３は、フィルム
キャリア１の略中央に配置され、その中心と半導体部品
２の中心とを整合させかつ半導体部品２の周縁より内側
に位置するように位置合わせされる。パッケージ化は、
従来と同様に、図１のテープ状のフィルムキャリア１を
半導体部品２に対して上述したように位置合わせし、ボ
ンディングツールを用いて各インナリード６を対応する
前記電極パッドのバンプ８に熱圧着して接続し、前記半
導体部品及びインナリードを含む所定部位に保護樹脂９
を塗布した後、電気的特性検査を行い、最後に図１に示
す切断線１０に沿ってパンチングする工程により行う。
【００３２】保護樹脂９は、例えばエポキシ系の熱硬化
性樹脂を用いて半導体部品２の周縁から外側に僅かには
み出すように形成し、かつはみ出し部分の長さＬが、半
導体部品２とフィルムキャリア１との隙間ｌ以下（０＜
ｌ≦Ｌ）となるように設けると好都合である。このはみ
出し部分を設けることによって、保護樹脂９が必要な部
分に完全に塗布されていることを外側から容易に確認す
ることができる。
性樹脂を用いて半導体部品２の周縁から外側に僅かには
み出すように形成し、かつはみ出し部分の長さＬが、半
導体部品２とフィルムキャリア１との隙間ｌ以下（０＜
ｌ≦Ｌ）となるように設けると好都合である。このはみ
出し部分を設けることによって、保護樹脂９が必要な部
分に完全に塗布されていることを外側から容易に確認す
ることができる。
【００３３】本発明によれば、図１に関連して説明した
ように、デバイスホール３の寸法を半導体部品２の外形
より小さくし、かつ該デバイスホールを半導体部品の周
縁より内側に配置したことによって、従来構造では半導
体部品の外側に形成されていた保護樹脂の部分を実質的
に排除し、かつフィルムキャリア１の使用面積を小さく
できるので、ＴＡＢパッケージ７の外形寸法が従来より
大幅に小さくなり、実装面積を縮小することができる。
特に本実施例では、インナリード６が半導体部品２の長
手方向に直交する２方向に導出していることから、ＴＡ
Ｂパッケージ７の幅を従来に比して非常に小さくするこ
とができる。
ように、デバイスホール３の寸法を半導体部品２の外形
より小さくし、かつ該デバイスホールを半導体部品の周
縁より内側に配置したことによって、従来構造では半導
体部品の外側に形成されていた保護樹脂の部分を実質的
に排除し、かつフィルムキャリア１の使用面積を小さく
できるので、ＴＡＢパッケージ７の外形寸法が従来より
大幅に小さくなり、実装面積を縮小することができる。
特に本実施例では、インナリード６が半導体部品２の長
手方向に直交する２方向に導出していることから、ＴＡ
Ｂパッケージ７の幅を従来に比して非常に小さくするこ
とができる。
【００３４】図３には、図２の実施例の変形例のＴＡＢ
パッケージ１１が示されている。図２のＴＡＢパッケー
ジ７は、半導体部品２がフィルムキャリア１にフェイス
ダウンで接続されているのに対し、この変形例では、半
導体部品２が、フィルムキャリア１の配線パターン形成
面４に対面させてフェイスアップで接続されている。こ
の場合にも、同様にＴＡＢパッケージ１１の外形寸法を
小さくすることができる。
パッケージ１１が示されている。図２のＴＡＢパッケー
ジ７は、半導体部品２がフィルムキャリア１にフェイス
ダウンで接続されているのに対し、この変形例では、半
導体部品２が、フィルムキャリア１の配線パターン形成
面４に対面させてフェイスアップで接続されている。こ
の場合にも、同様にＴＡＢパッケージ１１の外形寸法を
小さくすることができる。
【００３５】本発明のＴＡＢパッケージ７は、図４に示
すように液晶表示装置のＬＣＤセルに実装される。ＴＡ
Ｂパッケージ７は従来と同様に、出力側のアウタリード
１２が、例えば異方性導電接着剤１３や光硬化性絶縁樹
脂を用いてＬＣＤセル１４のＩＴＯ膜等からなるパネル
電極１５に接続されている。他方、入力側のアウタリー
ド１６は、液晶駆動回路を構成する通常のガラスエポキ
シ基板からなるプリント回路基板１７の対応する電極端
子１８に、はんだ付け等によって接続されている。本発
明によれば、このように小型化、特に幅を小さくしたＴ
ＡＢパッケージ７を接続することによって、第９図にお
ける額縁部分の幅Ｗを大幅に縮小することができる。
すように液晶表示装置のＬＣＤセルに実装される。ＴＡ
Ｂパッケージ７は従来と同様に、出力側のアウタリード
１２が、例えば異方性導電接着剤１３や光硬化性絶縁樹
脂を用いてＬＣＤセル１４のＩＴＯ膜等からなるパネル
電極１５に接続されている。他方、入力側のアウタリー
ド１６は、液晶駆動回路を構成する通常のガラスエポキ
シ基板からなるプリント回路基板１７の対応する電極端
子１８に、はんだ付け等によって接続されている。本発
明によれば、このように小型化、特に幅を小さくしたＴ
ＡＢパッケージ７を接続することによって、第９図にお
ける額縁部分の幅Ｗを大幅に縮小することができる。
【００３６】また、本発明によれば、半導体部品２の前
記電極及びバンプ８の配置は、各電極の機能、配線上の
設計条件、接続される外部装置・回路基板等の電極端子
の配置・ピッチ等様々な条件によって、それに適合した
最適の配置・配列にカスタム化することができる。例え
ば図１の実施例では、入力側のインナリード６が半数ず
つ２つのブロック６−１、６−２に分割され、かつその
間に出力側のインナリードのブロック６−３が配設され
ている。半導体部品２の各電極は、図示されていない
が、インナリード６に対応して同様に入力用と出力用と
にブロック分けされている。
記電極及びバンプ８の配置は、各電極の機能、配線上の
設計条件、接続される外部装置・回路基板等の電極端子
の配置・ピッチ等様々な条件によって、それに適合した
最適の配置・配列にカスタム化することができる。例え
ば図１の実施例では、入力側のインナリード６が半数ず
つ２つのブロック６−１、６−２に分割され、かつその
間に出力側のインナリードのブロック６−３が配設され
ている。半導体部品２の各電極は、図示されていない
が、インナリード６に対応して同様に入力用と出力用と
にブロック分けされている。
【００３７】このようにインナリードの導出方向が、隣
接するブロック同士で交互に逆向きになるように、半導
体部品の電極及びインナリードを配置しかつブロック分
けすることによって、インナリードからアウタリードま
で配線に必要な距離を短くすることができる。これによ
り、フィルムキャリアの使用面積を小さくすることがで
きる。例えば図１の実施例では、入力側のインナリード
６が２ブロックに分割されて、その配線距離が短くなっ
ている。
接するブロック同士で交互に逆向きになるように、半導
体部品の電極及びインナリードを配置しかつブロック分
けすることによって、インナリードからアウタリードま
で配線に必要な距離を短くすることができる。これによ
り、フィルムキャリアの使用面積を小さくすることがで
きる。例えば図１の実施例では、入力側のインナリード
６が２ブロックに分割されて、その配線距離が短くなっ
ている。
【００３８】図５には、図１及び図２に示す実施例の半
導体部品２について、異なるブロック分けによる電極配
置の実施例が示されている。図１の実施例では、全ての
電極及びインナリード６がブロックの区別無く一定のピ
ッチで配置されているのに対し、図５Ａ〜図５Ｃの各実
施例では、電極のピッチを、配線に支障の無い範囲でで
きる限り狭くし、かつ隣接するブロック同士の間隔を前
記電極ピッチより大きく設定して、各ブロックを明確に
区別し得るようにしている。
導体部品２について、異なるブロック分けによる電極配
置の実施例が示されている。図１の実施例では、全ての
電極及びインナリード６がブロックの区別無く一定のピ
ッチで配置されているのに対し、図５Ａ〜図５Ｃの各実
施例では、電極のピッチを、配線に支障の無い範囲でで
きる限り狭くし、かつ隣接するブロック同士の間隔を前
記電極ピッチより大きく設定して、各ブロックを明確に
区別し得るようにしている。
【００３９】図５Ａの実施例は、電極が図１の場合と同
様に、２つの入力用ブロック８ａ−１、８ａ−２と、そ
れらの間に挟まれた１つの出力用ブロック８ａ−３とに
分割され、かつ前記各ブロック間が大きく離隔されてい
る。この実施例では、入力側の配線距離ｌａが短縮され
る。これと逆に、図５Ｂの実施例では、電極が２つの出
力用ブロック８ｂ−１、８ｂ−２と、それらの間に挟ま
れた１つの入力用ブロック８ｂ−３とに分割されてお
り、これによって出力側の配線距離ｌｂが短縮される。
更に図５Ｃの実施例では、電極が更に細かくブロック分
けされ、４つの入力用ブロック８ｃ−１〜８ｃ−４と、
３つの出力用ブロック８ｃ−５〜８ｃ−７とが交互に設
けられて、入力側・出力側双方の配線距離ｌａ、ｌｂを
短くするようになっている。
様に、２つの入力用ブロック８ａ−１、８ａ−２と、そ
れらの間に挟まれた１つの出力用ブロック８ａ−３とに
分割され、かつ前記各ブロック間が大きく離隔されてい
る。この実施例では、入力側の配線距離ｌａが短縮され
る。これと逆に、図５Ｂの実施例では、電極が２つの出
力用ブロック８ｂ−１、８ｂ−２と、それらの間に挟ま
れた１つの入力用ブロック８ｂ−３とに分割されてお
り、これによって出力側の配線距離ｌｂが短縮される。
更に図５Ｃの実施例では、電極が更に細かくブロック分
けされ、４つの入力用ブロック８ｃ−１〜８ｃ−４と、
３つの出力用ブロック８ｃ−５〜８ｃ−７とが交互に設
けられて、入力側・出力側双方の配線距離ｌａ、ｌｂを
短くするようになっている。
【００４０】また、本発明によれば、フィルムキャリア
に搭載される半導体部品の形状・寸法やその電極数、ま
たは外部装置・回路基板との接続条件等に応じて、電極
を複数列に配置することができる。図６に示す本発明の
第２実施例によるＴＡＢパッケージ１９は、半導体部品
２０の電極が長手方向に沿って半数ずつ２列に配置さ
れ、かつ前記各電極の上にバンプ２１ａ、２１ｂが形成
されている。フィルムキャリア２２は、その略中央に半
導体部品２０の外形より小さい寸法のデバイスホール２
３が穿設され、該デバイスホールの長手方向に対向する
各周縁からインナリード２４ａ、２４ｂが、互いに対向
するようにバンプ列２１ａ、２１ｂに向けて突出してい
る。前記電極列は、その間隔をできる限り狭くして、デ
バイスホール２３の寸法を小さくできるようにするの
が、より一層ＴＡＢパッケージ１９の小型化を図るため
に好ましい。
に搭載される半導体部品の形状・寸法やその電極数、ま
たは外部装置・回路基板との接続条件等に応じて、電極
を複数列に配置することができる。図６に示す本発明の
第２実施例によるＴＡＢパッケージ１９は、半導体部品
２０の電極が長手方向に沿って半数ずつ２列に配置さ
れ、かつ前記各電極の上にバンプ２１ａ、２１ｂが形成
されている。フィルムキャリア２２は、その略中央に半
導体部品２０の外形より小さい寸法のデバイスホール２
３が穿設され、該デバイスホールの長手方向に対向する
各周縁からインナリード２４ａ、２４ｂが、互いに対向
するようにバンプ列２１ａ、２１ｂに向けて突出してい
る。前記電極列は、その間隔をできる限り狭くして、デ
バイスホール２３の寸法を小さくできるようにするの
が、より一層ＴＡＢパッケージ１９の小型化を図るため
に好ましい。
【００４１】前記各列の電極数は、必ずしも同数にする
必要がない。例えば、図７に示す実施例では、半導体部
品２５が液晶表示装置の駆動用ＩＣであり、一方の列に
入力電極及びそのバンプ２６ａが配置され、かつ他方の
列に出力電極及びそのバンプ２６ｂが配置されている。
出力側のバンプ２６ｂが全て同じ一定のピッチで設けら
れているのに対し、入力側のバンプ２６ａは、３つのブ
ロック２６ａ−１、２６ａ−２、２６ａ−３に分割され
ている。前記各ブロックは、互いに電極ピッチより相当
大きい間隔をもって離隔されているので、これに接続さ
れるフィルムキャリアに形成される入力側の配線距離ｌ
ａを相当短くすることができる。特に液晶表示装置の駆
動用ＩＣは、入力電極の数が出力電極の数に比して相当
少ないので、電極ピッチを無理に狭めることなく前記ブ
ロック間に十分な離隔距離を確保することができ、入力
配線の距離を容易に短縮できるので有利である。
必要がない。例えば、図７に示す実施例では、半導体部
品２５が液晶表示装置の駆動用ＩＣであり、一方の列に
入力電極及びそのバンプ２６ａが配置され、かつ他方の
列に出力電極及びそのバンプ２６ｂが配置されている。
出力側のバンプ２６ｂが全て同じ一定のピッチで設けら
れているのに対し、入力側のバンプ２６ａは、３つのブ
ロック２６ａ−１、２６ａ−２、２６ａ−３に分割され
ている。前記各ブロックは、互いに電極ピッチより相当
大きい間隔をもって離隔されているので、これに接続さ
れるフィルムキャリアに形成される入力側の配線距離ｌ
ａを相当短くすることができる。特に液晶表示装置の駆
動用ＩＣは、入力電極の数が出力電極の数に比して相当
少ないので、電極ピッチを無理に狭めることなく前記ブ
ロック間に十分な離隔距離を確保することができ、入力
配線の距離を容易に短縮できるので有利である。
【００４２】これと逆に別の実施例では、出力側の配線
距離を短縮するために、入力側の電極及びバンプ２６ａ
の列を同じ一定のピッチで配設し、かつ出力側の電極及
びバンプ２６ｂの列を、相互に電極ピッチより相当大き
い間隔をもって離隔された複数のブロックに分割するこ
とができる。また、入力側及び出力側の電極及びバンプ
２６ａ、２６ｂの各列を、それぞれ同様にして適当な数
のブロックに分割し、入力側・出力側双方の配線距離を
短縮することもできる。
距離を短縮するために、入力側の電極及びバンプ２６ａ
の列を同じ一定のピッチで配設し、かつ出力側の電極及
びバンプ２６ｂの列を、相互に電極ピッチより相当大き
い間隔をもって離隔された複数のブロックに分割するこ
とができる。また、入力側及び出力側の電極及びバンプ
２６ａ、２６ｂの各列を、それぞれ同様にして適当な数
のブロックに分割し、入力側・出力側双方の配線距離を
短縮することもできる。
【００４３】更に別の実施例では、前記出力電極の一部
を入力側の列に配置して、両列の電極数が略等しくなる
ようにし、一方の列の電極ピッチが狭くなり過ぎないよ
うにすることができる。この場合、前記入力側の列を上
述したようにブロック分けし、前記出力電極を入力電極
の外側のブロックに配置すると、フィルムキャリア２２
には、デバイスホール２３の周囲に沿って入力側のイン
ナリードから出力側のアウタリードに配線を引き回すこ
とができる。
を入力側の列に配置して、両列の電極数が略等しくなる
ようにし、一方の列の電極ピッチが狭くなり過ぎないよ
うにすることができる。この場合、前記入力側の列を上
述したようにブロック分けし、前記出力電極を入力電極
の外側のブロックに配置すると、フィルムキャリア２２
には、デバイスホール２３の周囲に沿って入力側のイン
ナリードから出力側のアウタリードに配線を引き回すこ
とができる。
【００４４】また、半導体部品２０は、電極が１列また
は複数列であるかに拘わらず必ずしも中心に配列されな
くてもよい。図８に示す実施例では、その間隔を十分に
狭くした２つのバンプ列２１ａ、２１ｂが、半導体部品
２０の一方の側辺２７寄りに配置されている。当然なが
ら、デバイスホール２３は、半導体部品２０の周縁より
も内側に位置するように配置される。
は複数列であるかに拘わらず必ずしも中心に配列されな
くてもよい。図８に示す実施例では、その間隔を十分に
狭くした２つのバンプ列２１ａ、２１ｂが、半導体部品
２０の一方の側辺２７寄りに配置されている。当然なが
ら、デバイスホール２３は、半導体部品２０の周縁より
も内側に位置するように配置される。
【００４５】この場合に、半導体部品２０の前記バンプ
列から遠い方の側辺２８に沿って、複数のダミーバンプ
２９を形成すると好都合である。ダミーバンプ２９は、
上述したようにボンディングツールを用いてフィルムキ
ャリアと半導体部品２０とを接続する際に、スペーサと
なってフィルムキャリアを支持することによって、フィ
ルムキャリアに対する前記ボンディングツールの平面度
を確保する。これにより、各インナリードとバンプとを
良好な状態で接合し、かつフィルムキャリアと半導体部
品との平行度を十分に確保することができる。従って、
保護樹脂が半導体部品２０に完全に塗布されるように、
その流れを良くすることができる。
列から遠い方の側辺２８に沿って、複数のダミーバンプ
２９を形成すると好都合である。ダミーバンプ２９は、
上述したようにボンディングツールを用いてフィルムキ
ャリアと半導体部品２０とを接続する際に、スペーサと
なってフィルムキャリアを支持することによって、フィ
ルムキャリアに対する前記ボンディングツールの平面度
を確保する。これにより、各インナリードとバンプとを
良好な状態で接合し、かつフィルムキャリアと半導体部
品との平行度を十分に確保することができる。従って、
保護樹脂が半導体部品２０に完全に塗布されるように、
その流れを良くすることができる。
【００４６】以上、本発明について好適な実施例を用い
て説明したが、当業者に明らかなように、本発明は、そ
の技術的範囲内において上記実施例に様々な変形・変更
を加えて実施することができる。
て説明したが、当業者に明らかなように、本発明は、そ
の技術的範囲内において上記実施例に様々な変形・変更
を加えて実施することができる。
【００４７】
【発明の効果】本発明は、以上のように構成されている
ので、以下に記載されるような効果を奏する。
ので、以下に記載されるような効果を奏する。
【００４８】請求項１記載のフィルムキャリアによれ
ば、デバイスホールが、そのインナリードを突出させた
周縁が半導体部品の周縁より内側にくるように小さく形
成されることによって、配線パターンに使用し得るフィ
ルムキャリアの領域が実質的に広がり、それによって配
線の設計自由度が高くなり、かつ半導体部品１個の搭載
に必要なフィルムキャリアの使用面積が小さくなるか
ら、製造コストの低減を図ることができると共に、これ
を用いてＴＡＢパッケージを製造した場合には、その外
形寸法を小さくすることができ、外部の装置や回路と接
続したときに実装面積を縮小することができる。
ば、デバイスホールが、そのインナリードを突出させた
周縁が半導体部品の周縁より内側にくるように小さく形
成されることによって、配線パターンに使用し得るフィ
ルムキャリアの領域が実質的に広がり、それによって配
線の設計自由度が高くなり、かつ半導体部品１個の搭載
に必要なフィルムキャリアの使用面積が小さくなるか
ら、製造コストの低減を図ることができると共に、これ
を用いてＴＡＢパッケージを製造した場合には、その外
形寸法を小さくすることができ、外部の装置や回路と接
続したときに実装面積を縮小することができる。
【００４９】これに加え、請求項２記載のフィルムキャ
リアによれば、半導体部品１個当たりのフィルムキャリ
アの使用領域が長手方向に縮小されるから、１個のテー
プリールに搭載し得る半導体部品の個数が従来より多く
なって、製造コストを低減でき、かつテープリールの交
換作業の回数が減って、作業性・生産性の向上を図るこ
とができる。更に請求項３記載のフィルムキャリアによ
れば、フィルムキャリアの使用面積を更に小さくして、
実装面積をより一層縮小することができる。
リアによれば、半導体部品１個当たりのフィルムキャリ
アの使用領域が長手方向に縮小されるから、１個のテー
プリールに搭載し得る半導体部品の個数が従来より多く
なって、製造コストを低減でき、かつテープリールの交
換作業の回数が減って、作業性・生産性の向上を図るこ
とができる。更に請求項３記載のフィルムキャリアによ
れば、フィルムキャリアの使用面積を更に小さくして、
実装面積をより一層縮小することができる。
【００５０】また、請求項４記載の半導体装置によれ
ば、請求項１記載のフィルムキャリアを基板に用いるこ
とによって、少なくともインナリードの導出方向におい
て、従来のデバイスホール周縁と半導体部品周縁間の空
隙及び保護樹脂が無くなって、基板の半導体部品と重な
り合う領域に配線パターンが形成され、配線及びパッケ
ージの設計上の自由度が高くなると共に、基板の外形寸
法が小さくなり、半導体装置の外形寸法が従来より小さ
くなって、その実装面積を縮小でき、電子機器の小型化
の要請に対応することができる。
ば、請求項１記載のフィルムキャリアを基板に用いるこ
とによって、少なくともインナリードの導出方向におい
て、従来のデバイスホール周縁と半導体部品周縁間の空
隙及び保護樹脂が無くなって、基板の半導体部品と重な
り合う領域に配線パターンが形成され、配線及びパッケ
ージの設計上の自由度が高くなると共に、基板の外形寸
法が小さくなり、半導体装置の外形寸法が従来より小さ
くなって、その実装面積を縮小でき、電子機器の小型化
の要請に対応することができる。
【００５１】特に、請求項７記載の半導体装置によれ
ば、インナリードが半導体部品の長手方向に直交する２
方向に導出されるから、これを液晶表示装置の駆動用Ｉ
Ｃの実装に適用した場合には、半導体装置の外形寸法が
インナリードの導出方向に小さくなることによって、液
晶表示装置の額縁部分を縮小することができる。
ば、インナリードが半導体部品の長手方向に直交する２
方向に導出されるから、これを液晶表示装置の駆動用Ｉ
Ｃの実装に適用した場合には、半導体装置の外形寸法が
インナリードの導出方向に小さくなることによって、液
晶表示装置の額縁部分を縮小することができる。
【図１】本発明によるフィルムキャリアを部分的に示す
平面図である。
平面図である。
【図２】図１のフィルムキャリアを用いた本発明による
ＴＡＢパッケージ型半導体装置の実施例を示す断面図で
ある。
ＴＡＢパッケージ型半導体装置の実施例を示す断面図で
ある。
【図３】図２の実施例の変形例を示す断面図である。
【図４】図２の実施例によるＴＡＢパッケージを実装し
たＬＣＤセルの部分を示す断面図である。
たＬＣＤセルの部分を示す断面図である。
【図５】Ａ図〜Ｃ図からなり、それぞれ半導体部品の電
極の異なるブロックの配置を示している。
極の異なるブロックの配置を示している。
【図６】Ａ図は、本発明によるＴＡＢパッケージ型半導
体装置の第２実施例を示す断面図、Ｂ図はその平面図で
ある。
体装置の第２実施例を示す断面図、Ｂ図はその平面図で
ある。
【図７】図６の第２実施例に使用する半導体部品の変形
例を示す平面図である。
例を示す平面図である。
【図８】図６の第２実施例に使用する半導体部品の別の
変形例を示す平面図である。
変形例を示す平面図である。
【図９】従来のＴＡＢパッケージ型半導体装置を示す断
面図である。
面図である。
【図１０】図９のＴＡＢパッケージを実装した従来のＬ
ＣＤセルの部分を示す平面図である。
ＣＤセルの部分を示す平面図である。
１ フィルムキャリア ２ 半導体部品 ３ デバイスホール ４ 面 ５ 配線パターン ６ インナリード ６−１〜６−３ ブロック ７ ＴＡＢパッケージ ８ バンプ ８ａ−１〜８ａ−３ ブロック ８ｂ−１〜８ｂ−３ ブロック ８ｃ−１〜８ｃ−７ ブロック ９ 保護樹脂 １０ 切断線 １１ ＴＡＢパッケージ １２ アウタリード １３ 異方性導電接着剤 １４ ＬＣＤセル １５ パネル電極 １６ アウタリード １７ プリント回路基板 １８ 端子 １９ ＴＡＢパッケージ ２０ 半導体部品 ２１ａ、２１ｂ バンプ ２２ フィルムキャリア ２３ デバイスホール ２４ａ、２４ｂ インナリード ２５ 半導体部品 ２６ａ、２６ｂ バンプ ２７、２８ 側辺 ２９ ダミーバンプ ３１ フィルムキャリア ３２ ＩＣチップ ３３ デバイスホール ３４ インナリード ３５ バンプ ３６ 保護樹脂 ３７ 駆動用ＩＣ ３８ ＴＡＢパッケージ ３９ ＬＣＤセル ４０ プリント回路基板 ４１ 外周部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤森 良一 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (56)参考文献 特開 平４−123447（ＪＰ，Ａ) 特開 平６−21144（ＪＰ，Ａ) 特開 平６−244240（ＪＰ，Ａ) 特開 平６−310562（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (5)
- 【請求項１】 デバイスホールと前記デバイスホール内
に突出する複数のインナーリードとを含むフィルムキャ
リアと、 前記複数のインナーリードに電気的に接続する複数の電
極であって前記半導体部品の側辺に沿って１列または複
数列に配設された電極を有し、前記フィルムキャリアと
対向して配設された半導体部品と、 を含む半導体装置であって、 前記デバイスホールが、前記デバイスホールの少なくと
も前記インナーリードを突出させた前記周縁において、
前記半導体部品の周縁よりも内側に位置するように設け
られ、 前記複数の電極からなる列の少なくとも一列は、複数の
電極を含む複数のブロックに分割して設けられ、 隣接する前記ブロック間の間隔は、前記ブロック内にお
いて隣接する前記電極間の間隔よりも大きいことを特徴
とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記デバイスホールの寸法は、前記半導体部品の外形よ
り小さく、かつ、前記デバイスホールの周縁は、前記半
導体部品の周縁よりも内側に位置するように設けられる
ことを特徴とする半導体装置。 - 【請求項３】 請求項１または２に記載の半導体装置に
おいて、 さらに、前記半導体部品と前記フィルムキャリアとの間
に設けられた保護樹脂を有し、 前記保護樹脂は、前記半導体部品の周縁からはみ出すよ
うに設けられ、 前記保護樹脂のはみ出した部分は、前記保護樹脂のはみ
出した部分の長さＬと、前記半導体部品とフィルムキャ
リアとの間隔ｌと、の関係が、０＜ｌ＜Ｌとなるように
設けられることを特徴とする半導体装置。 - 【請求項４】 請求項１から３のいずれか記載の半導体
装置において、 隣接する前記ブロックは、入力用のインナーリードから
なるブロックと出力用のインナーリードからなるブロッ
クであることを特徴とする半導体装置。 - 【請求項５】 請求項１から４のいずれかに記載の半導
体装置において、 前記インナーリードの導出方向は、隣接する前記ブロッ
クにおいて互いに逆向きであることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33699394A JP3298345B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33699394A JP3298345B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002034522A Division JP3646704B2 (ja) | 2002-02-12 | 2002-02-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186154A JPH08186154A (ja) | 1996-07-16 |
| JP3298345B2 true JP3298345B2 (ja) | 2002-07-02 |
Family
ID=18304479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33699394A Expired - Fee Related JP3298345B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298345B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564971B2 (ja) * | 1997-02-17 | 2004-09-15 | セイコーエプソン株式会社 | テープキャリアパッケージ |
| JP3487173B2 (ja) | 1997-05-26 | 2004-01-13 | セイコーエプソン株式会社 | Ｔａｂ用テープキャリア、集積回路装置及び電子機器 |
| JP3640155B2 (ja) | 1999-01-26 | 2005-04-20 | セイコーエプソン株式会社 | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器 |
-
1994
- 1994-12-27 JP JP33699394A patent/JP3298345B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186154A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5274564B2 (ja) | フレキシブル基板および電気回路構造体 | |
| JP3501316B2 (ja) | 半導体装置及びその製造方法 | |
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| US6300997B1 (en) | Liquid crystal display device having an IC chip mounted on a narrow film wiring board | |
| KR100256510B1 (ko) | 테이프 캐리어 패키지 및 이를 사용한 표시장치 | |
| JPH11119241A (ja) | 印刷回路基板構造及びこれを利用したｌｃｄモジュール | |
| JP4641141B2 (ja) | 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板 | |
| KR100549488B1 (ko) | 반도체 장치 및 그것을 구비한 표시 패널 모듈 | |
| KR100209863B1 (ko) | 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| KR100320309B1 (ko) | 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈 | |
| JPH11176886A (ja) | 反り防止膜付きｔａｂテープ | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP3646704B2 (ja) | 半導体装置 | |
| JP3439426B2 (ja) | 表示装置用のテープキャリアパッケージとこれを用いた表示パネルモジュール | |
| JP2870621B2 (ja) | テープキャリアパッケージ及びそれを実装してなる液晶パネルモジュール | |
| JP2920843B2 (ja) | 液晶表示装置 | |
| JPH0643471A (ja) | 液晶表示装置 | |
| JP2626389B2 (ja) | チップ部品 | |
| JP3226240B2 (ja) | フイルムキャリアｌｓｉ | |
| JP3224848B2 (ja) | 液晶表示装置 | |
| JP2810571B2 (ja) | 液晶表示装置 | |
| JP2665275B2 (ja) | 半導体装置 | |
| KR100303544B1 (ko) | 디스플레이 장치를 위한 전자 부품 실장 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |