TWI673845B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI673845B
TWI673845B TW107113413A TW107113413A TWI673845B TW I673845 B TWI673845 B TW I673845B TW 107113413 A TW107113413 A TW 107113413A TW 107113413 A TW107113413 A TW 107113413A TW I673845 B TWI673845 B TW I673845B
Authority
TW
Taiwan
Prior art keywords
pins
pin
bumps
thin
long side
Prior art date
Application number
TW107113413A
Other languages
English (en)
Other versions
TW201944564A (zh
Inventor
黃仲均
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW107113413A priority Critical patent/TWI673845B/zh
Priority to CN201810782150.0A priority patent/CN110391207B/zh
Application granted granted Critical
Publication of TWI673845B publication Critical patent/TWI673845B/zh
Publication of TW201944564A publication Critical patent/TW201944564A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

一種薄膜覆晶封裝結構，包括可撓性線路載板以及晶片。可撓性線路載板包括可撓性基板及線路結構。可撓性基板包括相對的第一面及第二面，第一面包括晶片接合區。線路結構配置於可撓性基板，包括多個第一引腳、多個內接腳、多個第二引腳及多個導電通孔。這些第一引腳及這些內接腳配置在第一面。這些第二引腳配置在第二面上。這些內接腳位在晶片接合區內且分別透過這些導電通孔電性連接這些第二引腳。這些第一引腳分別對位重疊於這些第二引腳。晶片配置於晶片接合區內，且包括多個連接這些第一引腳的第一凸塊及多個連接這些內接腳的第二凸塊。

Description

薄膜覆晶封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
隨著電子產品功能需求越來越多，晶片的積體電路密集度不斷提高，薄膜覆晶封裝結構的可撓性線路載板上的引腳數量也必須跟著增加。原本廣泛使用的單面線路可撓性基板的佈線難度越來越高，因此，可撓性線路載板開始朝向雙面線路的方式設計。目前，雙面線路可撓性基板上的引腳大多是從可撓性基板的上表面上的晶片接合區內向外延伸，再於晶片接合區外的區域透過導電通孔將電路導引至下表面的引腳。一般而言，驅動晶片的輸出端的凸塊數量非常的多，數量龐大的引腳對應連接輸出端凸塊並自晶片接合區內經過晶片邊緣向可撓性基板的外側延伸。然而，受限於晶片的尺寸、引腳寬度與間距的限制，能夠通過的引腳數量有限，而使得晶片的輸出端的凸塊數量難以增加。因此，一種因應增加凸塊數量而達到精細間距（fine pitch）需求的薄膜覆晶結構為本領域亟需解決的問題。
本發明提供一種薄膜覆晶封裝結構，可縮小引腳間的間距，並可平均分佈可撓性線路載板的應力，減少引腳斷裂的問題。
本發明的一種薄膜覆晶封裝結構，包括可撓性線路載板以及晶片。可撓性線路載板，包括可撓性基板以及線路結構。可撓性基板，包括相對的第一面及第二面，其中第一面包括晶片接合區。線路結構配置於可撓性基板，且包括多個第一引腳、多個內接腳、多個第二引腳及多個導電通孔。這些第一引腳及這些內接腳配置在第一面。這些第一引腳包括多個內引腳部。這些內引腳部及這些內接腳位於晶片接合區內且鄰近晶片接合區的長邊。這些第一引腳自這些內引腳部經過長邊而向外延伸。這些內接腳較多個內引腳部遠離長邊。這些第二引腳配置在第二面上。這些內接腳分別透過貫穿可撓性基板的這些導電通孔電性連接這些第二引腳，且這些第一引腳分別對位重疊於這些第二引腳。晶片配置於晶片接合區內，且包括多個第一凸塊及多個第二凸塊，鄰近晶片接合區的長邊。這些第二凸塊較這些第一凸塊遠離長邊。這些第一凸塊分別連接這些內引腳部，且這些第二凸塊分別連接這些內接腳。
基於上述，本發明的薄膜覆晶封裝結構藉由使部分配置在可撓性基板的第一面上的引腳（即內接腳）於晶片接合區內透過導電通孔電性連接配置於第二面的第二引腳，而不經過晶片接合區的長邊向外延伸。因此，配置於第一面上的晶片可以分別透過配置於不同表面（第一面及第二面）的第一引腳以及第二引腳傳導電性訊號。如此，可撓性基板上可佈設的引腳數量可大幅增加，以供高I/O數的晶片連接。此外，相鄰兩個第一引腳之間不會有第二引腳通過，因此引腳之間的間距可以縮減，進而可在相同面積的可撓性基板上佈設更多引腳，達成高腳數、精細間距的需求。並且，第一引腳與第二引腳於第一面及第二面的重疊位置一致，使可撓性線路載板的應力分佈平均，減少可撓性線路載板因應力不均產生局部下陷或彎曲，進而導致引腳斷裂的問題，提升薄膜覆晶封裝結構的品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示為本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。圖2繪示為圖1所示的薄膜覆晶封裝結構的局部放大仰視示意圖。圖3繪示為圖1的薄膜覆晶封裝結構的局部剖面側視示意圖。請參考圖1、圖2及圖3，本實施例的薄膜覆晶封裝結構10包括可撓性線路載板100以及晶片200。可撓性線路載板100包括可撓性基板110以及線路結構120。可撓性基板110包括相對的第一面112及第二面114，且第一面112包括晶片接合區113。線路結構120配置於可撓性基板110，且包括多個第一引腳140、多個內接腳130、多個第二引腳150及多個導電通孔160。需注意的是，圖1所繪示的薄膜覆晶封裝結構10，僅示意地簡單繪示多個第一引腳140、多個內接腳130、多個第二引腳150及多個導電通孔160，而僅供參考，其實際的數量以及尺寸比例不會與圖1所示相近。相同地，圖2所繪示的薄膜覆晶封裝結構10的第二面114的示意圖，為了清楚起見，僅簡單繪示三個第二引腳150，而僅供參考，其實際的數量以及尺寸比例不會與圖2所示相近。
請參考圖1、圖2及圖3，在本實施例中，可撓性線路載板100的線路結構120設置於可撓性基板110的第一面112以及第二面114上。可撓性基板110的第一面112定義出晶片接合區113，且晶片接合區113具有相對且平行的一長邊116與另一長邊117。線路結構120的這些第一引腳140以及這些內接腳130配置在第一面112，且第二引腳150配置在第二面114上。也就是說，可撓性線路載板100為雙面線路基板。
詳細而言，設置於第一面112上的多個第一引腳140包括多個內引腳部142。更詳細而言，內引腳部142以及內接腳130位於第一面112的晶片接合區113內，且鄰近晶片接合區113的長邊116。第一引腳140自內引腳部142經過長邊116而向外延伸。舉例而言，可撓性基板110可更具有平行且相對的一第一端102以及一第二端104，且第一端102對應長邊116，第二端104對應另一長邊117。第一引腳140可以自位於晶片接合區113內的內引腳部142向遠離晶片接合區113的方向朝第一端102延伸。第一端102例如為可撓性線路載板100的輸出端，但本發明不以此為限。
在本實施例中，內接腳130較內引腳部142遠離長邊116。舉例來說，內接腳130較內引腳部142靠近晶片接合區113的中央且完全設置於晶片接合區113內。多個內引腳部142以及多個內接腳130分別沿著平行於長邊116的方向接續地排列。舉例而言，在本實施例中，多個內引腳部142沿著長邊116排列成單排，且多個內接腳130沿著長邊116排列成單排，但本發明不以此為限。在其他實施例中，多個內引腳部142以及多個內接腳130也可以分別沿著平行於長邊116的方向排列成多排（例如兩排、三排或更多排）。此外，在本實施例中，這些內引腳部142與這些內接腳130沿著平行於長邊116的方向交錯排列，但本發明不以此為限。
在本實施例中，線路結構120的多個導電通孔160配置於晶片接合區113內。配置於第一面112的多個內接腳130對應地連接多個導電通孔160。導電通孔160貫穿可撓性基板110並連接配置於第二面114上的第二引腳150。換句話說，內接腳130透過貫穿可撓性基板110的導電通孔160電性連接第二引腳150。此外，內接腳130會對應地電性連接導電通孔160以及晶片200，以將晶片200的訊號透過導電通孔160導至第二引腳150。
在本實施例中，這些第一引腳140分別對位重疊於這些第二引腳150。具體而言，各第一引腳140對位重疊於相鄰的內接腳130所電性連接的第二引腳150。請參考圖1及圖2，第二引腳150於第一面112上的正投影部份地重疊於內接腳130，以使第二引腳150與對應的內接腳130透過導電通孔160相互連接，接著第二引腳150往相鄰的內引腳部142的方向延伸，並且與這個對應的第一引腳140對位重疊而共同朝向第一端102延伸。也就是說，第一引腳140於可撓性基板110上的正投影重疊於第二引腳150於可撓性基板110上的正投影。此外，在本實施例中，各第一引腳140的內引腳部142與相鄰的內接腳130沿著平行於長邊116的方向交錯排列，但本發明不以此為限。再者，在本實施例中，第二引腳150的寬度與對應的第一引腳140的寬度相同，然而本發明並不以此為限。在其他未繪示的實施例中，第二引腳150也可較對應的第一引腳140為寬，也就是第一引腳140於第二面114上的正投影會完全位於對應的第二引腳150之內。
晶片200配置於晶片接合區113內，且包括位於晶片200的主動面上的多個第一凸塊210及多個第二凸塊220。第一凸塊210以及第二凸塊220鄰近晶片接合區113的長邊116。這些第一凸塊210以及這些第二凸塊220分別以單排的方式沿著平行於長邊116的方向排列成至少二排，且這些第二凸塊220較這些第一凸塊210遠離長邊116。具體而言，這些第一凸塊210對應這些內引腳部142設置，且分別連接這些內引腳部142。這些第二凸塊220對應這些內接腳130設置，且分別連接這些內接腳130。也就是說，第一凸塊210可以電性連接配置於第一面112的第一引腳140，且第二凸塊220可以電性連接這些內接腳130並透過這些導電通孔160以電性連接配置於第二面114的第二引腳150。在本實施例中，各第一凸塊210與各第二凸塊220在平行於長邊116的方向上彼此交錯的排列，但本發明不以此為限。此外，在本實施例中，第一凸塊210及第二凸塊220為晶片200的輸出端接點，且第一引腳140及第二引腳150為輸出端引腳，但本發明不以此為限。
藉由上述的配置方式，晶片200的第一凸塊210以及第二凸塊220可以分別透過配置於不同表面（第一面112及第二面114）的第一引腳140及第二引腳150傳導電性訊號，因此可撓性基板110上可佈設的引腳（包括第一引腳140及第二引腳150）數量可大幅增加，以供高I/O數的晶片連接。此外，由於連接相鄰兩第一凸塊210的兩個第一引腳140之間不會有連接第二凸塊220的第二引腳150通過，因此第一引腳140之間的間距可縮減，進而可在相同面積的可撓性基板110上佈設更多引腳，達成高腳數、精細間距的需求。
在本實施例中，請參考圖1及圖3，線路結構120可更包括位於第一面112的多個第三引腳170。這些第三引腳170具有多個內引腳部172，內引腳部172位於晶片接合區113內且鄰近另一長邊117。這些內引腳部172沿著平行另一長邊117的方向排列成單排。晶片200可更包括靠近另一長邊117的多個第三凸塊230，這些第三凸塊230沿著平行於另一長邊117的方向排列成單排。這些第三凸塊230分別對應並連接這些內引腳部172。舉例而言，如圖1所示，第三引腳170自對應的內引腳部172向遠離晶片接合區113的方向朝第二端104延伸。在本實施例中。第二端104例如為可撓性線路載板100的輸入端，且這些第三凸塊230可包括輸入端接點，且這些第三引腳170可包括輸入端引腳，但本發明不以此為限。值得注意的是，於其他未繪示的實施例中，第三引腳也可以設置於第二面上，透過導電通孔與第三凸塊電性連接。也就是說，可撓性線路載板於輸入端的第三引腳也可以同時設置於第一面及第二面，以因應引腳在輸入端增加凸塊後對於精細間距的需求。
請參考圖3，在本實施例中，薄膜覆晶封裝結構10更包括封裝膠體400。封裝膠體400位於可撓性線路載板100與晶片200之間，且封裝膠體400包覆這些第一凸塊210、這些第二凸塊220、這些第三凸塊230、這些內接腳130以及這些內引腳部142、172，以保護線路結構120與凸塊210、220、230間的電性接點。此外，在本實施例中，薄膜覆晶封裝結構10也可包括防焊層SR，防焊層SR可設置於第一面112以及第二面114上，並部分地覆蓋第一引腳140、第二引腳150及第三引腳170。請參考圖1及圖3，防焊層SR分別具有一開口（未標示）暴露出晶片接合區113（標示於圖1），也就是說防焊層SR會暴露出內引腳部142、172及內接腳130。此外，防焊層SR也會暴露出第一引腳140、第二引腳150及第三引腳170的對外連接部分，但本發明不以此為限。另外，上面僅是提供數種薄膜覆晶封裝結構的形式，可撓性線路載板與晶片接合的方式並不以上述為限制。
圖4繪示為圖1的薄膜覆晶封裝結構沿剖面線A-A’的局部剖面圖。請參考圖1及圖4，在本實施例中，位於第一面112的這些第一引腳140的數量相同於位於第二面114的這些第二引腳150的數量。也就是說，在一優選的實施例中，第一引腳140與第二引腳150的重疊位置以及數量一致。藉由上述的配置方式，可撓性線路載板100的應力分佈可以平均，減少可撓性線路載板100因應力不均產生局部下陷或彎曲，進而導致引腳140、150斷裂的問題。此外，由於位於第一面112的這些第一引腳140皆具有對應的第二引腳150在第二面114提供支撐，當晶片200以熱壓方式接合於晶片接合區113時，凸塊（包括第一凸塊210與第二凸塊220）與位於第一面112的引腳（包括第一引腳140的內引腳部142與內接腳130）可受力均勻地接合，因此可具有良好的電性接合品質。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技術內容的部分說明可參考前述實施例，下述實施例中不再重複贅述。
在圖1與圖2中，舉出其中一種內接腳130以及對應的第二引腳150的形式，但是內接腳130以及對應的第二引腳150的形式並不以此為限制，下面將介紹其他種的線路結構的形式。
圖5A繪示為本發明的另一實施例的一種薄膜覆晶封裝結構的局部放大俯視示意圖。圖5B繪示為圖5A所示的薄膜覆晶封裝結構的局部放大仰視示意圖。請參考圖1及圖5A，本實施例的內接腳130a與圖1中的內接腳130相似，二者主要差異之處在於：在本實施例中，各內接腳130a包括接合段132a及連接接合段132a的第一接墊134a。具體而言，第一接墊134a較接合段132a遠離長邊116，且第一接墊134a的寬度較接合段132a的寬度大。接合段132a連接第二凸塊220，且導電通孔160分別電性連接第一接墊134a與第二引腳150a。舉例而言，第一接墊134a的寬度大於內接腳130a其他部分（例如接合段132a）的寬度。更詳細而言，內接腳130a自寬度較大的第一接墊134a向長邊116的方向延伸成為寬度較小的接合段132a而連接第二凸塊220。
此外，請參考圖5B，本實施例對應內接腳130a設置的第二引腳150a包括延伸段152a及連接延伸段152a的第二接墊154a。具體而言，第二接墊154a對位重疊於第一接墊134a，且導電通孔160電性連接第一接墊134a與第二接墊154a。舉例而言，第二接墊154a的寬度大於第二引腳150a其他部分（例如延伸段152a）的寬度。更詳細而言，第二引腳150a的第二接墊154a重疊於第一接墊134a，接著寬度較小的延伸段152a可對位重疊於對應的內接腳130a的接合段132a並往相鄰的內引腳部142的方向延伸，進一步對位重疊於對應的第一引腳140（繪示於圖5A）而共同向外延伸。
在引腳精細化的需求之下，引腳（例如第一引腳140、第二引腳150a及內接腳130a）的寬度及間距不斷縮減，但受限於形成導電通孔160的製程能力，並不容易將導電通孔160的尺寸縮小至小於精細化引腳的線寬。因此，不容易在精細化引腳的範圍內設置導電通孔160，且容易導致導電通孔160無法與引腳（例如第二引腳150a）或內接腳（例如內接腳130a）確實地電性連接。藉由上述的配置方式，本發明的實施例可以將內接腳130a進一步地往晶片接合區113內部的空間延伸並設置寬度較接合段132a來得大的第一接墊134a，以將需要較大設置空間的導電通孔160形成於第一接墊134a的範圍內並電性連接第一接墊134a。而寬度較小的接合段132a可於鄰近長邊116的方向以精細尺寸的方式設置，並與第二凸塊220電性連接。同樣地，第二引腳150a與導電通孔160電性連接的部分可對位重疊第一接墊134a而設置較大寬度的第二接墊154a，以確實地與導電通孔160電性連接。往遠離晶片接合區113方向延伸的延伸段152a可以精細化引腳尺寸的方式設置，並與第一引腳140（繪示於圖5A）重疊。基於上述的配置，本實施例可以滿足精細間距的需求，且兼顧導電通孔160與第二引腳150a及內接腳130a電性連接的可靠度。
此外，在圖1與圖2中，舉出其中一種線路結構120的形式，但是線路結構120的形式並不以此為限制，下面將介紹其他種的線路結構形式。
圖6A繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。請參考圖1及圖6A，本實施例的線路結構120b與圖1中的線路結構120相似，二者主要差異之處在於：在本實施例中，與第一引腳140對位重疊的第二引腳150b所電性連接的內接腳130b是與相鄰的第一引腳140的內引腳部142沿著垂直於長邊116的方向呈對齊排列。具體而言，在本實施例中，多個內引腳部142與多個內接腳130b分別沿著平行於長邊116的方向排列成單排，且各內引腳部142對應相鄰的內接腳130b在垂直於長邊116的方向上為對齊排列而沒有錯位。由於內接腳130b與對應的內引腳部142在垂直於長邊116的方向上呈對齊排列，相應地，位於第二表面114的第二引腳150b對位重疊於對應的內接腳130b後不需向旁邊延伸，而可直接沿著垂直於長邊116的方向延伸而與對應的第一引腳140對位重疊。在本實施例中，對應連接內引腳部142的第一凸塊210與對應連接內接腳130b的第二凸塊220b沿著平行於長邊116的方向排列成二排且相互對齊而未錯位。相較於圖1中的線路結構120，本實施例的線路結構120b的配置方式可更進一步縮小引腳（包括第一引腳140與內接腳130b）之間的間距，進而提高可佈設的引腳數量。另外，於未繪示的另一實施例中，圖6A中的內接腳130b可設置成如圖5A中的內接腳130a，包括接合段132a以及連接接合段132a的第一接墊134a，而圖6A中的第二引腳150b可設置成如圖5B中的第二引腳150a，包括延伸段152a以及連接延伸段152a的第二接墊154a，而導電通孔160對應連接第一接墊134a與第二接墊154a，但本發明不以此為限。
圖6B繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。請參考圖6A及圖6B，本實施例的線路結構120c與圖6A中的線路結構120b相似，二者主要差異之處在於：在本實施例中，內接腳130c沿著平行於長邊116的方向排列成二排並交錯排列。相應地，對應連接這些內接腳130c的這些第二凸塊220c沿著平行於長邊116的方向排列成二排並交錯排列。本實施例的線路結構120c與圖6A中的線路結構120b相同地，各內引腳部142與對應相鄰的內接腳130c在垂直於長邊116的方向上為對齊排列而沒有錯位，且第二引腳150c與對應的第一引腳140對位重疊。
圖6C繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。請參考圖6B及圖6C，本實施例的線路結構120d與圖6B中的線路結構120c相似，二者主要差異之處在於：在本實施例中，第一引腳140d的內引腳部142d沿著平行於長邊116的方向排列成二排並交錯排列。相應地，對應連接這些內引腳部142d的這些第一凸塊210d沿著平行於長邊116的方向排列成二排並交錯排列。本實施例的線路結構120d與圖6B中的線路結構120c相同地，各內引腳部142d與對應相鄰的內接腳130d在垂直於長邊116的方向上為對齊排列而沒有錯位，且第二引腳150d與對應的第一引腳140d對位重疊。此外，對應連接這些內接腳130d的這些第二凸塊220d沿著平行於長邊116的方向排列成二排並交錯排列。
圖6D繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。請參考圖6A及圖6D，本實施例的線路結構120e與圖6A中的線路結構120b相似，二者主要差異之處在於：在本實施例中，第一引腳140e的內引腳部142e沿著平行於長邊116的方向排列成二排並交錯排列。相應地，對應連接這些內引腳部142e的這些第一凸塊210e沿著平行於長邊116的方向排列成二排並交錯排列。本實施例的線路結構120e與圖6A中的線路結構120b相同地，各內引腳部142e與對應相鄰的內接腳130e在垂直於長邊116的方向上為對齊排列而沒有錯位，且第二引腳150e與對應的第一引腳140e對位重疊。此外，對應連接這些內接腳130e的這些第二凸塊220e沿著平行於長邊116的方向排列成一排。
藉由上述圖6A至圖6D的配置方式，相較於圖1的線路結構120，線路結構120b、120c、120d、120e使內引腳部142、142d、142e與對應相鄰的內接腳130b、130c、130d、130e實質上沿著垂直於長邊116的方向呈對齊排列，因此可進一步縮減引腳之間的間距，進而提高可佈設的引腳數量，達成高腳數、精細間距的需求。另外，內引腳部142、142d、142e與對應相鄰的內接腳130b、130c、130d、130e以對齊的方式設置，相較於圖1所示的內引腳部142與內接腳130的排列方式，第二引腳150b、150c、150d、150e在晶片接合區113內不需作彎折而可直接沿著垂直於長邊116的方向延伸出晶片接合區113，因此可避免發生第二引腳於彎折處斷裂的情況。此外，內引腳部142、142d、142e與對應相鄰的內接腳130b、130c、130d、130e以對齊排列的方式配置也可以減少第二引腳150b、150c、150d、150e未與第一引腳140、140d、140e重疊的部分，進一步地增加第一引腳140、140d、140e與第二引腳150b、150c、150d、150e對位重疊面積的比例。因此，可以使可撓性線路載板100的應力分佈平均，減少可撓性線路載板100因應力不均產生局部下陷或彎曲，進而導致引腳斷裂的問題。此外，由於線路結構120c、120d、120e更進一步的將多個內接腳130c、130d及/或多個內引腳部142d、142e排列成多排（例如兩排或更多），因此本發明可以提供更細微的引腳間距，有效的縮減間距，增加引腳的數量，進一步滿足高腳數、精細間距的需求。
圖7繪示為本發明的另一實施例的薄膜覆晶封裝結構的局部剖面圖。請參考圖4及圖7，本實施例的薄膜覆晶封裝結構10a與圖4中的薄膜覆晶封裝結構10相似，二者主要差異之處在於：在本實施例中，這些第一引腳140的數量小於這些第二引腳150的數量。具體而言，在本實施例中，位於第一面112的這些第一引腳140的數量小於位於第二面114的這些第二引腳150的數量。也就是說，薄膜覆晶封裝結構10a於下表面（例如第二面114）具有較多的引腳。藉由上述的配置方式，位於可撓性基板110第二面114的較多的第二引腳150可以提供良好的支撐，減少可撓性線路載板100與晶片200熱壓接合時因可撓性基板110下陷或彎曲導致引腳140、150斷裂的問題，也可減少凸塊（包括第一凸塊210與第二凸塊220）與位於第一面112的引腳（包括第一引腳140的內引腳部142與內接腳130）因受力不均導致電性接合不良的情況發生。
綜上所述，本發明的薄膜覆晶封裝結構藉由使部分配置於可撓性基板的第一面上的引腳（即內接腳）於晶片接合區內透過導電通孔電性連接配置於第二面的第二引腳，而不經過晶片接合區的長邊向外延伸。因此，配置於第一面上的晶片可以分別透過配置於不同表面（第一面及第二面）的第一引腳以及第二引腳傳導電性訊號。如此，可撓性基板上可佈設的引腳數量可大幅增加，以供高I/O數的晶片連接。此外，相鄰兩個第一引腳之間不會有第二引腳通過，因此引腳之間的間距可縮減，進而可在相同面積的可撓性基板上佈設更多引腳，達成高腳數、精細間距的需求。並且，在上述的配置中，第一引腳與第二引腳於第一面及第二面的重疊位置一致，使可撓性線路載板的應力分佈平均，減少可撓性線路載板因應力不均產生局部下陷或彎曲，進而導致引腳斷裂的問題。此外，由於位於第一面的第一引腳具有第二引腳在第二面提供支撐，當晶片以熱壓方式接合於晶片接合區時，凸塊與位於第一面的引腳可受力均勻地接合，因此具有良好的電性接合品質。另外，內接腳以及對應的第二引腳可更進一步地往晶片接合區內部的空間延伸，且相較於引腳，可設置寬度較大的接墊，以將需要較大設置空間的導電通孔形成於接墊的範圍內。而內接腳與凸塊電性連接的部分仍可以精細尺寸的方式設置。因此，引腳可以滿足精細間距的需求，且兼顧導電通孔與引腳電性連接的可靠度。此外，本發明更提供多種線路結構的布線方式，將內引腳部與對應相鄰的內接腳沿著垂直於長邊的方向呈對齊排列。如此，可進一步縮減引腳之間的間距，提高可佈設的引腳數量，達成高腳數、精細間距的需求。上述的配置方式，更可避免第二引腳因彎折產生斷裂的情況、減少第一引腳未與第二引腳重疊的部分，以增加第一引腳與第二引腳對位重疊面積的比例，使可撓性線路載板的應力分佈平均，減少引腳斷裂的問題，提升薄膜覆晶封裝結構的品質。另外，由於多個內接腳及/或多個內引腳部可排列成多排，因此薄膜覆晶封裝結構可以有效縮減引腳之間的間距，增加引腳的數量，進一步滿足高腳數、精細間距的需求。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10a‧‧‧薄膜覆晶封裝結構
100‧‧‧可撓性線路載板
102‧‧‧第一端
104‧‧‧第二端
110‧‧‧可撓性基板
112‧‧‧第一面
113‧‧‧晶片接合區
114‧‧‧第二面
116‧‧‧長邊
117‧‧‧另一長邊
120、120b、120c、120d、120e‧‧‧線路結構
130、130a、130b、130c、130d、130e‧‧‧內接腳
132a‧‧‧接合段
134a‧‧‧第一接墊
140、140d、140e‧‧‧第一引腳
142、142d、142e、172‧‧‧內引腳部
150、150a、150b、150c、150d、150e‧‧‧第二引腳
152a‧‧‧延伸段
154a‧‧‧第二接墊
160‧‧‧導電通孔
170‧‧‧第三引腳
200‧‧‧晶片
210、210d、210e‧‧‧第一凸塊
220、220b、220c、220d、220e‧‧‧第二凸塊
230‧‧‧第三凸塊
400‧‧‧封裝膠體
A-A’‧‧‧剖面線
SR‧‧‧防焊層
圖1繪示為本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖2繪示為圖1所示的薄膜覆晶封裝結構的局部放大仰視示意圖。 圖3繪示為圖1的薄膜覆晶封裝結構的局部剖面側視示意圖。 圖4繪示為圖1的薄膜覆晶封裝結構沿剖面線A-A’的局部剖面圖。 圖5A繪示為本發明的另一實施例的一種薄膜覆晶封裝結構的局部放大俯視示意圖。 圖5B繪示為圖5A所示的薄膜覆晶封裝結構的局部放大仰視示意圖。 圖6A繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。 圖6B繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。 圖6C繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。 圖6D繪示為本發明的另一實施例的線路結構的局部放大俯視示意圖。 圖7繪示為本發明的另一實施例的薄膜覆晶封裝結構的局部剖面圖。

Claims (10)

  1. 一種薄膜覆晶封裝結構，包括： 可撓性線路載板，包括： 可撓性基板，包括相對的第一面及第二面，其中所述第一面包括晶片接合區；以及 線路結構，配置於所述可撓性基板，且包括多個第一引腳、多個內接腳、多個第二引腳及多個導電通孔，其中所述多個第一引腳及所述多個內接腳配置在所述第一面，所述多個第一引腳包括多個內引腳部，所述多個內引腳部及所述多個內接腳位在所述晶片接合區內且鄰近所述晶片接合區的長邊，所述多個第一引腳自所述多個內引腳部經過所述長邊而向外延伸，所述多個內接腳較所述多個內引腳部遠離所述長邊，所述多個第二引腳配置在所述第二面上，所述多個內接腳分別透過貫穿所述可撓性基板的所述多個導電通孔電性連接所述多個第二引腳，且所述多個第一引腳分別對位重疊於所述多個第二引腳；以及 晶片，配置於所述晶片接合區內，且包括多個第一凸塊及多個第二凸塊，鄰近所述晶片接合區的所述長邊，其中所述多個第二凸塊較所述多個第一凸塊遠離所述長邊，所述多個第一凸塊分別連接所述多個內引腳部，所述多個第二凸塊分別連接所述多個內接腳。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述多個第一凸塊及所述多個第二凸塊沿著平行於所述長邊的方向排列成至少二排。
  3. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中各所述第一引腳對位重疊於相鄰的所述內接腳所電性連接的所述第二引腳。
  4. 如申請專利範圍第3項所述的薄膜覆晶封裝結構，其中各所述第一引腳的所述內引腳部與相鄰的所述內接腳沿著平行於所述長邊的方向交錯排列。
  5. 如申請專利範圍第3項所述的薄膜覆晶封裝結構，其中各所述第一引腳的所述內引腳部與相鄰的所述內接腳沿著垂直於所述長邊的方向對齊排列。
  6. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中各所述內接腳包括接合段及連接所述接合段的第一接墊，所述第一接墊較所述接合段遠離所述長邊，且所述第一接墊的寬度較所述接合段的寬度大，所述接合段連接所述第二凸塊，各所述導電通孔分別電性連接所述第一接墊與所述第二引腳。
  7. 如申請專利範圍第6項所述的薄膜覆晶封裝結構，其中各所述第二引腳包括延伸段及連接所述延伸段的第二接墊，所述第二接墊對位重疊於所述第一接墊，各所述導電通孔分別電性連接所述第一接墊與所述第二接墊。
  8. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述多個第一引腳的數量相同於所述多個第二引腳的數量。
  9. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述多個第一引腳的數量小於所述多個第二引腳的數量。
  10. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，更包括封裝膠體，位於所述可撓性線路載板與所述晶片之間，所述封裝膠體包覆所述多個第一凸塊、所述多個第二凸塊、所述多個內接腳及所述多個內引腳部。
TW107113413A 2018-04-19 2018-04-19 薄膜覆晶封裝結構 TWI673845B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107113413A TWI673845B (zh) 2018-04-19 2018-04-19 薄膜覆晶封裝結構
CN201810782150.0A CN110391207B (zh) 2018-04-19 2018-07-17 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107113413A TWI673845B (zh) 2018-04-19 2018-04-19 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI673845B true TWI673845B (zh) 2019-10-01
TW201944564A TW201944564A (zh) 2019-11-16

Family

ID=68284759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113413A TWI673845B (zh) 2018-04-19 2018-04-19 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN110391207B (zh)
TW (1) TWI673845B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312687A (zh) * 2020-02-20 2020-06-19 京东方科技集团股份有限公司 柔性线路板及其制作方法、显示模组
TWI776142B (zh) * 2020-04-16 2022-09-01 南茂科技股份有限公司 薄膜覆晶封裝結構
CN111584437A (zh) * 2020-05-08 2020-08-25 Tcl华星光电技术有限公司 覆晶薄膜封装结构及显示装置
TWI845252B (zh) * 2023-04-12 2024-06-11 頎邦科技股份有限公司 半導體封裝構造及其晶片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
TW201513273A (zh) * 2013-09-30 2015-04-01 Chipmos Technologies Inc 多晶片捲帶封裝結構
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
CN100466246C (zh) * 2005-10-10 2009-03-04 南茂科技股份有限公司 用于封装的柔性基板
CN1963600A (zh) * 2005-11-10 2007-05-16 群康科技(深圳)有限公司 液晶显示面板
CN101853835B (zh) * 2009-04-03 2012-10-03 南茂科技股份有限公司 倒装芯片封装的制造方法
KR101405328B1 (ko) * 2012-11-27 2014-06-10 스템코 주식회사 연성 회로 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
TW201513273A (zh) * 2013-09-30 2015-04-01 Chipmos Technologies Inc 多晶片捲帶封裝結構
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構

Also Published As

Publication number Publication date
TW201944564A (zh) 2019-11-16
CN110391207A (zh) 2019-10-29
CN110391207B (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
TWI673845B (zh) 薄膜覆晶封裝結構
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
TWI725902B (zh) 半導體封裝結構及其製造方法
TW201834190A (zh) 半導體封裝
TWI670824B (zh) 封裝結構
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
US7772696B2 (en) IC package having IC-to-PCB interconnects on the top and bottom of the package substrate
TW201913907A (zh) 薄膜覆晶封裝結構
US7180182B2 (en) Semiconductor component
TW201640635A (zh) 封裝結構及其製作方法
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US10008441B2 (en) Semiconductor package
US11189597B2 (en) Chip on film package
TW202215605A (zh) 封裝結構
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
US9324651B1 (en) Package structure
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
TW202105665A (zh) 半導體封裝結構
US11670574B2 (en) Semiconductor device
US20160163624A1 (en) Package structure
TWI492358B (zh) 半導體封裝件及其製法
US7939951B2 (en) Mounting substrate and electronic apparatus
US20240170432A1 (en) Semiconductor device
US20220399258A1 (en) Substrate Bonding Pad Having a Multi-Surface Trace Interface