TWI567892B - 薄膜覆晶封裝結構及封裝模組 - Google Patents

薄膜覆晶封裝結構及封裝模組 Download PDF

Info

Publication number
TWI567892B
TWI567892B TW104115192A TW104115192A TWI567892B TW I567892 B TWI567892 B TW I567892B TW 104115192 A TW104115192 A TW 104115192A TW 104115192 A TW104115192 A TW 104115192A TW I567892 B TWI567892 B TW I567892B
Authority
TW
Taiwan
Prior art keywords
package structure
chip package
positioning mechanism
wires
film flip
Prior art date
Application number
TW104115192A
Other languages
English (en)
Other versions
TW201640632A (zh
Inventor
李明勳
陳崇龍
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104115192A priority Critical patent/TWI567892B/zh
Priority to CN201510454125.6A priority patent/CN106158817B/zh
Publication of TW201640632A publication Critical patent/TW201640632A/zh
Application granted granted Critical
Publication of TWI567892B publication Critical patent/TWI567892B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Description

薄膜覆晶封裝結構及封裝模組
本發明係關於一種薄膜覆晶封裝結構及封裝模組，並且特別地，本發明係關於一種能避免可撓性基板之彎折區內導線斷裂問題的薄膜覆晶封裝結構及封裝模組。
薄膜覆晶(Chip On Film,COF)封裝結構乃是一種將晶片封裝於可撓性基板或是軟性基板的技術，一般常用於液晶顯示器(LCD)之中做為其驅動IC的封裝之用。
請參閱圖一A及圖一B，圖一A及圖一B係繪示先前技術之液晶顯示器模組1的部分示意圖。如圖一A所示，液晶顯示器模組1包含玻璃面板10、印刷電路板12以及薄膜覆晶封裝結構14，其中，薄膜覆晶封裝結構14分別以輸入端及輸出端的外引腳連接印刷電路板12及玻璃面板10，以於玻璃面板10上形成電場來驅動面板內部的液晶分子偏轉。如圖一B所示，液晶顯示器模組1為了其空間設計，通常以薄膜覆晶封裝技術將驅動IC封裝在可撓性基板上而形成可彎折的薄膜覆晶封裝結構14，因此，薄膜覆晶封裝結構14會如圖所示彎折而使印刷電路板12與玻璃面板10連接並重疊，以節省平面空間。
請參閱圖一C，圖一C係繪示圖一A之薄膜覆晶封裝結構 14的剖面圖。如圖一C所示，薄膜覆晶封裝結構14包含可撓性基板140、晶片142、導線144、防銲層146以及封裝膠體148。晶片142設置在可撓性基板140上預先規畫出的晶片接合區中，並且藉由凸塊與同樣設置在可撓性基板140上之導線144的內引腳電性連接，而晶片142與可撓性基板140之間並填充封裝膠體148以固定並保護上述結構，防銲層146則覆蓋在晶片接合區外的導線144上以保護導線144。
現今的電子產品，尤其是行動裝置，要求更輕薄的尺寸，故上述的薄膜覆晶封裝結構14常需在狹小的空間內進行彎折。另一方面，電子裝置朝向多功能化發展，晶片142的積體電路數量不斷增加，因此可撓性基板140上的導線144數量也相應地需增加。然而，在有限的面積下，導線(引腳)數量增加表示每個導線的線寬必須縮小，線寬縮減的導線強度變弱，導致薄膜覆晶封裝結構14彎折時很容易在彎折處產生引腳斷裂的問題。
基於上述問題，有必要研發一種能降低或防止可撓性基板彎折時引腳易斷裂之問題的薄膜覆晶封裝結構，以符合現今或未來更高引腳數的需求。
本發明的一範疇在於提供一種可降低導線(引腳)於彎折區易斷裂之現象的薄膜覆晶封裝結構。根據一具體實施例，本發明之薄膜覆晶封裝結構包含可撓性基板、多條導線、防銲層、晶片、封裝膠體及至少一彎折定位機制。可撓性基板具有第一表面，且第一表面上設有晶片接合區。多條導線設置可撓性基板的第一表面上，且各導 線分別具有內引腳延伸至晶片接合區內。防銲層局部地覆蓋導線，且暴露出晶片接合區。晶片設置在晶片接合區中，並與導線的內引腳電性連接。封裝膠體填充於晶片與可撓性基板之間。彎折定位機制包含形成在防銲層上的凹陷。彎折定位機制可定位出此薄膜覆晶封裝結構在後續製程中的彎折位置，並減少於彎折區的引腳斷裂現象。
本發明之另一範疇在於提供一種封裝模組。根據另一具體實施例，本發明之封裝模組包含薄膜覆晶封裝結構以及與薄膜覆晶封裝結構電性連接之電路板。薄膜覆晶封裝結構包含可撓性基板、多條導線、防銲層、晶片、封裝膠體及至少一彎折定位機制。可撓性基板具有第一表面，且第一表面上設有晶片接合區。多條導線設置於可撓性基板的第一表面上，各導線分別具有延伸至晶片接合區中的內引腳以及與內引腳相對之外引腳。防銲層局部地覆蓋導線，且暴露出晶片接合區及外引腳。晶片設置在晶片接合區中，並與各導線的內引腳電性連接。封裝膠體填充於晶片與可撓性基板之間。彎折定位機制包含形成在防銲層上的凹陷。電路板與薄膜覆晶封裝結構之部分外引腳電性連接。於本具體實施例中，薄膜覆晶封裝結構折彎形成至少一彎折區，而彎折定位機制位於彎折區。彎折定位機制可定位出此封裝模組的薄膜覆晶封裝結構的彎折位置，並減少於彎折區的引腳斷裂現象。
關於本發明之優點與精神可以藉由以下的發明詳述以及所附圖式得到進一步的了解。
1‧‧‧液晶顯示器模組
10‧‧‧玻璃面板
12‧‧‧印刷電路板
14‧‧‧薄膜覆晶封裝結構
140‧‧‧可撓性基板
142‧‧‧晶片
144‧‧‧導線
146‧‧‧防銲層
148‧‧‧封裝膠體
2、3、4、50‧‧‧薄膜覆晶封裝結構
20、30、40、500‧‧‧可撓性基板
21、31、41、501‧‧‧導線
22、32、42、502‧‧‧防銲層
23、33、43、503‧‧‧晶片
24、34、44、504‧‧‧封裝膠體
25、35、45、505‧‧‧彎折定位機制
5‧‧‧封裝模組
506‧‧‧補強板
200、300、400、5000‧‧‧第一表面
202、302、402、5002‧‧‧晶片接合區
230、430、5030‧‧‧凸塊
450‧‧‧彈性材料
52‧‧‧電路板
G‧‧‧玻璃面板
211、311、411、5011‧‧‧內引腳
212、312、412、5012‧‧‧外引腳
204、304‧‧‧長邊
D‧‧‧最短距離
圖一A係繪示先前技術之液晶顯示器模組的部分示意 圖。
圖一B係繪示先前技術之液晶顯示器模組的部分示意圖。
圖一C係繪示圖一A之薄膜覆晶封裝結構的剖面圖。
圖二A係繪示根據本發明之一具體實施例之薄膜覆晶封裝結構的俯視圖。
圖二B係繪示圖二A之薄膜覆晶封裝結構的側視剖面圖。
圖三係繪示根據本發明之另一具體實施例的薄膜覆晶封裝結構的俯視圖。
圖四係繪示根據本發明之另一具體實施例之薄膜覆晶封裝結構的側視剖面圖。
圖五A係繪示根據本發明之一具體實施例之封裝模組的側視剖面圖。
圖五B及圖五C係繪示根據本發明之不同具體實施例之薄膜覆晶封裝結構彎折後的示意圖。
請一併參閱圖二A及圖二B，圖二A係繪示根據本發明之一具體實施例之薄膜覆晶封裝結構2的俯視圖，圖二B則繪示圖二A之薄膜覆晶封裝結構2的側視剖面圖。如圖二A及圖二B所示，本具體實施例之薄膜覆晶封裝結構2包含可撓性基板20、多條導線21、防銲層22、晶片23、封裝膠體24以及彎折定位機制25。可撓性基板20具有第 一表面200，並且第一表面200上形成有晶片接合區202。導線21設置於第一表面200上，並且各導線21的一側具有內引腳211延伸至晶片接合區202內。防銲層22也設置在第一表面200上，防銲層22局部地覆蓋導線21，並具有一開口暴露出晶片接合區202。一般而言，晶片接合區202即是由防銲層22的開口所界定。晶片23設置在晶片接合區202內，並藉由凸塊230與各導線21的內引腳211電性連接。封裝膠體24填充於晶片23及可撓性基板20之間，可幫助固定並保護晶片23、凸塊230及各導線21的內引腳211。
彎折定位機制25包含形成在防銲層22的凹陷，透過弱化該區域之結構強度，使薄膜覆晶封裝結構2容易在凹陷處形成彎折，換言之，可用來定位薄膜覆晶封裝結構2於後續之應用時的彎折區。由於彎折區已經預先定位好，因此，於設計導線21時，可使導線21強度較弱的區段遠離彎折區，或將導線21位於彎折區的區段作強化的設計，藉此可降低導線21因彎折受力而斷裂的機率，此外，導線21在彎折區以外的部分也較不容易受到額外的力而產生形變導致斷裂的機率增加。
於本具體實施例中，可撓性基板20具有相對的兩長邊204，導線21大致上沿著可撓性基板20的長邊204延伸，並且各導線21在遠離晶片接合區202的一側具有外引腳212以電性接合電路板、液晶面板或其他電子裝置。彎折定位機制25可沿著垂直於可撓性基板20之長邊204的方向延伸，如圖二A所示。為了不影響到晶片23與可撓性基板20之電性及機械性接合，彎折定位機制25與晶片接合區202之間所相 隔的一最短距離D不小於2毫米(mm)。
於本具體實施例中，彎折定位機制25的凹陷為沿著垂直於可撓性基板20長邊204之方向延伸且貫穿防銲層22的貫通開槽，然而，於實務中並不限定於此種貫通開槽。舉例而言，請參閱圖三，圖三係繪示根據本發明之另一具體實施例的薄膜覆晶封裝結構3的俯視圖。如圖三所示，本具體實施例與上一具體實施例不同處，在於本具體實施例之彎折定位機制35的凹陷包含形成於防銲層32的多個凹槽，這些凹槽彼此間不相連並沿垂直於可撓性基板30之長邊304的方向排列，且這些凹槽並未貫穿防銲層32。雖然本具體實施例之多個凹槽與前一具體實施例之單個貫通開槽並不相同，但同樣可以達到定位彎折區及降低導線31於彎折區斷裂機率之功能。本具體實施例之薄膜覆晶封裝結構3的其他單元，係與上一具體實施例之相對應單元大體上相同，故於此不再贅述。
請參閱圖四，圖四係繪示根據本發明之另一具體實施例之薄膜覆晶封裝結構4的側視剖面圖。如圖四所示，本具體實施例與上述具體實施例不同處，在於本具體實施例之彎折定位機制45除了形成於防銲層42的凹陷外，還包含有彈性材料450填充於凹陷中。彈性材料450為絕緣材料。相較於防銲層42，彈性材料450具有較佳的彈性及撓曲性，使得薄膜覆晶封裝結構4容易在填充有彈性材料450的凹陷處形成彎折，藉此定位出薄膜覆晶封裝結構4於後續之應用時的彎折區，並保護位於彎折區的導線41以降低導線41因彎折受力而斷裂的機率。同樣地，本具體實施例之薄膜覆晶封裝結構4的其他單元係與上述具體實 施例之相對應單元大體上相同，故於此不再贅述。
請參閱圖五A，圖五A係繪示根據本發明之一具體實施例之封裝模組5的側視剖面圖。如圖五A所示，封裝模組5包含薄膜覆晶封裝結構50、電路板52以及玻璃面板G，其中薄膜覆晶封裝結構50的一側與電路板52互相電性連接，並且彎折使另一側電性連接到液晶顯示器的玻璃面板G，以對玻璃面板G提供電場使玻璃面板G內的液晶分子偏轉；或者，於實務中，薄膜覆晶封裝結構50也可電性連接到除了玻璃面板G之外的電子裝置，使得電路板52及薄膜覆晶封裝結構50可與電子裝置進行溝通。
於本具體實施例中，薄膜覆晶封裝結構50包含可撓性基板500、多條導線501、防銲層502、晶片503、封裝膠體504以及至少一彎折定位機制505。可撓性基板500具有第一表面5000，且第一表面5000上設有晶片接合區5002。導線501設置在第一表面5000上，並具有相對的內引腳5011及外引腳5012，其中內引腳5011延伸至晶片接合區5002中，外引腳5012則朝遠離晶片接合區5002之方向延伸。防銲層502局部覆蓋於導線501上，並暴露出晶片接合區5002與導線501之外引腳5012，而暴露出的外引腳5012與電路板52及玻璃面板G電性連接。晶片503設置在晶片接合區5002中，並透過凸塊5030與導線501的內引腳5011電性連接，晶片503與可撓性基板500之間填充有封裝膠體504。
於本具體實施例中，彎折定位機制505包含形成於防銲層502上的凹陷。彎折定位機制505的凹陷可使得薄膜覆晶封裝結構50折彎形成彎折區時，彎折定位機制505剛好位於彎折區，換言之，彎折 定位機制505可幫助定位薄膜覆晶封裝結構50於後續之應用時的彎折區。與前述具體實施例相同地，由於彎折區已經預先定位好，因此於設計導線501時，可使導線501強度較弱的區段遠離彎折區，或將導線501位於彎折區的區段作強化的設計，藉此降低導線501在彎折區斷裂的機率，且導線501在彎折區以外的部分也較不容易受到額外的力而產生形變導致斷裂的機率增加。
於實務中，封裝模組5的薄膜覆晶封裝結構50根據彎折的方式及角度不同，可設置一個或多於一個的彎折定位機制505。此外，彎折定位機制505的凹陷可為沿著垂直於可撓性基板500之長邊的方向延伸的貫通開槽，或沿著垂直於可撓性基板500之長邊的方向排列之多個不相連凹槽。彎折定位機制505的凹陷內也可填充彈性材料，除提供較佳的撓曲性也可保護位於彎折區的導線501。彎折定位機制505與晶片接合區5002間具有一最短距離使得晶片503與可撓性基板500之電性及機械性接合不會受影響，而於實務中，此最短距離不小於2毫米。
於圖五A中，薄膜覆晶封裝結構50包含兩個彎折定位機制505。圖五A之薄膜覆晶封裝結構50的一側須彎折180度，由於彎折的範圍較大，因此薄膜覆晶封裝結構50可包含兩個彎折定位機制505，分別位於兩個約呈90度的彎折區即可達成如圖示之彎折方式。然而，實務中並不限定於圖五A所示之數量，而是視薄膜覆晶封裝結構所需彎折的形狀以及彎折程度而設置不同數量的彎折定位機制。請參閱圖五B及圖五C，圖五B及圖五C係繪示根據本發明之不同具體實施例之薄膜覆晶封裝結構50彎折後的示意圖。如圖五B所示，薄膜覆晶封裝結構50 的一側同樣彎折180度，由於彎折的範圍較小，因此僅設置一個彎折定位機制505，即單個彎折區即形成接近180度的彎折，達成如圖示之彎折方式。更甚者，如圖五C所示，薄膜覆晶封裝結構50可多次彎折，並於每個預定彎折區皆設置彎折定位機制505。於圖五C之具體實施例中，彎折後而重疊的可撓性基板500之間更可設置補強板506做為支撐之用，特別是在對應晶片503的位置設置補強板506，以提供晶片支撐效果。於實務中，補強板可設置於薄膜覆晶封裝結構彎折後任何可能的結構不穩定處，並不限定於圖五C之具體實施例所示之位置。
綜上所述，本發明之薄膜覆晶封裝結構及封裝模組具有彎折定位機制，可預先定位薄膜覆晶封裝結構於後續製程中折彎形成的彎折區。基於薄膜覆晶封裝結構之彎折區已經預先定位好，因此，於設計導線時，可使導線強度較弱的區段遠離彎折區，或將導線位於彎折區的區段作強化的設計，藉此可降低導線因彎折受力而斷裂的機率。本發明的薄膜覆晶封裝結構及封裝模組可解決薄膜覆晶封裝結構中線寬變窄的導線易於彎折時受力斷裂的問題，適用於現今及未來薄膜覆晶封裝結構之高腳數、微間距與窄線寬的趨勢。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
2‧‧‧薄膜覆晶封裝結構
20‧‧‧可撓性基板
21‧‧‧導線
22‧‧‧防銲層
23‧‧‧晶片
24‧‧‧封裝膠體
25‧‧‧彎折定位機制
200‧‧‧第一表面
202‧‧‧晶片接合區
211‧‧‧內引腳
212‧‧‧外引腳
230‧‧‧凸塊
D‧‧‧最短距離

Claims (10)

  1. 一種薄膜覆晶封裝結構，包含：一可撓性基板，具有一第一表面，該第一表面上具有一晶片接合區；多條導線，設置於該可撓性基板之該第一表面上，各該導線具有一內引腳，各該內引腳延伸至該晶片接合區內；一防銲層，局部覆蓋該等導線並暴露出該晶片接合區；一晶片，設置於該晶片接合區中並與該等導線之該等內引腳電性連接；一封裝膠體，填充於該晶片與該可撓性基板之間；以及至少一彎折定位機制，包含形成於該防銲層的一凹陷以及一彈性材料，該彈性材料填充於該凹陷中。
  2. 如申請專利範圍第1項所述之薄膜覆晶封裝結構，其中該彎折定位機制與該晶片接合區之間的最短距離不小於2毫米(mm)。
  3. 如申請專利範圍第1項所述之薄膜覆晶封裝結構，其中該可撓性基板具有相對的二個長邊，該等導線大致上沿著該等長邊延伸，該至少一彎折定位機制沿垂直該等長邊的方向延伸。
  4. 如申請專利範圍第3項所述之薄膜覆晶封裝結構，其中該至少一彎折定位機制的該凹陷為沿垂直該等長邊的方向延伸之一貫通開槽。
  5. 如申請專利範圍第3項所述之薄膜覆晶封裝結構，其中該至少一彎折定位機制的該凹陷包含多個凹槽，該等凹槽彼此不相連且沿著垂直該等長邊的方向排列。
  6. 一種封裝模組，包含：一薄膜覆晶封裝結構，包含：一可撓性基板，具有一第一表面，該第一表面上具有一晶片接合區；多條導線，設置於該可撓性基板之該第一表面上，各該導線具有相對的一內引腳及一外引腳，各該內引腳延伸至該晶片接 合區內；一防銲層，局部覆蓋該等導線並暴露出該晶片接合區及該等外引腳；一晶片，設置於該晶片接合區中並與該等導線之該等內引腳電性連接；一封裝膠體，填充於該晶片與該可撓性基板之間；以及至少一彎折定位機制，包含形成於該防銲層的一凹陷以及一彈性材料，該彈性材料填充於該凹陷中；以及一電路板，與該薄膜覆晶封裝結構之部分該等外引腳電性連接；其中，該薄膜覆晶封裝結構折彎形成至少一彎折區，並且該至少一彎折定位機制位於該至少一彎折區。
  7. 如申請專利範圍第6項所述之封裝模組，其中該彎折定位機制與該晶片接合區之間的最短距離不小於2毫米(mm)。
  8. 如申請專利範圍第6項所述之封裝模組，其中該可撓性基板具有相對的二個長邊，該等導線大致上沿著該等長邊延伸，該至少一彎折定位機制沿垂直該等長邊的方向延伸。
  9. 如申請專利範圍第8項所述之封裝模組，其中該至少一彎折定位機制的該凹陷為沿垂直該等長邊的方向延伸之一貫通開槽。
  10. 如申請專利範圍第8項所述之封裝模組，其中該至少一彎折定位機制的該凹陷包含多個凹槽，該等凹槽彼此不相連且沿著垂直該等長邊的方向排列。
TW104115192A 2015-05-13 2015-05-13 薄膜覆晶封裝結構及封裝模組 TWI567892B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104115192A TWI567892B (zh) 2015-05-13 2015-05-13 薄膜覆晶封裝結構及封裝模組
CN201510454125.6A CN106158817B (zh) 2015-05-13 2015-07-29 薄膜覆晶封装结构及封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104115192A TWI567892B (zh) 2015-05-13 2015-05-13 薄膜覆晶封裝結構及封裝模組

Publications (2)

Publication Number Publication Date
TW201640632A TW201640632A (zh) 2016-11-16
TWI567892B true TWI567892B (zh) 2017-01-21

Family

ID=57348325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115192A TWI567892B (zh) 2015-05-13 2015-05-13 薄膜覆晶封裝結構及封裝模組

Country Status (2)

Country Link
CN (1) CN106158817B (zh)
TW (1) TWI567892B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122899A (zh) * 2017-12-25 2018-06-05 南昌易美光电科技有限公司 垂直结构芯片串联结构及串联方法
TWI646637B (zh) 2018-02-13 2019-01-01 頎邦科技股份有限公司 薄膜覆晶封裝結構及其可撓性基板
CN112640097A (zh) * 2018-11-30 2021-04-09 深圳市柔宇科技股份有限公司 覆晶薄膜模组、显示面板及显示装置
CN111755434A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
CN111755620A (zh) 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
CN110323201B (zh) * 2019-05-10 2021-10-26 颀中科技（苏州）有限公司 柔性线路板与覆晶薄膜封装结构
CN110480156A (zh) * 2019-09-11 2019-11-22 深圳市集银科技有限公司 Cof折弯方法及切割机
TWI726441B (zh) * 2019-10-08 2021-05-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
TWI720728B (zh) * 2019-12-12 2021-03-01 南茂科技股份有限公司 薄膜覆晶封裝結構和其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135727A1 (en) * 2001-03-26 2002-09-26 Hiroaki Nakaminami Display module, flexible wire board and flexible wire board connecting method
US6555755B1 (en) * 1999-01-26 2003-04-29 Seiko Epson Corporation Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment
US20100193223A1 (en) * 2009-01-30 2010-08-05 Continental Automotive Gmbh Solder resist coating for rigid-flex circuit boards and method of producing the solder resist coating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555755B1 (en) * 1999-01-26 2003-04-29 Seiko Epson Corporation Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment
US20020135727A1 (en) * 2001-03-26 2002-09-26 Hiroaki Nakaminami Display module, flexible wire board and flexible wire board connecting method
US20100193223A1 (en) * 2009-01-30 2010-08-05 Continental Automotive Gmbh Solder resist coating for rigid-flex circuit boards and method of producing the solder resist coating

Also Published As

Publication number Publication date
TW201640632A (zh) 2016-11-16
CN106158817B (zh) 2018-09-28
CN106158817A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
TWI567892B (zh) 薄膜覆晶封裝結構及封裝模組
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US7649246B2 (en) Tab package connecting host device element
TWI509750B (zh) 多晶片捲帶封裝結構
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
US10163838B2 (en) Semiconductor device
US20240032195A1 (en) Film package and package module including the same
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
US20040178501A1 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
TWI726675B (zh) 薄膜覆晶封裝結構
TWI703686B (zh) 薄膜覆晶封裝結構
JP5078631B2 (ja) 半導体装置
TWI447889B (zh) 晶片封裝結構
TWI804103B (zh) 薄膜覆晶封裝結構
KR20070038234A (ko) 리드의 형상에 변형을 주는 필름형 반도체 패키지 및 상기리드의 범프 접합 구조
KR20070039732A (ko) 연결된 더미 배선 패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지
CN107481985B (zh) 芯片封装结构
US11013120B2 (en) Tape wiring board and semiconductor device
CN111106097B (zh) 膜上芯片封装件
US20240096909A1 (en) Chip on film package and display apparatus including the same
JP2012069772A (ja) 半導体装置およびその製造方法
WO2008041507A1 (en) Semiconductor package, and display
TW201537713A (zh) 薄膜覆晶封裝結構
TW202243167A (zh) 薄膜覆晶封裝結構