TWI509750B - 多晶片捲帶封裝結構 - Google Patents

Description

多晶片捲帶封裝結構

本發明是有關於一種封裝結構，且特別是有關於一種多晶片捲帶封裝結構。

隨著半導體技術的改良，使得液晶顯示器具有低的消耗電功率、薄型量輕、解析度高、色彩飽和度高、壽命長等優點，因而廣泛地應用在行動電話、筆記型電腦或桌上型電腦的液晶螢幕及液晶電視等與生活息息相關之電子產品。其中，顯示器之驅動晶片(driver IC)更是液晶顯示器不可或缺的重要元件。

因應液晶顯示裝置驅動晶片各種應用之需求，一般是採用捲帶自動接合封裝技術進行晶片封裝，其中包括有薄膜覆晶(Chip On Film,COF)封裝、捲帶承載封裝(Tape Carrier Package,TCP)等。捲帶自動接合封裝係將半導體晶片電性連接於表面形成有配線構造的可撓性薄膜基材上，其中配線構造包含輸入端引腳及輸出端引腳，這些引腳的內端電性連接晶片之電性端點(例如：凸塊)。

由於行動裝置、液晶顯示器、液晶電視等電子產品之功能需求日益複雜化，並以薄型化設計作為其主要訴求。因此，如何將多個晶片整合於單一捲帶封裝結構之中並有效降低多晶片捲帶封裝結構彎折後的的整體厚度，以於將其組裝至上述電子產品之中時，可符合薄型化設計的趨勢，實為目前亟待解決的問題之一。

本發明提供一種多晶片捲帶封裝結構，其適於彎折，且彎折後的封裝體具有較薄的封裝厚度。

本發明的多晶片捲帶封裝結構包括可撓性基板、至少一第一晶片以及至少一第二晶片。可撓性基板包括可撓性介電層以及圖案化線路層。可撓性介電層具有第一表面以及相對第一表面的第二表面。圖案化線路層包括多個第一引腳、多個第二引腳以及多個導電通孔。這些第一引腳配置於第一表面上。這些第二引腳配置於第二表面上。這些導電通孔貫穿可撓性介電層並電性連接這些第一引腳與這些第二引腳。可撓性基板被彎折後具有彎折部以及分別連接彎折部的反轉部與延伸部，且可撓性介電層位於反轉部的第一表面係面對其位於延伸部的第一表面。第一晶片設置於第一表面上並與這些第一引腳電性連接，其中第一晶片位於延伸部。第二晶片設置於第一表面上並與這些第一引腳電性連接，其中第二晶片位於反轉部。彎折部、反轉部與第一晶片間形 成容置空間，而第二晶片容置於容置空間內。

在本發明的一實施例中，上述的可撓性基板更包括防焊層。防焊層位於第一表面上並局部覆蓋第一引腳。防焊層具有多個開口，以供第一晶片與第二晶片設置於其內。

在本發明的一實施例中，上述的第一晶片具有第一主動面以及多個設置於第一主動面上的第一凸塊。第二晶片具有第二主動面以及多個設置於第二主動面上的第二凸塊，其中第一晶片與第二晶片分別藉由這些第一凸塊與這些第二凸塊電性連接這些第一引腳。

在本發明的一實施例中，上述的可撓性基板被彎折後，反轉部與延伸部實質上平於並沿延伸方向延伸，且在延伸方向上，第一晶片與第二晶片彼此相鄰且倒置。

在本發明的一實施例中，上述的第一晶片與第二晶片於反轉部或延伸部上的正投影互不重疊。

在本發明的一實施例中，上述的第一晶片與第二晶片之間具有間隙。

在本發明的一實施例中，其中在垂直於延伸方向的厚度方向上，第一晶片的第一主動面與第二晶片的第二主動面之間具有間距，且間距小於第一晶片與第二晶片的厚度總和。

在本發明的一實施例中，其中在垂直於延伸方向的厚度方向上，第一晶片的第一主動面與第二晶片的第二主動面之間具有間距，且間距不小於第一晶片與第二晶片中厚度較大者。

在本發明的一實施例中，上述的多晶片捲帶封裝結構更包括封裝膠體。封裝膠體分別填充於第一晶片及第二晶片與可撓性基板之間。

在本發明的一實施例中，上述的可撓性基板被彎折後係透過這些第二引腳分別電性連接第一外部元件及第二外部元件，其中連接第一外部元件與第二外部元件之這些第二引腳分別位於延伸部與反轉部。。

基於上述，本發明的多晶片捲帶封裝結構的可撓性基板被彎折後具有彎折部以及連接彎折部的反轉部與延伸部，彎折部、反轉部與多個晶片的其中一者形成容置空間，而其他多個晶片容置於容置空間內。各個晶片沿反轉部與延伸部所延伸方向依序排列，其中任兩相鄰的晶片之間具有間隙。換言之，各個晶片於反轉部或延伸部上的正投影皆互不重疊。

另一方面，，多晶片捲帶封裝結構被彎折而組裝於第一外部元件與第二外部元件上時可具有較薄的組裝厚度。並且，因用於與第一外部元件與第二外部元件連接之第二引腳係配置於可撓性介電層之第二表面上，多晶片捲帶封裝結構被彎折後，第二表面係面向外部而不會被捲繞於內部。因此，本發明之多晶片捲帶封裝結構的設計並不會影響後續組裝作業。。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧第一外部元件

20‧‧‧第二外部元件

100A、100B‧‧‧多晶片捲帶封裝結構

110‧‧‧可撓性基板

110a‧‧‧彎折部

110b‧‧‧反轉部

110c‧‧‧延伸部

112‧‧‧可撓性介電層

112a‧‧‧第一表面

112b‧‧‧第二表面

114‧‧‧圖案化線路層

114a‧‧‧第一引腳

114b‧‧‧第二引腳

114c‧‧‧導電通孔

116‧‧‧防焊層

120‧‧‧第一晶片

120a‧‧‧第一主動面

122、132、152‧‧‧凸塊

130‧‧‧第二晶片

130a‧‧‧第二主動面

140‧‧‧封裝膠體

150‧‧‧第三晶片

150a‧‧‧第三主動面

C1‧‧‧容置空間

D1‧‧‧延伸方向

D2‧‧‧厚度方向

G1、G3、G4‧‧‧間隙

G2、G5、G6‧‧‧間距

S1‧‧‧距離

T1~T3‧‧‧厚度

圖1是本發明一實施例的多晶片捲帶封裝結構的示意圖。

圖2是圖1的多晶片捲帶封裝結構體彎折後的示意圖。

圖3是本發明另一實施例的多晶片捲帶封裝結構的示意圖。

圖4是圖3的多晶片捲帶封裝結構彎折後的示意圖。

圖1是本發明一實施例的多晶片捲帶封裝結構的示意圖。圖2是圖1的多晶片捲帶封裝結構彎折後的示意圖。請參考圖1以及圖2，在本實施例中，多晶片捲帶封裝結構100A包括可撓性基板110、第一晶片120、第二晶片130以及封裝膠體140。

可撓性基板110包括可撓性介電層112、圖案化線路層114以及防焊層116，其中可撓性介電層112具有第一表面112a以及相對第一表面112a的第二表面112b。圖案化線路層114包括第一引腳114a、第二引腳114b以及導電通孔114c，第一引腳114a配置於第一表面112a上，第二引腳114b配置於第二表面112b上，而導電通孔114c貫穿可撓性介電層112並電性連接第一引腳114a與第二引腳114b。防焊層116位於第一表面112a上並局部覆蓋第一引腳114a。

在本實施例中，第一晶片120與第二晶片130分別具有第一主動面120a與第二主動面130a以及多個位於第一主動面 120a上的第一凸塊122與多個位於第二主動面130a上的第二凸塊132。防焊層116具有開口局部顯露出第一引腳114a，第一晶片120與第二晶片130設置於防焊層116之開口內並分別藉由第一凸塊122與第二凸塊132而與第一引腳114a形成電性及機械性連接。封裝膠體140分別填充於第一晶片120及第二晶片130與可撓性基板110之間，以保護電性接點。

在本實施例中，可撓性介電層112的材質例如是聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚醯亞胺(Polyimide,PI)、聚醚(polyethersulfone,PES)、碳酸脂(polycarbonate,PC)。圖案化線路層114例如是由銅等金屬材質所構成。第一凸塊122與第二凸塊132的材質例如是選自金、銅、銀、錫、鋁、鎳、其合金或其任何組合。一般而言，形成導電通孔114c的方法可包括雷射鑽孔或機械鑽孔等加工方式。第一晶片120與第二晶片130係以覆晶(flip chip)方式接合於可撓性基板110上，並透過加熱加壓使第一凸塊122與第二凸塊132分別與圖案化線路層114之第一引腳114a共晶接合。

請參考圖2，多晶片捲帶封裝結構100A於後續應用時會被彎折以組裝於第一外部元件10(例如玻璃基板)以及第二外部元件20(例如印刷電路板)上。可撓性基板110被彎折後具有彎折部110a、連接彎折部110a的反轉部110b以及延伸部110c，其中反轉部110b與延伸部110c連接彎折部110a，且分別位於彎折部110a的兩側。第一晶片120位於延伸部110c，第二晶片130 位於反轉部110b，且彎折部110a、反轉部110b與第一晶片120之間形成容置空間C1，而第二晶片130容置於容置空間C1內。具體而言，反轉部110b與延伸部110c大致上平行並沿延伸方向D1延伸，且可撓性介電層112位於反轉部110b之第一表面112a係面對其位於延伸部110c之第一表面112a，使得第一晶片120與第二晶片130彼此相鄰且倒置。在延伸方向D1上，兩相鄰且倒置的第一晶片120與第二晶片130之間具有間隙G1。

換句話說，在本實施例中，第一晶片120與第二晶片130例如是自彎折部110a沿著延伸方向D1依序排列。此外，第一晶片120與第二晶片130於反轉部110b或延伸部110c上的正投影互不重疊。另一方面，於本發明中，多晶片捲帶封裝結構100A是透過配置於可撓性介電層112之第二表面112b上的第二引腳114b分別電性連接第一外部元件10及第二外部元件20。更具體而言，連接第一外部元件10與第二外部元件20之第二引腳114b分別位於延伸部110c與反轉部110b。

此外，在垂直於延伸方向D1的厚度方向D2上，兩相鄰且倒置的第一晶片120的第一主動面120a與第二晶片130的第二主動面130a之間具有間距G2。具體而言，在本實施例中，係以第一晶片120的厚度T1等於第二晶片130的厚度T2作為舉例說明，其中間距G2、第一晶片120的厚度T1與第二晶片130的厚度T2例如是彼此相等。如此配置下，可使得反轉部110b上的第一表面112a與延伸部110c上的第一表面112a之間 的距離S1獲得縮減，而有助於降低彎折後的封裝結構在厚度方向D2上的整體厚度。

再者，即便在間距G2不等於第一晶片120的厚度T1與第二晶片130的厚度T2的情況下，距離S1與間距G2仍可小於第一晶片120的厚度T1與第二晶片130的厚度T2的總和，但間距G2不小於第一晶片120的厚度T1或第二晶片130的厚度T2。如此情況下，可避免第一晶片120與第二晶片130不抵觸到可撓性基板110，亦能有助於降低彎折後的封裝結構在厚度方向D2上的整體厚度。

應注意的是，雖然上述實施例係以第一晶片120的厚度T1等於第二晶片130的厚度T2作為舉例說明，但在第一晶片120的厚度T1不等於第二晶片130的厚度T2情況下，間距G2係以不小於第一晶片120的厚度T1與第二晶片厚度T2中厚度較大者為原則，藉以在降低彎折後的封裝結構的整體厚度的同時，避免第一晶片120或第二晶片130抵觸到可撓性基板110。簡言之，多晶片捲帶封裝結構100A被彎折而組裝於第一外部元件10與第二外部元件20上時可具有較薄的組裝厚度。並且，因用於與第一外部元件10與第二外部元件20連接之第二引腳114b係配置於可撓性介電層112之第二表面112b上，多晶片捲帶封裝結構100A被彎折後，第二表面112b係面向外部而不會被捲繞於內部，因此，本發明之多晶片捲帶封裝結構100A的設計並不會影響後續組裝作業。

圖3是本發明另一實施例的多晶片捲帶封裝結構的示意圖。圖4是圖3的多晶片捲帶封裝結構彎折後的示意圖。請參考圖3以及圖4，圖3以及圖4的多晶片捲帶封裝結構100B與圖1以及圖2的多晶片捲帶封裝結構100A的不同之處在於：多晶片捲帶封裝結構100B更包括第三晶片150，其具有第三主動面150a以及多個位於第三主動面150a上的凸塊152。第三晶片150藉由凸塊152分別與圖案化線路層114的第一引腳114a電性連接。其中第三晶片150可位於延伸部110c或反轉部110b，於本實施例中，第三晶片150是位於延伸部110c。

再者，如圖4所示，可撓性基板110被彎折後，彎折部110a、反轉部110b與第一晶片120之間形成容置空間C1，而第二晶片130與第三晶片150容置於容置空間C1內。此外，反轉部110b與延伸部110c大致上平行並沿延伸方向D1延伸，且可撓性介電層112位於反轉部110b之第一表面112a係面對其位於延伸部110c之第一表面112a，使得第一晶片120、第二晶片130與第三晶片150彼此相鄰且倒置。在延伸方向D1上，兩相鄰的第一晶片120與第二晶片130以及兩相鄰的第三晶片150與第二晶片130之間分別具有間隙G3與G4。換句話說，在本實施例中，第三晶片150、第二晶片130與第一晶片120例如是自彎折部110a沿著延伸方向D1依序排列，且第一晶片120、第二晶片130與第三晶片150於反轉部110b或延伸部110c上的正投影互不重疊。

另一方面，在垂直於延伸方向D1的厚度方向D2上， 兩相鄰且倒置的第一晶片120的第一主動面120a與第二晶片130的第二主動面130a之間具有間距G5，而兩相鄰且倒置的第三晶片150的第三主動面150a與第二晶片130的第二主動面130a之間具有間距G6。具體而言，在本實施例中，係以第一晶片120的厚度T1、第二晶片130的厚度T2與第三晶片150的厚度T3彼此相等作為舉例說明，其中間距G5與G6、第一晶片120的厚度T1、第二晶片130的厚度T2與第三晶片150的厚度T3彼此相等。如此配置下，可使得反轉部110b上的第一表面112a與延伸部110c上的第一表面112a之間的距離S1獲得縮減，而有助於降低彎折後的封裝結構在厚度方向D2上的整體厚度。

再者，即便在間距G5與G6不等於第一晶片120的厚度T1、第二晶片130的厚度T2與第三晶片150的厚度T3的情況下，距離S1以及間距G5與G6仍可小於第一晶片120的厚度T1與第二晶片130的厚度T2的總和或是第三晶片150的厚度T3與第二晶片130的厚度T2的總和，但間距G5與G6不小於第一晶片120的厚度T1、第二晶片130的厚度T2或第三晶片150的厚度T3。如此情況下，可避免第一晶片120、第二晶片130與第三晶片150抵觸到可撓性基板110，亦能有助於降低彎折後的封裝結構在厚度方向D2上的整體厚度。

應注意的是，雖然上述實施例係以第一晶片120的厚度T1、第二晶片130的厚度T2與第三晶片150的厚度T3彼此 相等作為舉例說明，但在厚度T1、厚度T2與厚度T3中任兩者不相等或互不相等情況下，G5與G6係以不小於第一晶片120的厚度T1、第二晶片130的厚度T2與第三晶片150的厚度T3中厚度較大者為原則，藉以在降低彎折後的封裝結構的整體厚度的同時，避免第一晶片120、第二晶片130或第三晶片150抵觸到可撓性基板110。簡言之，多晶片捲帶封裝結構100B被彎折後而組裝於第一外部元件10與第二外部元件20上時可具有較薄的組裝厚度。並且，因用於與第一外部元件10與第二外部元件20連接之第二引腳114b係配置於可撓性介電層112之第二表面112b上，多晶片捲帶封裝結構100B被彎折後第二表面112b係面向外部而不會被捲繞於內部，因此，本發明之多晶片捲帶封裝結構100B的設計並不會影響後續組裝作業。

在此必須說明的是，本發明並不限制晶片的配置數量，凡是在多晶片捲帶封裝結構被彎折之後，各個晶片是自彎折部沿著延伸部與反轉部的延伸方向依序排列，且前述多個晶片於反轉部或延伸部上的正投影互不重疊等態樣下，皆不脫離本發明的範疇。

綜上所述，本發明的多晶片捲帶封裝結構的可撓性基板被彎折後具有彎折部以及連接彎折部的反轉部與延伸部，彎折部、反轉部與多個晶片的其中一者形成容置空間，而其他多個晶片容置於容置空間內。各個晶片沿反轉部與延伸部所延伸方向依序排列，且任兩相鄰的晶片之間具有間隙，換言之，各個晶片於 反轉部或延伸部上的正投影皆互不重疊。

另一方面，多晶片捲帶封裝結構被彎折而組裝於第一外部元件與第二外部元件上時可具有較薄的組裝厚度。並且，因用於與第一外部元件與第二外部元件連接之第二引腳係配置於可撓性介電層之第二表面上，多晶片捲帶封裝結構被彎折後，第二表面係面向外部而不會被捲繞於內部。因此，本發明之多晶片捲帶封裝結構的設計並不會影響後續組裝作業。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧第一外部元件

20‧‧‧第二外部元件

100A‧‧‧多晶片捲帶封裝結構

110a‧‧‧彎折部

110b‧‧‧反轉部

110c‧‧‧延伸部

112‧‧‧可撓性介電層

112a‧‧‧第一表面

114a‧‧‧第一引腳

114b‧‧‧第二引腳

114c‧‧‧導電通孔

116‧‧‧防焊層

120‧‧‧第一晶片

120a‧‧‧第一主動面

130‧‧‧第二晶片

130a‧‧‧第二主動面

C1‧‧‧容置空間

D1‧‧‧延伸方向

D2‧‧‧厚度方向

G1‧‧‧間隙

G2‧‧‧間距

S1‧‧‧距離

T1、T2‧‧‧厚度

Claims (10)

1. 一種多晶片捲帶封裝結構，包括：一可撓性基板，包括：一可撓性介電層，具有一第一表面以及相對該第一表面的一第二表面；以及一圖案化線路層，包括多個第一引腳、多個第二引腳以及多個導電通孔，該些第一引腳配置於該第一表面上，該些第二引腳配置於該第二表面上，該些導電通孔貫穿該可撓性介電層並電性連接該些第一引腳與該些第二引腳；其中該可撓性基板被彎折後具有一彎折部以及分別連接該彎折部之兩側的一反轉部及一延伸部，且該可撓性介電層位於該反轉部之該第一表面係面對其位於該延伸部之該第一表面；至少一第一晶片，設置於該第一表面上並與該些第一引腳電性連接，其中該至少一第一晶片位於該延伸部；以及至少一第二晶片，設置於該第一表面上並與該些第一引腳電性連接，其中該至少一第二晶片位於該反轉部；其中該彎折部、該反轉部與該至少一第一晶片間形成一容置空間，而該至少一第二晶片容置於該容置空間內。
2. 如申請專利範圍第1項所述的多晶片捲帶封裝結構，其中該可撓性基板更包括一防焊層，位於該第一表面上並局部覆蓋該些第一引腳，該防焊層具有多個開口，以供該至少一第一晶片與該至少一第二晶片設置於其內。
3. 如申請專利範圍第1項所述的多晶片捲帶封裝結構，其中該至少一第一晶片具有一第一主動面以及多個設置於該第一主動面上的第一凸塊，該至少一第二晶片具有一第二主動面以及多個設置於該第二主動面上的第二凸塊，其中該至少一第一晶片與該至少一第二晶片分別藉由該些第一凸塊與該些第二凸塊電性連接該些第一引腳。
4. 如申請專利範圍第3項所述的多晶片捲帶封裝結構，其中該可撓性基板被彎折後，該反轉部與該延伸部實質上平行並沿一延伸方向延伸，且在該延伸方向上，該至少一第一晶片與該至少一第二晶片彼此相鄰且倒置。
5. 如申請專利範圍第4項所述的多晶片捲帶封裝結構，其中該至少一第一晶片與該至少一第二晶片於該反轉部或該延伸部上的正投影互不重疊。
6. 如申請專利範圍第4項所述的多晶片捲帶封裝結構，其中該至少一第一晶片與該至少一第二晶片之間具有一間隙。
7. 如申請專利範圍第4項所述的多晶片捲帶封裝結構，其中在垂直於該延伸方向的一厚度方向上，該至少一第一晶片的該第一主動面與該至少一第二晶片的該第二主動面之間具有一間距，且該間距小於該至少一第一晶片與該至少一第二晶片的厚度總和。
8. 如申請專利範圍第4項所述的多晶片捲帶封裝結構，其中在垂直於該延伸方向的一厚度方向上，該至少一第一晶片的該第 一主動面與該至少一第二晶片的該第二主動面之間具有一間距，且該間距不小於該至少一第一晶片與該至少一第二晶片中厚度較大者。
9. 如申請專利範圍第1項所述的多晶片捲帶封裝結構，更包括一封裝膠體，分別填充於該至少一第一晶片及該至少一第二晶片與該可撓性基板之間。
10. 如申請專利範圍第1項所述的多晶片捲帶封裝結構，其中該可撓性基板被彎折後係透過該些第二引腳分別電性連接一第一外部元件及一第二外部元件，其中連接該第一外部元件與該第二外部元件之該些第二引腳分別位於該延伸部與該反轉部。