CN104517950A - 多芯片卷带封装结构 - Google Patents
多芯片卷带封装结构 Download PDFInfo
- Publication number
- CN104517950A CN104517950A CN201310753191.4A CN201310753191A CN104517950A CN 104517950 A CN104517950 A CN 104517950A CN 201310753191 A CN201310753191 A CN 201310753191A CN 104517950 A CN104517950 A CN 104517950A
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- encapsulating structure
- thickness
- inversion portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 3
- 238000004804 winding Methods 0.000 claims description 50
- 230000004308 accommodation Effects 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 10
- 239000000084 colloidal system Substances 0.000 claims description 6
- 238000012856 packing Methods 0.000 claims description 6
- 238000005452 bending Methods 0.000 abstract description 21
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OIFBSDVPJOWBCH-UHFFFAOYSA-N Diethyl carbonate Chemical compound CCOC(=O)OCC OIFBSDVPJOWBCH-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012994 photoredox catalyst Substances 0.000 description 1
- 229920003208 poly(ethylene sulfide) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本发明提供一种多芯片卷带封装结构，其包括可挠性基板、至少一第一芯片以及至少一第二芯片。可挠性基板包括可挠性介电层以及图案化线路层。可挠性介电层具有第一表面以及相对第一表面的第二表面。可挠性基板被弯折后具有弯折部以及分别连接弯折部的反转部与延伸部。可挠性介电层位于反转部的第一表面面对其位于延伸部的第一表面，其中第一芯片位于延伸部，而第二芯片位于反转部。弯折部、反转部与第一芯片形成容置空间，而第二芯片容置于容置空间内。
Description
技术领域
本发明有关于一种封装结构，且特别是有关于一种多芯片卷带封装结构。
背景技术
随着半导体技术的改良，使得液晶显示器具有低的消耗电功率、薄型量轻、解析度高、色彩饱和度高、寿命长等优点，因而广泛地应用在行动电话、笔记型电脑或桌上型电脑的液晶屏幕及液晶电视等与生活息息相关的电子产品。其中，显示器的驱动芯片（driver IC）更是液晶显示器不可或缺的重要元件。
因应液晶显示装置驱动芯片各种应用的需求，一般是采用卷带自动接合封装技术进行芯片封装，其中包括有薄膜覆晶（Chip On Film,COF）封装、卷带承载封装（Tape Carrier Package,TCP）等。卷带自动接合封装是将半导体芯片电性连接于表面形成有配线构造的可挠性薄膜基材上，其中配线构造包含输入端引脚及输出端引脚，这些引脚的内端电性连接芯片的电性端点（例如：凸块）。
由于行动装置、液晶显示器、液晶电视等电子产品的功能需求日益复杂化，并以薄型化设计作为其主要诉求。因此，如何将多个芯片整合于单一卷带封装结构之中并有效降低多芯片卷带封装结构弯折后的的整体厚度，以于将其组装至上述电子产品之中时，可符合薄型化设计的趋势，实为目前亟待解决的问题之一。
发明内容
本发明提供一种多芯片卷带封装结构，其适于弯折，且弯折后的封装体具有较薄的封装厚度。
本发明的多芯片卷带封装结构包括可挠性基板、至少一第一芯片以及至少一第二芯片。可挠性基板包括可挠性介电层以及图案化线路层。可挠性介电层具有第一表面以及相对第一表面的第二表面。图案化线路层包括多个第一引脚、多个第二引脚以及多个导电通孔。这些第一引脚配置于第一表面上。这些第二引脚配置于第二表面上。这些导电通孔贯穿可挠性介电层并电性连接这些第一引脚与这些第二引脚。可挠性基板被弯折后具有弯折部以及分别连接弯折部的反转部与延伸部，且可挠性介电层位于反转部的第一表面面对其位于延伸部的第一表面。第一芯片设置于第一表面上并与这些第一引脚电性连接，其中第一芯片位于延伸部。第二芯片设置于第一表面上并与这些第一引脚电性连接，其中第二芯片位于反转部。弯折部、反转部与第一芯片间形成容置空间，而第二芯片容置于容置空间内。
在本发明的一实施例中，上述的可挠性基板更包括防焊层。防焊层位于第一表面上并局部覆盖第一引脚。防焊层具有多个开口，以供第一芯片与第二芯片设置于其内。
在本发明的一实施例中，上述的第一芯片具有第一主动面以及多个设置于第一主动面上的第一凸块。第二芯片具有第二主动面以及多个设置于第二主动面上的第二凸块，其中第一芯片与第二芯片分别借由这些第一凸块与这些第二凸块电性连接这些第一引脚。
在本发明的一实施例中，上述的可挠性基板被弯折后，反转部与延伸部实质上平于并沿延伸方向延伸，且在延伸方向上，第一芯片与第二芯片彼此相邻且倒置。
在本发明的一实施例中，上述的第一芯片与第二芯片于反转部或延伸部上的正投影互不重叠。
在本发明的一实施例中，上述的第一芯片与第二芯片之间具有间隙。
在本发明的一实施例中，其中在垂直于延伸方向的厚度方向上，第一芯片的第一主动面与第二芯片的第二主动面之间具有间距，且间距小于第一芯片与第二芯片的厚度总和。
在本发明的一实施例中，其中在垂直于延伸方向的厚度方向上，第一芯片的第一主动面与第二芯片的第二主动面之间具有间距，且间距不小于第一芯片与第二芯片中厚度较大者。
在本发明的一实施例中，上述的多芯片卷带封装结构更包括封装胶体。封装胶体分别填充于第一芯片及第二芯片与可挠性基板之间。
在本发明的一实施例中，上述的可挠性基板被弯折后是通过这些第二引脚分别电性连接第一外部元件及第二外部元件，其中连接第一外部元件与第二外部元件的这些第二引脚分别位于延伸部与反转部。
基于上述，本发明的多芯片卷带封装结构的可挠性基板被弯折后具有弯折部以及连接弯折部的反转部与延伸部，弯折部、反转部与多个芯片的其中一者形成容置空间，而其他多个芯片容置于容置空间内。各个芯片沿反转部与延伸部所延伸方向依序排列，其中任两相邻的芯片之间具有间隙。换言之，各个芯片于反转部或延伸部上的正投影皆互不重叠。
另一方面，，多芯片卷带封装结构被弯折而组装于第一外部元件与第二外部元件上时可具有较薄的组装厚度。并且，因用于与第一外部元件与第二外部元件连接的第二引脚是配置于可挠性介电层的第二表面上，多芯片卷带封装结构被弯折后，第二表面是面向外部而不会被卷绕于内部。因此，本发明的多芯片卷带封装结构的设计并不会影响后续组装作业。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是本发明一实施例的多芯片卷带封装结构的示意图。
图2是图1的多芯片卷带封装结构体弯折后的示意图。
图3是本发明另一实施例的多芯片卷带封装结构的示意图。
图4是图3的多芯片卷带封装结构弯折后的示意图。
【附图标记说明】
10：第一外部元件
20：第二外部元件
100A、100B：多芯片卷带封装结构
110：可挠性基板
110a：弯折部
110b：反转部
110c：延伸部
112：可挠性介电层
112a：第一表面
112b：第二表面
114：图案化线路层
114a：第一引脚
114b：第二引脚
114c：导电通孔
116：防焊层
120：第一芯片
120a：第一主动面
122、132、152：凸块
130：第二芯片
130a：第二主动面
140：封装胶体
150：第三芯片
150a：第三主动面
C1：容置空间
D1：延伸方向
D2：厚度方向
G1、G3、G4：间隙
G2、G5、G6：间距
S1：距离
T1～T3：厚度
具体实施方式
图1是本发明一实施例的多芯片卷带封装结构的示意图。图2是图1的多芯片卷带封装结构弯折后的示意图。请参考图1以及图2，在本实施例中，多芯片卷带封装结构100A包括可挠性基板110、第一芯片120、第二芯片130以及封装胶体140。
可挠性基板110包括可挠性介电层112、图案化线路层114以及防焊层116，其中可挠性介电层112具有第一表面112a以及相对第一表面112a的第二表面112b。图案化线路层114包括第一引脚114a、第二引脚114b以及导电通孔114c，第一引脚114a配置于第一表面112a上，第二引脚114b配置于第二表面112b上，而导电通孔114c贯穿可挠性介电层112并电性连接第一引脚114a与第二引脚114b。防焊层116位于第一表面112a上并局部覆盖第一引脚114a。
在本实施例中，第一芯片120与第二芯片130分别具有第一主动面120a与第二主动面130a以及多个位于第一主动面120a上的第一凸块122与多个位于第二主动面130a上的第二凸块132。防焊层116具有开口局部显露出第一引脚114a，第一芯片120与第二芯片130设置于防焊层116的开口内并分别借由第一凸块122与第二凸块132而与第一引脚114a形成电性及机械性连接。封装胶体140分别填充于第一芯片120及第二芯片130与可挠性基板110之间，以保护电性接点。
在本实施例中，可挠性介电层112的材质例如是聚乙烯对苯二甲酸酯（polyethylene terephthalate,PET）、聚酰亚胺（Polyimide,PI）、聚醚（polyethersulfone,PES）、碳酸脂（polycarbonate,PC）。图案化线路层114例如是由铜等金属材质所构成。第一凸块122与第二凸块132的材质例如是选自金、铜、银、锡、铝、镍、其合金或其任何组合。一般而言，形成导电通孔114c的方法可包括激光钻孔或机械钻孔等加工方式。第一芯片120与第二芯片130以覆晶（flip chip）方式接合于可挠性基板110上，并通过加热加压使第一凸块122与第二凸块132分别与图案化线路层114的第一引脚114a共晶接合。
请参考图2，多芯片卷带封装结构100A于后续应用时会被弯折以组装于第一外部元件10（例如玻璃基板）以及第二外部元件20（例如印刷电路板）上。可挠性基板110被弯折后具有弯折部110a、连接弯折部110a的反转部110b以及延伸部110c，其中反转部110b与延伸部110c连接弯折部110a，且分别位于弯折部110a的两侧。第一芯片120位于延伸部110c，第二芯片130位于反转部110b，且弯折部110a、反转部110b与第一芯片120之间形成容置空间C1，而第二芯片130容置于容置空间C1内。具体而言，反转部110b与延伸部110c大致上平行并沿延伸方向D1延伸，且可挠性介电层112位于反转部110b的第一表面112a是面对其位于延伸部110c的第一表面112a，使得第一芯片120与第二芯片130彼此相邻且倒置。在延伸方向D1上，两相邻且倒置的第一芯片120与第二芯片130之间具有间隙G1。
换句话说，在本实施例中，第一芯片120与第二芯片130例如是自弯折部110a沿着延伸方向D1依序排列。此外，第一芯片120与第二芯片130于反转部110b或延伸部110c上的正投影互不重叠。另一方面，于本发明中，多芯片卷带封装结构100A是通过配置于可挠性介电层112的第二表面112b上的第二引脚114b分别电性连接第一外部元件10及第二外部元件20。更具体而言，连接第一外部元件10与第二外部元件20的第二引脚114b分别位于延伸部110c与反转部110b。
此外，在垂直于延伸方向D1的厚度方向D2上，两相邻且倒置的第一芯片120的第一主动面120a与第二芯片130的第二主动面130a之间具有间距G2。具体而言，在本实施例中，以第一芯片120的厚度T1等于第二芯片130的厚度T2作为举例说明，其中间距G2、第一芯片120的厚度T1与第二芯片130的厚度T2例如是彼此相等。如此配置下，可使得反转部110b上的第一表面112a与延伸部110c上的第一表面112a之间的距离S1获得缩减，而有助于降低弯折后的封装结构在厚度方向D2上的整体厚度。
再者，即便在间距G2不等于第一芯片120的厚度T1与第二芯片130的厚度T2的情况下，距离S1与间距G2仍可小于第一芯片120的厚度T1与第二芯片130的厚度T2的总和，但间距G2不小于第一芯片120的厚度T1或第二芯片130的厚度T2。如此情况下，可避免第一芯片120与第二芯片130不抵触到可挠性基板110，亦能有助于降低弯折后的封装结构在厚度方向D2上的整体厚度。
应注意的是，虽然上述实施例是以第一芯片120的厚度T1等于第二芯片130的厚度T2作为举例说明，但在第一芯片120的厚度T1不等于第二芯片130的厚度T2情况下，间距G2是以不小于第一芯片120的厚度T1与第二芯片厚度T2中厚度较大者为原则，借以在降低弯折后的封装结构的整体厚度的同时，避免第一芯片120或第二芯片130抵触到可挠性基板110。简言之，多芯片卷带封装结构100A被弯折而组装于第一外部元件10与第二外部元件20上时可具有较薄的组装厚度。并且，因用于与第一外部元件10与第二外部元件20连接的第二引脚114b配置于可挠性介电层112的第二表面112b上，多芯片卷带封装结构100A被弯折后，第二表面112b面向外部而不会被卷绕于内部，因此，本发明的多芯片卷带封装结构100A的设计并不会影响后续组装作业。
图3是本发明另一实施例的多芯片卷带封装结构的示意图。图4是图3的多芯片卷带封装结构弯折后的示意图。请参考图3以及图4，图3以及图4的多芯片卷带封装结构100B与图1以及图2的多芯片卷带封装结构100A的不同之处在于：多芯片卷带封装结构100B更包括第三芯片150，其具有第三主动面150a以及多个位于第三主动面150a上的凸块152。第三芯片150借由凸块152分别与图案化线路层114的第一引脚114a电性连接。其中第三芯片150可位于延伸部110c或反转部110b，于本实施例中，第三芯片150是位于延伸部110c。
再者，如图4所示，可挠性基板110被弯折后，弯折部110a、反转部110b与第一芯片120之间形成容置空间C1，而第二芯片130与第三芯片150容置于容置空间C1内。此外，反转部110b与延伸部110c大致上平行并沿延伸方向D1延伸，且可挠性介电层112位于反转部110b的第一表面112a面对其位于延伸部110c的第一表面112a，使得第一芯片120、第二芯片130与第三芯片150彼此相邻且倒置。在延伸方向D1上，两相邻的第一芯片120与第二芯片130以及两相邻的第三芯片150与第二芯片130之间分别具有间隙G3与G4。换句话说，在本实施例中，第三芯片150、第二芯片130与第一芯片120例如是自弯折部110a沿着延伸方向D1依序排列，且第一芯片120、第二芯片130与第三芯片150于反转部110b或延伸部110c上的正投影互不重叠。
另一方面，在垂直于延伸方向D1的厚度方向D2上，两相邻且倒置的第一芯片120的第一主动面120a与第二芯片130的第二主动面130a之间具有间距G5，而两相邻且倒置的第三芯片150的第三主动面150a与第二芯片130的第二主动面130a之间具有间距G6。具体而言，在本实施例中，以第一芯片120的厚度T1、第二芯片130的厚度T2与第三芯片150的厚度T3彼此相等作为举例说明，其中间距G5与G6、第一芯片120的厚度T1、第二芯片130的厚度T2与第三芯片150的厚度T3彼此相等。如此配置下，可使得反转部110b上的第一表面112a与延伸部110c上的第一表面112a之间的距离S1获得缩减，而有助于降低弯折后的封装结构在厚度方向D2上的整体厚度。
再者，即便在间距G5与G6不等于第一芯片120的厚度T1、第二芯片130的厚度T2与第三芯片150的厚度T3的情况下，距离S1以及间距G5与G6仍可小于第一芯片120的厚度T1与第二芯片130的厚度T2的总和或是第三芯片150的厚度T3与第二芯片130的厚度T2的总和，但间距G5与G6不小于第一芯片120的厚度T1、第二芯片130的厚度T2或第三芯片150的厚度T3。如此情况下，可避免第一芯片120、第二芯片130与第三芯片150抵触到可挠性基板110，亦能有助于降低弯折后的封装结构在厚度方向D2上的整体厚度。
应注意的是，虽然上述实施例是以第一芯片120的厚度T1、第二芯片130的厚度T2与第三芯片150的厚度T3彼此相等作为举例说明，但在厚度T1、厚度T2与厚度T3中任两者不相等或互不相等情况下，G5与G6是以不小于第一芯片120的厚度T1、第二芯片130的厚度T2与第三芯片150的厚度T3中厚度较大者为原则，借以在降低弯折后的封装结构的整体厚度的同时，避免第一芯片120、第二芯片130或第三芯片150抵触到可挠性基板110。简言之，多芯片卷带封装结构100B被弯折后而组装于第一外部元件10与第二外部元件20上时可具有较薄的组装厚度。并且，因用于与第一外部元件10与第二外部元件20连接的第二引脚114b配置于可挠性介电层112的第二表面112b上，多芯片卷带封装结构100B被弯折后第二表面112b面向外部而不会被卷绕于内部，因此，本发明的多芯片卷带封装结构100B的设计并不会影响后续组装作业。
在此必须说明的是，本发明并不限制芯片的配置数量，凡是在多芯片卷带封装结构被弯折之后，各个芯片是自弯折部沿着延伸部与反转部的延伸方向依序排列，且前述多个芯片于反转部或延伸部上的正投影互不重叠等态样下，皆不脱离本发明的范畴。
综上所述，本发明的多芯片卷带封装结构的可挠性基板被弯折后具有弯折部以及连接弯折部的反转部与延伸部，弯折部、反转部与多个芯片的其中一者形成容置空间，而其他多个芯片容置于容置空间内。各个芯片沿反转部与延伸部所延伸方向依序排列，且任两相邻的芯片之间具有间隙，换言之，各个芯片于反转部或延伸部上的正投影皆互不重叠。
另一方面，多芯片卷带封装结构被弯折而组装于第一外部元件与第二外部元件上时可具有较薄的组装厚度。并且，因用于与第一外部元件与第二外部元件连接的第二引脚配置于可挠性介电层的第二表面上，多芯片卷带封装结构被弯折后，第二表面面向外部而不会被卷绕于内部。因此，本发明的多芯片卷带封装结构的设计并不会影响后续组装作业。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种多芯片卷带封装结构，其特征在于，包括：
可挠性基板，包括：
可挠性介电层，具有第一表面以及相对该第一表面的第二表面；以及
图案化线路层，包括多个第一引脚、多个第二引脚以及多个导电通孔，该多个第一引脚配置于该第一表面上，该多个第二引脚配置于该第二表面上，该多个导电通孔贯穿该可挠性介电层并电性连接该多个第一引脚与该多个第二引脚；
其中该可挠性基板被弯折后具有弯折部以及分别连接该弯折部的两侧的反转部及延伸部，且该可挠性介电层位于该反转部的该第一表面面对其位于该延伸部的该第一表面；
至少一第一芯片，设置于该第一表面上并与该多个第一引脚电性连接，其中该至少一第一芯片位于该延伸部；以及
至少一第二芯片，设置于该第一表面上并与该多个第一引脚电性连接，其中该至少一第二芯片位于该反转部；
其中该弯折部、该反转部与该至少一第一芯片间形成容置空间，而该至少一第二芯片容置于该容置空间内。
2.如权利要求1所述的多芯片卷带封装结构，其特征在于，该可挠性基板更包括防焊层，位于该第一表面上并局部覆盖该多个第一引脚，该防焊层具有多个开口，以供该至少一第一芯片与该至少一第二芯片设置于其内。
3.如权利要求1所述的多芯片卷带封装结构，其特征在于，该至少一第一芯片具有第一主动面以及多个设置于该第一主动面上的第一凸块，该至少一第二芯片具有第二主动面以及多个设置于该第二主动面上的第二凸块，其中该至少一第一芯片与该至少一第二芯片分别借由该多个第一凸块与该多个第二凸块电性连接该多个第一引脚。
4.如权利要求3所述的多芯片卷带封装结构，其特征在于，该可挠性基板被弯折后，该反转部与该延伸部实质上平行并沿延伸方向延伸，且在该延伸方向上，该至少一第一芯片与该至少一第二芯片彼此相邻且倒置。
5.如权利要求4所述的多芯片卷带封装结构，其特征在于，该至少一第一芯片与该至少一第二芯片于该反转部或该延伸部上的正投影互不重叠。
6.如权利要求4所述的多芯片卷带封装结构，其特征在于，该至少一第一芯片与该至少一第二芯片之间具有间隙。
7.如权利要求4所述的多芯片卷带封装结构，其特征在于，在垂直于该延伸方向的厚度方向上，该至少一第一芯片的该第一主动面与该至少一第二芯片的该第二主动面之间具有间距，且该间距小于该至少一第一芯片与该至少一第二芯片的厚度总和。
8.如权利要求4所述的多芯片卷带封装结构，其特征在于，在垂直于该延伸方向的厚度方向上，该至少一第一芯片的该第一主动面与该至少一第二芯片的该第二主动面之间具有间距，且该间距不小于该至少一第一芯片与该至少一第二芯片中厚度较大者。
9.如权利要求1所述的多芯片卷带封装结构，其特征在于，更包括封装胶体，分别填充于该至少一第一芯片及该至少一第二芯片与该可挠性基板之间。
10.如权利要求1所述的多芯片卷带封装结构，其特征在于，该可挠性基板被弯折后通过该多个第二引脚分别电性连接第一外部元件及第二外部元件，其中连接该第一外部元件与该第二外部元件的该多个第二引脚分别位于该延伸部与该反转部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102135484A TWI509750B (zh) | 2013-09-30 | 2013-09-30 | 多晶片捲帶封裝結構 |
| TW102135484 | 2013-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104517950A true CN104517950A (zh) | 2015-04-15 |
Family
ID=52793022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310753191.4A Pending CN104517950A (zh) | 2013-09-30 | 2013-12-27 | 多芯片卷带封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104517950A (zh) |
| TW (1) | TWI509750B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI582867B (zh) * | 2015-07-24 | 2017-05-11 | 南茂科技股份有限公司 | 晶片封裝製程 |
| CN108415596A (zh) * | 2018-02-08 | 2018-08-17 | 深圳市志凌伟业技术股份有限公司 | 一种导电性基板及其制造方法 |
| CN110323184A (zh) * | 2018-03-28 | 2019-10-11 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN110391207A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN111754866A (zh) * | 2019-03-28 | 2020-10-09 | 三星显示有限公司 | 显示设备 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI562326B (en) * | 2015-05-22 | 2016-12-11 | Chipmos Technologies Inc | Stacked chip on film package structure and manufacturing method thereof |
| TWI664881B (zh) * | 2017-01-13 | 2019-07-01 | 日商村田製作所股份有限公司 | 零件模組 |
| TWI631684B (zh) * | 2017-09-05 | 2018-08-01 | 恆勁科技股份有限公司 | 中介基板及其製法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256785A (ja) * | 1985-05-10 | 1986-11-14 | 株式会社小糸製作所 | 印刷配線板 |
| JPH03220736A (ja) * | 1990-01-25 | 1991-09-27 | Nec Corp | 半導体素子の実装方法 |
| JPH0982763A (ja) * | 1995-09-12 | 1997-03-28 | Sharp Corp | テープキャリアパッケージおよびその収納方法 |
| CN1190797A (zh) * | 1996-12-13 | 1998-08-19 | 国际商业机器公司 | 用于引线键合芯片返工及替换的散热片及封装结构 |
| JP2000049439A (ja) * | 1998-07-29 | 2000-02-18 | Canon Inc | 多層フレキシブルプリント基板の実装構造 |
| CN1707779A (zh) * | 2004-05-21 | 2005-12-14 | 夏普株式会社 | 半导体装置 |
| US7067352B1 (en) * | 2004-03-08 | 2006-06-27 | David Ralph Scheid | Vertical integrated package apparatus and method |
| JP2010016338A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | 多層フレキシブルプリント配線板およびこれを用いた表示素子モジュールならびにその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278837A (ja) * | 2005-03-30 | 2006-10-12 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板 |
-
2013
- 2013-09-30 TW TW102135484A patent/TWI509750B/zh active
- 2013-12-27 CN CN201310753191.4A patent/CN104517950A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256785A (ja) * | 1985-05-10 | 1986-11-14 | 株式会社小糸製作所 | 印刷配線板 |
| JPH03220736A (ja) * | 1990-01-25 | 1991-09-27 | Nec Corp | 半導体素子の実装方法 |
| JPH0982763A (ja) * | 1995-09-12 | 1997-03-28 | Sharp Corp | テープキャリアパッケージおよびその収納方法 |
| CN1190797A (zh) * | 1996-12-13 | 1998-08-19 | 国际商业机器公司 | 用于引线键合芯片返工及替换的散热片及封装结构 |
| JP2000049439A (ja) * | 1998-07-29 | 2000-02-18 | Canon Inc | 多層フレキシブルプリント基板の実装構造 |
| US7067352B1 (en) * | 2004-03-08 | 2006-06-27 | David Ralph Scheid | Vertical integrated package apparatus and method |
| CN1707779A (zh) * | 2004-05-21 | 2005-12-14 | 夏普株式会社 | 半导体装置 |
| JP2010016338A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | 多層フレキシブルプリント配線板およびこれを用いた表示素子モジュールならびにその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI582867B (zh) * | 2015-07-24 | 2017-05-11 | 南茂科技股份有限公司 | 晶片封裝製程 |
| CN108415596A (zh) * | 2018-02-08 | 2018-08-17 | 深圳市志凌伟业技术股份有限公司 | 一种导电性基板及其制造方法 |
| CN110323184A (zh) * | 2018-03-28 | 2019-10-11 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN110323184B (zh) * | 2018-03-28 | 2021-05-18 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN110391207A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN110391207B (zh) * | 2018-04-19 | 2021-02-19 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN111754866A (zh) * | 2019-03-28 | 2020-10-09 | 三星显示有限公司 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI509750B (zh) | 2015-11-21 |
| TW201513273A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517950A (zh) | 多芯片卷带封装结构 | |
| US9818732B2 (en) | Chip-on-film package and device assembly including the same | |
| US9113545B2 (en) | Tape wiring substrate and chip-on-film package including the same | |
| TW515013B (en) | Semiconductor device and liquid crystal module adopting the same | |
| US9922921B2 (en) | Tape wiring substrate, semiconductor package, and display apparatus including semiconductor package | |
| US9119320B2 (en) | System in package assembly | |
| US10651146B2 (en) | Chip packaging structure and manufacturing method for the same | |
| CN103325742B (zh) | 半导体封装基板以及半导体封装结构 | |
| US9013034B2 (en) | Semiconductor package | |
| US8373262B2 (en) | Source driver, method for manufacturing same, and liquid crystal module | |
| US11930587B2 (en) | Flexible printed circuit board and display device | |
| TWI655737B (zh) | 包含複數個堆疊晶片之半導體封裝 | |
| KR20080023196A (ko) | 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치 | |
| WO2024120485A1 (zh) | 可挠性线路板、薄膜覆晶封装结构及显示装置 | |
| CN103972201A (zh) | 封装结构与显示模组 | |
| KR102190390B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US9129972B2 (en) | Semiconductor package | |
| US20090267229A1 (en) | Chip package structure | |
| TW201327728A (zh) | 薄膜覆晶封裝之基板 | |
| CN113589893A (zh) | 覆晶薄膜以及显示装置 | |
| CN221264064U (zh) | 可挠性线路板、薄膜覆晶封装结构 | |
| CN110600446B (zh) | 带状配线基板以及半导体装置 | |
| CN115426772A (zh) | 芯片封装结构及显示面板 | |
| KR102029722B1 (ko) | 표시장치 및 이의 제조방법 | |
| JPH08186154A (ja) | フィルムキャリアと半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150415 |
|
| WD01 | Invention patent application deemed withdrawn after publication |