JPH03220736A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH03220736A JPH03220736A JP1685790A JP1685790A JPH03220736A JP H03220736 A JPH03220736 A JP H03220736A JP 1685790 A JP1685790 A JP 1685790A JP 1685790 A JP1685790 A JP 1685790A JP H03220736 A JPH03220736 A JP H03220736A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- printed board
- resin
- mounting
- flexible printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 12
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000009434 installation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 230000002787 reinforcement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子の実装方法に関し、特にフレキシ
ブルな基板上に半導体素子を実装する方法に関する。
ブルな基板上に半導体素子を実装する方法に関する。
従来この種の半導体素子の実装方法は、第３図に示すよ
うに、配線パターンが形成されたフレキシブルプリント
基板３０３の裏側に、機械的に強固な補強板３０１，３
０２が接着され、表面に半導体素子３０４，３０５，３
０６，３０７が実装され、その表面が樹脂３０８，３０
９，３１０で覆われるというものであった。
うに、配線パターンが形成されたフレキシブルプリント
基板３０３の裏側に、機械的に強固な補強板３０１，３
０２が接着され、表面に半導体素子３０４，３０５，３
０６，３０７が実装され、その表面が樹脂３０８，３０
９，３１０で覆われるというものであった。
上述した従来の実装方法は、折り曲げる部分の補強板を
取り除いておけば、フレキシブル基板の特徴である「容
易に変形できる」という特性は満足できるが、補強板の
ために全体の厚みが厚くなり、フレキシブル基板の第２
の特徴である「薄い」という特性が生かしきれないとい
う欠点があった。
取り除いておけば、フレキシブル基板の特徴である「容
易に変形できる」という特性は満足できるが、補強板の
ために全体の厚みが厚くなり、フレキシブル基板の第２
の特徴である「薄い」という特性が生かしきれないとい
う欠点があった。
本発明による半導体素子の実装方法は、半導体素子を実
装する領域に対応した位置に穴のあいた補強板を半導体
素子を実装する面と同一面に接着したフレキシブルプリ
ント板の前記穴の部分に半導体素子を実装し、穴の部分
を樹脂等で充填することを特徴としている。
装する領域に対応した位置に穴のあいた補強板を半導体
素子を実装する面と同一面に接着したフレキシブルプリ
ント板の前記穴の部分に半導体素子を実装し、穴の部分
を樹脂等で充填することを特徴としている。
また、本発明による半導体素子の実装方法は、半導体素
子を実装する領域のまわりに、機械的に強固な枠を、半
導体素子を実装する面と同一の面に接着したフレキシブ
ルプリント板の、前記枠の内側に半導体素子を実装し、
枠の中を樹脂等で充填することを特徴としている。
子を実装する領域のまわりに、機械的に強固な枠を、半
導体素子を実装する面と同一の面に接着したフレキシブ
ルプリント板の、前記枠の内側に半導体素子を実装し、
枠の中を樹脂等で充填することを特徴としている。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例の断面図である。
また第１図（ｂ）は第１図（ａ）のＡ点より矢印方向を
見た時の正面図である（但し樹脂は図示せず）。配線パ
ターンの形成されたフレキシブルプリン１−板］、 ０
３に半導体素子１０４〜１０７が搭載される領域に対応
する位置に穴のあいた補強板１０↓、１０２が接着され
、半導体素子１０４〜１０７がその穴の中にダイボンデ
ィングされ、ボンディングワイヤ］１］でフレキシブル
プリント板上の配線パターンと、半導体素子１０４〜１
０７の電極が電気的に接続される。そして穴の部分には
樹脂１０８〜１１０が充填される。
見た時の正面図である（但し樹脂は図示せず）。配線パ
ターンの形成されたフレキシブルプリン１−板］、 ０
３に半導体素子１０４〜１０７が搭載される領域に対応
する位置に穴のあいた補強板１０↓、１０２が接着され
、半導体素子１０４〜１０７がその穴の中にダイボンデ
ィングされ、ボンディングワイヤ］１］でフレキシブル
プリント板上の配線パターンと、半導体素子１０４〜１
０７の電極が電気的に接続される。そして穴の部分には
樹脂１０８〜１１０が充填される。
第２図（ａ）は本発明の第２の実施例の断面図であり、
第２図（ｂ）は、第２図（ａ）のＢ点から矢印方向を見
た正面図である（但し樹脂は図示せず）。本実施例では
、半導体素子２０４〜２０７とフレキシフルプリント板
２０３がフリップチップで接続されているのでワイヤボ
ンディング用のエリアが不要となり、厚さかさらに厚く
、また補強板２０１，２０２の穴が小さくできるので、
本発明の効果をさらに発揮できる。
第２図（ｂ）は、第２図（ａ）のＢ点から矢印方向を見
た正面図である（但し樹脂は図示せず）。本実施例では
、半導体素子２０４〜２０７とフレキシフルプリント板
２０３がフリップチップで接続されているのでワイヤボ
ンディング用のエリアが不要となり、厚さかさらに厚く
、また補強板２０１，２０２の穴が小さくできるので、
本発明の効果をさらに発揮できる。
第４図（ａ）は本発明の第３の実施例の断面図である。
また、第４図（ｂ）は第４図（ａ＞のＡ点より矢印の方
向を見た時の正面図である（但し樹脂は図示せず）。配
線パターンの形成されたフレキシブルプリント板４０３
に半導体素子４０４〜４０７が搭載される領域のまわり
に機械的に強固な枠４０１，４０２，４０２′が接着さ
れ、半導体素子４０４〜４０７がその枠の中にダイボン
ディングされ、ボンディングワイヤ４１１でフレキシフ
ルプリント板上の配線パターンと半導体素子４０４〜４
０７の電極が電気的に接続される。
向を見た時の正面図である（但し樹脂は図示せず）。配
線パターンの形成されたフレキシブルプリント板４０３
に半導体素子４０４〜４０７が搭載される領域のまわり
に機械的に強固な枠４０１，４０２，４０２′が接着さ
れ、半導体素子４０４〜４０７がその枠の中にダイボン
ディングされ、ボンディングワイヤ４１１でフレキシフ
ルプリント板上の配線パターンと半導体素子４０４〜４
０７の電極が電気的に接続される。
枠の内側には、樹脂４０８〜４１０が充填される。
第５図（ａ）は本発明の第４の実施例の断面図であり、
第５図（ｂ）は第５図（ａ）のＢ点から矢印の方向を見
た時の正面図である（但し樹脂は図示せず）。本実施例
では、半導体素子５０４〜５０７の電極と、フレキシブ
ルプリント板５０３の配線パターンとはフリップチップ
の手法で接続されているので、ワイヤボンディング用の
エリアが不要となり、厚さをさらに薄くでき、また、枠
の面積か小さくなるので機械的強度が増加し、本発明の
効果をさらに発揮できる。
第５図（ｂ）は第５図（ａ）のＢ点から矢印の方向を見
た時の正面図である（但し樹脂は図示せず）。本実施例
では、半導体素子５０４〜５０７の電極と、フレキシブ
ルプリント板５０３の配線パターンとはフリップチップ
の手法で接続されているので、ワイヤボンディング用の
エリアが不要となり、厚さをさらに薄くでき、また、枠
の面積か小さくなるので機械的強度が増加し、本発明の
効果をさらに発揮できる。
以上説明したように、本発明はフレキシブルプリント板
に貼り合わせる補強板や枠を半導体素子実装面と同一の
面に設けることにより、実装高さを低くできる効果があ
る。また、補強板の穴や枠の中に樹脂を充填することに
より、樹脂の流れを防止できるので樹脂の高さを低くで
きるという効果もある。
に貼り合わせる補強板や枠を半導体素子実装面と同一の
面に設けることにより、実装高さを低くできる効果があ
る。また、補強板の穴や枠の中に樹脂を充填することに
より、樹脂の流れを防止できるので樹脂の高さを低くで
きるという効果もある。
第１図（ａ）は本発明の第１の実施例を示す断面図、第
１図（ｂ）は第１図（ａ）のＡ点から見た正面図、第２
図（ａ）は本発明の第２の実施例を示す断面図、第２図
（ｂ）は第２図（ａ）のＢ点から見た正面図、第３図は
従来例を示す断面図、第４図（ａ）は本発明の第３の実
施例を示す断面図、第４図（１））は第４図（ａ）のＡ
点から見た正面図、第５図（ａ）は本発明の第４の実施
例を示す断面図、第５図（ｂ）は第５図（ａ）のＢ点か
ら見た正面図である。 １０１．１０２，２０１，２０２，３０１゜３０２・・
・補強板、１０３，２０３，３０３，４０３．５０３・
・・フレキシブルプリント板、１０４〜１０７．２０４
〜２０７，３０４〜３０７，４０４〜４０７，５０４〜
５０７・・・半導体素子、１０８〜１１０，２０８〜２
１１，３０８〜３１０゜４０８〜４１０，５０８〜５１
１・・・樹脂、１１１．３１１．４１１・・・ボンディ
ングワイヤー４０１．４０２，４０２’ 、５０１，５
０１”５０２．５０２’・・・枠。
１図（ｂ）は第１図（ａ）のＡ点から見た正面図、第２
図（ａ）は本発明の第２の実施例を示す断面図、第２図
（ｂ）は第２図（ａ）のＢ点から見た正面図、第３図は
従来例を示す断面図、第４図（ａ）は本発明の第３の実
施例を示す断面図、第４図（１））は第４図（ａ）のＡ
点から見た正面図、第５図（ａ）は本発明の第４の実施
例を示す断面図、第５図（ｂ）は第５図（ａ）のＢ点か
ら見た正面図である。 １０１．１０２，２０１，２０２，３０１゜３０２・・
・補強板、１０３，２０３，３０３，４０３．５０３・
・・フレキシブルプリント板、１０４〜１０７．２０４
〜２０７，３０４〜３０７，４０４〜４０７，５０４〜
５０７・・・半導体素子、１０８〜１１０，２０８〜２
１１，３０８〜３１０゜４０８〜４１０，５０８〜５１
１・・・樹脂、１１１．３１１．４１１・・・ボンディ
ングワイヤー４０１．４０２，４０２’ 、５０１，５
０１”５０２．５０２’・・・枠。
Claims (1)
- 【特許請求の範囲】 １、フレキシブルプリント板に半導体素子を実装する方
法において、半導体素子を実装する領域に対応した位置
に穴のあいた補強板を半導体素子を実装する面と同一面
に接着したフレキシブルプリント板の前記穴の部分に半
導体素子を実装し穴の部分を樹脂等で充填することを特
徴とする半導体素子の実装方法。 ２、フレキシブルプリント板に半導体素子を実装する方
法において、半導体素子を実装する領域のまわりに機械
的に強固な枠を半導体素子を実装する面と同一の面に接
着したフレキシブルプリント板の前記枠の内側に半導体
素子を実装し、枠の中を樹脂等で充填することを特徴と
する半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1685790A JP2751518B2 (ja) | 1990-01-25 | 1990-01-25 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1685790A JP2751518B2 (ja) | 1990-01-25 | 1990-01-25 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03220736A true JPH03220736A (ja) | 1991-09-27 |
| JP2751518B2 JP2751518B2 (ja) | 1998-05-18 |
Family
ID=11927891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1685790A Expired - Lifetime JP2751518B2 (ja) | 1990-01-25 | 1990-01-25 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751518B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014802A1 (fr) * | 1998-09-09 | 2000-03-16 | Seiko Epson Corporation | Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique |
| US6195260B1 (en) | 1997-11-27 | 2001-02-27 | Nec Corporation | Flexible printed circuit board unit having electronic parts mounted thereon |
| JP2007012900A (ja) * | 2005-06-30 | 2007-01-18 | Brother Ind Ltd | 配線基板 |
| JP2007258431A (ja) * | 2006-03-23 | 2007-10-04 | Furukawa Electric Co Ltd:The | 電子部品実装立体配線体 |
| DE19800928B4 (de) * | 1997-10-07 | 2009-05-07 | Pac Tech-Packaging Technologies Gmbh | Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung |
| CN103079342A (zh) * | 2012-12-31 | 2013-05-01 | 广东欧珀移动通信有限公司 | 一种柔性电路板及电路连接设备 |
| CN104517950A (zh) * | 2013-09-30 | 2015-04-15 | 南茂科技股份有限公司 | 多芯片卷带封装结构 |
| CN109863595A (zh) * | 2016-10-06 | 2019-06-07 | 柏狮电子(德国)有限公司 | 用于电子部件、尤其是用于半导体芯片的壳体 |
-
1990
- 1990-01-25 JP JP1685790A patent/JP2751518B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19800928B4 (de) * | 1997-10-07 | 2009-05-07 | Pac Tech-Packaging Technologies Gmbh | Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung |
| US6195260B1 (en) | 1997-11-27 | 2001-02-27 | Nec Corporation | Flexible printed circuit board unit having electronic parts mounted thereon |
| WO2000014802A1 (fr) * | 1998-09-09 | 2000-03-16 | Seiko Epson Corporation | Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique |
| US6486544B1 (en) | 1998-09-09 | 2002-11-26 | Seiko Epson Corporation | Semiconductor device and method manufacturing the same, circuit board, and electronic instrument |
| JP2007012900A (ja) * | 2005-06-30 | 2007-01-18 | Brother Ind Ltd | 配線基板 |
| JP2007258431A (ja) * | 2006-03-23 | 2007-10-04 | Furukawa Electric Co Ltd:The | 電子部品実装立体配線体 |
| CN103079342A (zh) * | 2012-12-31 | 2013-05-01 | 广东欧珀移动通信有限公司 | 一种柔性电路板及电路连接设备 |
| CN104517950A (zh) * | 2013-09-30 | 2015-04-15 | 南茂科技股份有限公司 | 多芯片卷带封装结构 |
| CN109863595A (zh) * | 2016-10-06 | 2019-06-07 | 柏狮电子(德国)有限公司 | 用于电子部件、尤其是用于半导体芯片的壳体 |
| CN109863595B (zh) * | 2016-10-06 | 2023-07-18 | 柏狮电子(德国)有限公司 | 用于电子部件、尤其是用于半导体芯片的壳体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751518B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593647B2 (en) | Semiconductor device | |
| US5016084A (en) | Semiconductor device | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JPH03220736A (ja) | 半導体素子の実装方法 | |
| JP2000082827A (ja) | 半導体装置およびその製造方法 | |
| JP3063713B2 (ja) | 半導体装置 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP5069387B2 (ja) | 集積回路パッケージ | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JP3062102B2 (ja) | 放熱板付きプリント基板 | |
| JP2799468B2 (ja) | フラットパッケージ | |
| JP2734665B2 (ja) | 半導体装置 | |
| JPH1079402A (ja) | 半導体パッケージ | |
| JP4649719B2 (ja) | 電子部品搭載用基板 | |
| JPH07169905A (ja) | 半導体装置 | |
| JPH0753989Y2 (ja) | Ｉｃカード用モジュール | |
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
| JPH0497550A (ja) | 半導体チップの封止構造 | |
| JPH01234296A (ja) | Ｉｃカード | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2692478B2 (ja) | リードレス・チップ・キャリア | |
| JP2000307027A (ja) | 半導体装置とそれに用いるリードフレーム | |
| JPH08306824A (ja) | 樹脂封止型半導体装置 | |
| JPH0582673A (ja) | 混成集積回路装置 |