JPH0497550A - 半導体チップの封止構造 - Google Patents
半導体チップの封止構造Info
- Publication number
- JPH0497550A JPH0497550A JP21517690A JP21517690A JPH0497550A JP H0497550 A JPH0497550 A JP H0497550A JP 21517690 A JP21517690 A JP 21517690A JP 21517690 A JP21517690 A JP 21517690A JP H0497550 A JPH0497550 A JP H0497550A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- semiconductor chip
- sealing resin
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ＰＧＡＪ？？ＬＣＣ，ＰＣ−ＱＦＰなどの半
導体パッケージにおける半導体チ・ｙプの封止構造に関
するものである。
導体パッケージにおける半導体チ・ｙプの封止構造に関
するものである。
基板２の表面にＩＣチップ等の半導体チップ３を実装し
て作成される半導体パッケージにあって、半導体チップ
３を外気の湿気等から保脛するために半導体チップ３を
覆うように基板２の表面にエポキシ樹脂等の封止樹脂４
を被覆させて封止することがなされている。しかし、基
板２には回路の接続等のためのスルーホールなど貫通孔
１が穿設されており、封止樹脂４を基板２の表面に被覆
させるにあたってこの貫通孔１が邪魔になる。 このために従来では、第３図（ａ）に示すように封止の
前に貫通孔１に予め半田や導体ペースト等の充填物８を
充填しておいて、この貫通孔ｌに封止樹脂４が流れ込む
ことを防ぐようにしたり、あるいは第３図（ｂ）のよう
に貫通孔１を半導体チップ３を搭載する半導体搭載部９
から離して設けて、貫通孔１が封止に影響を与えないよ
うにしたりしている。
て作成される半導体パッケージにあって、半導体チップ
３を外気の湿気等から保脛するために半導体チップ３を
覆うように基板２の表面にエポキシ樹脂等の封止樹脂４
を被覆させて封止することがなされている。しかし、基
板２には回路の接続等のためのスルーホールなど貫通孔
１が穿設されており、封止樹脂４を基板２の表面に被覆
させるにあたってこの貫通孔１が邪魔になる。 このために従来では、第３図（ａ）に示すように封止の
前に貫通孔１に予め半田や導体ペースト等の充填物８を
充填しておいて、この貫通孔ｌに封止樹脂４が流れ込む
ことを防ぐようにしたり、あるいは第３図（ｂ）のよう
に貫通孔１を半導体チップ３を搭載する半導体搭載部９
から離して設けて、貫通孔１が封止に影響を与えないよ
うにしたりしている。
しかし、第３図（ａ）のものの場合には、貫通孔１に充
填物８を充填して埋めるための工程が必要となって工数
が増加するという問題があり、また第３図（ｂ）のもの
の場合には、貫通孔１を封止領域から外して設ける必要
があるために、回路設計が制約される等の問題がある。 本発明は上記の点に鑑みて為されたものであり、貫通孔
を埋めるような手間を必要としないと共に貫通孔を封止
領域から外して設ける必要もなくなり、加えて封止密着
性を高めることができる半導体チップの封止構造を提供
することを目的とするものである。
填物８を充填して埋めるための工程が必要となって工数
が増加するという問題があり、また第３図（ｂ）のもの
の場合には、貫通孔１を封止領域から外して設ける必要
があるために、回路設計が制約される等の問題がある。 本発明は上記の点に鑑みて為されたものであり、貫通孔
を埋めるような手間を必要としないと共に貫通孔を封止
領域から外して設ける必要もなくなり、加えて封止密着
性を高めることができる半導体チップの封止構造を提供
することを目的とするものである。
本発明に係る半導体チップの封止構造は、貫通孔１を設
けた基板２の表面に半導体チップ３を搭載し、半導体チ
ップ３を覆うように封止樹脂４を基板１の片側表面に被
覆させると共に貫通孔１を通して基板２の他方の片側表
面にも封止樹脂４を被覆させて成ることを特徴とするも
のである。
けた基板２の表面に半導体チップ３を搭載し、半導体チ
ップ３を覆うように封止樹脂４を基板１の片側表面に被
覆させると共に貫通孔１を通して基板２の他方の片側表
面にも封止樹脂４を被覆させて成ることを特徴とするも
のである。
本発明にあっては、貫通孔１を通して封止樹脂４を基板
２の両面に被覆させるようにしているなめに、貫通孔１
を埋めたり、貫通孔１を封止領域外に設けたりする必要
がなくなり、また封止樹脂４は貫通孔１を介して基板２
を挟み込むように設けられることになり、封止の密着性
を高めることができる。
２の両面に被覆させるようにしているなめに、貫通孔１
を埋めたり、貫通孔１を封止領域外に設けたりする必要
がなくなり、また封止樹脂４は貫通孔１を介して基板２
を挟み込むように設けられることになり、封止の密着性
を高めることができる。
以下本発明を実施例によって詳述する。
基板２は例えばプリント配線板で作成されるものであり
、その上面に半導体搭載部９を凹設すると共に半導体搭
載部９の周囲において複数の貫通孔１，１・・・が上下
に貫通するように穿設しである。この貫通孔１は基板２
の上面や下面、あるいは基板２内に形成した回路（図示
省略）を接続するためのスルーホール等として使用され
るものである。また半導体搭載部９にはＩＣチップなど
の半導体チップ３を実装してあり、半導体チップ３と基
板２の上面の回路（図示省略）との間に金線等のワイヤ
１０がボンディングしである。このように基板２の表面
に半導体チップ３を搭載した後に、半導体チップ３をエ
ポキシ樹脂等の封止樹脂４で覆う封止をおこなう、第１
図はその一例を示すものであり、基板２の半導体チップ
３を搭載した一方の片側表面に封止樹脂４を被覆させる
と共に、各貫通孔１を通して基板２の他方の片側表面に
も封止樹脂を被覆させるようにしである。このように、
封止樹脂４は貫通孔１を通して基板２の両面に被覆させ
るようにしているために、貫通孔１は貫通された状態の
まま利用され、貫通孔１を封止の工程の前に埋めるよう
な必要はなく、貫通孔１を封止の領域から外れるように
設けるような必要もない、またこのように封止樹脂４は
貫通孔１を通して基板２の両面に被覆されているために
、封止側Ｎ４は貫通孔１を介して基板２を挟み込むよう
に設けられており、半導体チップ３に対する封止樹脂４
の密着性を高めることができる。 上記のように封止樹脂４によって封止をおこなうにあた
っては、半導体チップ３を搭載した基板２を封止成形金
型内に入れて、封止樹脂４を射出成型したりすることに
よって基板２の表裏両面及び側面の全面を封止樹脂４で
被覆させるようにしておこなうこと、が可能である。第
２図は本発明の他の実施例を示すものであり、このもの
では基板２の下面の一部に端子ビン１１を突出させて設
けてあり、この端子ビン１１の部分を除いて基板１を封
止樹脂４で被覆するようにしである。
、その上面に半導体搭載部９を凹設すると共に半導体搭
載部９の周囲において複数の貫通孔１，１・・・が上下
に貫通するように穿設しである。この貫通孔１は基板２
の上面や下面、あるいは基板２内に形成した回路（図示
省略）を接続するためのスルーホール等として使用され
るものである。また半導体搭載部９にはＩＣチップなど
の半導体チップ３を実装してあり、半導体チップ３と基
板２の上面の回路（図示省略）との間に金線等のワイヤ
１０がボンディングしである。このように基板２の表面
に半導体チップ３を搭載した後に、半導体チップ３をエ
ポキシ樹脂等の封止樹脂４で覆う封止をおこなう、第１
図はその一例を示すものであり、基板２の半導体チップ
３を搭載した一方の片側表面に封止樹脂４を被覆させる
と共に、各貫通孔１を通して基板２の他方の片側表面に
も封止樹脂を被覆させるようにしである。このように、
封止樹脂４は貫通孔１を通して基板２の両面に被覆させ
るようにしているために、貫通孔１は貫通された状態の
まま利用され、貫通孔１を封止の工程の前に埋めるよう
な必要はなく、貫通孔１を封止の領域から外れるように
設けるような必要もない、またこのように封止樹脂４は
貫通孔１を通して基板２の両面に被覆されているために
、封止側Ｎ４は貫通孔１を介して基板２を挟み込むよう
に設けられており、半導体チップ３に対する封止樹脂４
の密着性を高めることができる。 上記のように封止樹脂４によって封止をおこなうにあた
っては、半導体チップ３を搭載した基板２を封止成形金
型内に入れて、封止樹脂４を射出成型したりすることに
よって基板２の表裏両面及び側面の全面を封止樹脂４で
被覆させるようにしておこなうこと、が可能である。第
２図は本発明の他の実施例を示すものであり、このもの
では基板２の下面の一部に端子ビン１１を突出させて設
けてあり、この端子ビン１１の部分を除いて基板１を封
止樹脂４で被覆するようにしである。
上述のように本発明にあっては５半導体チップを覆うよ
うに封止樹脂を基板の片側表面に被覆させると共に貫通
孔を通して基板の他方の片側表面にも封止樹脂を被覆さ
せるようにしたので、貫通孔をそのまま利用して封止を
おこなうことができ、貫通孔を封止の工程の前に埋める
ような必要がなくなると共に貫通孔を封止の領域から外
れるように設けるような必要もなくなるものであり、し
かも封止樹脂は貫通孔を介して基板を挟み込むように設
けられるものであって、半導体チップに対する封止樹脂
の密着性を高めることができるものである。
うに封止樹脂を基板の片側表面に被覆させると共に貫通
孔を通して基板の他方の片側表面にも封止樹脂を被覆さ
せるようにしたので、貫通孔をそのまま利用して封止を
おこなうことができ、貫通孔を封止の工程の前に埋める
ような必要がなくなると共に貫通孔を封止の領域から外
れるように設けるような必要もなくなるものであり、し
かも封止樹脂は貫通孔を介して基板を挟み込むように設
けられるものであって、半導体チップに対する封止樹脂
の密着性を高めることができるものである。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は同上の他
の実施例の断面図、第３図（ａ ）（ｂ ）は従来例の
断面図である。 １は貫通孔、２は基板、３は半導体チップ、４は封止樹
脂である。
の実施例の断面図、第３図（ａ ）（ｂ ）は従来例の
断面図である。 １は貫通孔、２は基板、３は半導体チップ、４は封止樹
脂である。
Claims (1)
- （１）貫通孔を設けた基板の表面に半導体チップを搭載
し、半導体チップを覆うように封止樹脂を基板の片側表
面に被覆させると共に貫通孔を通して基板の他方の片側
表面にも封止樹脂を被覆させて成ることを特徴とする半
導体チップの封止構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21517690A JPH0497550A (ja) | 1990-08-14 | 1990-08-14 | 半導体チップの封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21517690A JPH0497550A (ja) | 1990-08-14 | 1990-08-14 | 半導体チップの封止構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497550A true JPH0497550A (ja) | 1992-03-30 |
Family
ID=16667927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21517690A Pending JPH0497550A (ja) | 1990-08-14 | 1990-08-14 | 半導体チップの封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522620B1 (ko) * | 1997-12-22 | 2006-01-12 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치 |
| JP2016171124A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1990
- 1990-08-14 JP JP21517690A patent/JPH0497550A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522620B1 (ko) * | 1997-12-22 | 2006-01-12 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치 |
| JP2016171124A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US6268649B1 (en) | Stackable ball grid array package | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| US20040001324A1 (en) | Module board having embedded chips and components and method of forming the same | |
| KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| US6650005B2 (en) | Micro BGA package | |
| JPH0497550A (ja) | 半導体チップの封止構造 | |
| JPH03220736A (ja) | 半導体素子の実装方法 | |
| JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
| JP2925609B2 (ja) | 半導体装置の製造方法 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JPH04352459A (ja) | 半導体装置 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JPH06216492A (ja) | 電子装置 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPH0521646A (ja) | 半導体装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP3405718B2 (ja) | 半導体装置 | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| JP2515647Y2 (ja) | 半導体パッケージの端子 | |
| JPH0521634A (ja) | 半導体装置 | |
| JPH098171A (ja) | 半導体パッケージ |