JPH04352459A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04352459A
JPH04352459A JP3127853A JP12785391A JPH04352459A JP H04352459 A JPH04352459 A JP H04352459A JP 3127853 A JP3127853 A JP 3127853A JP 12785391 A JP12785391 A JP 12785391A JP H04352459 A JPH04352459 A JP H04352459A
Authority
JP
Japan
Prior art keywords
chip
printed circuit
circuit board
bare
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3127853A
Other languages
English (en)
Inventor
Masayuki Kato
正幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3127853A priority Critical patent/JPH04352459A/ja
Publication of JPH04352459A publication Critical patent/JPH04352459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、半導体装置にかかり、
特にスルーホールを介してプリント基板の表面および裏
面に配設された配線パターンが相互接続された混成集積
回路のスルーホールにおける樹脂の裏面への流れ込みを
防止する構造に関するものである。
【０００３】
【従来の技術】近年、ＣＯＢ（Ｃｈｉｐ　　ｏｎ　　ｂ
ｏａｒｄ）などの高密度実装における小型化の傾向は高
まる一方である。
【０００４】限られた寸法内により多くの品種を複数個
並べて搭載し接続するために、図５および図６に示すよ
うに、プリント基板１０の一方の面に半導体チップ１を
実装するとともに、裏面にはチップコンデンサ，チップ
抵抗，ＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅ　　Ｐａｃｋ
ａｇｅ）等の既にパッケージングのなされたチップ部品
７を搭載した両面実装タイプの混成集積回路も提案され
ている。
【０００５】この構造では、プリント基板の表面にダイ
パッド２およびボンディングパッド３を含む配線パター
ンが配設されており、裏面のチップ部品接続用電極８な
どの配線パターンとの間はスルーホール４内壁に形成さ
れた導体パターン（図示せず）を介して接続されている
。そして半導体チップ１はボンディングワイヤ６によっ
てプリント基板１上のボンディングパッド３に接続され
ており、表面側はチップ毎にコーティング樹脂９によっ
て封止されている。
【０００６】このように混成集積回路には集積度を上げ
るために配線基板の両面に部品を実装し、その接続をス
ルーホールを介して行っているが、集積度が上がるとス
ルーホールの数も多くなり、スルーホールの設置位置の
自由度も少なくなる。
【０００７】ところで、このような半導体チップ１を絶
縁性樹脂で封止する場合、半導体チップ１の近傍にスル
ーホールが設置されていると、低粘度の樹脂を用いた場
合は、樹脂が広がってスルーホールに流れ込み、図６に
示すように、裏面側に実装される部品の電極パッド８な
どを汚染してしまうという問題が発生することがある。 　　また、この問題を解決すべく、樹脂を高粘度にする
方法も提案されているが、高粘度の樹脂を用いて樹脂封
止を行うと、部品の隙間等に樹脂が流れ込み難くなり、
空気を巻き込み、樹脂を硬化したときにボイドが発生し
てしまったりするという問題がある。
【０００８】さらにまた、スルーホールに樹脂が流れ込
まないようにするために、スルーホールを半導体チップ
から離して設置する方法も用いられていたが、上述した
ように、集積度が上がるとスルーホールの数も多くなり
、スルーホールの設置位置の自由度も少なくなるため、
この方法は不可能である。
【０００９】
【発明が解決しようとする問題点】このように、配線基
板の両面に部品を実装し、その接続をスルーホールを介
して行う構造では、半導体チップに対して樹脂封止を行
う場合に、スルーホールに樹脂が流れ込み、この流れ込
んだ樹脂が配線基板の反対側の面に流れだして、電極パ
ッド等を汚染し、接続不良の原因となったり、また、個
別コーティングの場合には、本来樹脂の付着するはずの
ない領域に樹脂が流れ出していたりして、外観が悪くな
り、商品性に欠けるという問題もあった。
【００１０】また、このような流れ込みを防止するため
に樹脂を高粘度にすると部品の隙間等に樹脂が流れ込み
難くなり、空気を巻き込み、樹脂を硬化したときにボイ
ドが発生するという問題がある。
【００１１】さらにまた、スルーホールを半導体チップ
から離すと、樹脂の流れ込みを防止することはできるが
、高集積化には限界があった。
【００１２】この問題は、裏面がチップ部品の場合のみ
ならず、配線基板の両面共にベアＩＣチップを搭載する
場合にも同様に発生する問題であった。
【００１３】本発明は、前記実情に鑑みてなされたもの
で、信頼性良く高密度実装を行うことのできる両面実装
構造を提供することを目的とする。
【００１４】
【問題点を解決するための手段】そこで本発明の第１で
は、プリント基板の表面のスルーホールを覆うように、
スルーホール保護膜を配設している。
【００１５】また本発明の第２では、裏面側に搭載され
るチップ部品またはベアＩＣチップを、スルーホールを
塞ぐ位置に搭載するようにしている。
【００１６】
【作用】本発明の第１の構成によれば、プリント基板の
表面のスルーホールを覆うように、スルーホール保護膜
を配設しているため、樹脂封止に際してスルーホールは
塞がれた状態になるため、裏面への流れ込みを防止する
ことができ、裏面の電極パッド等を汚染することもない
。この保護膜としては、レジスト，エポキシなどの樹脂
膜又はガラス膜等を用いるが、樹脂は高温で硬化せしめ
られるため、プリント基板との熱膨張率の差が小さいも
のを選ぶ必要がある。
【００１７】また本発明の第２の構成によれば、裏面側
に搭載されるチップ部品またはベアＩＣチップを、スル
ーホールを塞ぐ位置に搭載するようにしているため、こ
の場合も樹脂封止に際してスルーホールは塞がれた状態
になるため、裏面への流れ込みを防止することができ、
裏面の電極パッド等を汚染することもない。なお、この
場合裏面側に搭載されるチップ部品またはベアＩＣチッ
プを実装した後、表面側の樹脂封止を行う必要があるた
め、表面または裏面に部品の高さより高い枠を取付ける
。しかもリ―ド端子は枠の領域内にあるようにして両面
に複数個の半導体チップまたはチップ部品を実装するこ
とにより、この枠によって実装部品が保護されると共に
表面の平坦性を保つことができ、裏面側の実装に際し、
表面側をボンディングステージに密着性よく装着するこ
とができ、高精度で確実な実装を行うことができる。
【００１８】例えば、プリント基板表面に、スルーホー
ルを塞ぐように、少なくとも１個のベアＩＣチップを搭
載し、前記プリント基板のリ―ド端子に結線し、プリン
ト基板の裏面にベアＩＣチップを搭載し、結線するに先
立ち、この表面に、樹脂封止用の枠を取付けるようにし
ているため、この枠によってベアチップＩＣが保護され
ると共に表面の平坦性を保つことができ、裏面側の実装
に際し、表面側をボンディングステージに密着性よく装
着することができ、高精度で確実な実装を行うことがで
きる。なお、このスルーホールを塞ぐように配置される
部品は、表面または裏面あるいは両面に混在していても
良い。
【００１９】ここで、結線方法としては、ワイヤボンデ
ィング法、フリップチップボンディングなどのワイヤレ
スボンディング法のいずれをも適用可能である。
【００２０】
【実施例】次に、本発明の実施例について、図面を参照
しつつ詳細に説明する。
【００２１】実施例１ 図１および図２は、本発明の第１の実施例の半導体装置
を示す平面図および断面図である。
【００２２】この半導体装置では、スルーホール４を覆
うように、プリント基板１０の表面のダイパッド２およ
びボンディングパッド３を除く領域にレジスト膜５を塗
布したことを特徴とするものである。
【００２３】他部については図５及び図６に示した従来
例の半導体装置と同様に形成されている。
【００２４】すなわち、プリント基板１０の一方の面に
ベアＩＣチップ１を実装するとともに、裏面にはチップ
コンデンサ７を搭載した両面実装タイプの混成集積回路
であり、プリント基板１０の表面にダイパッド２および
ボンディングパッド３を含む配線パターンが配設されて
おり、裏面のチップ部品接続用電極８などの配線パター
ンとの間はスルーホール４内壁に形成された導体パター
ン（図示せず）を介して接続されている。そしてまた、
ベアＩＣチップ１はボンディングワイヤ６によってプリ
ント基板１０上のボンディングパッド３に接続されてお
り、表面側はチップコーティング樹脂９によって封止さ
れている。
【００２５】なおこのスルーホールを塞ぐためのレジス
ト膜５は、プリント基板との熱膨張率の差が小さいもの
を選ぶ必要がある。チップコーティング樹脂９は封止後
、高温で硬化せしめられるためである。
【００２６】次に、この半導体装置の実装方法について
説明する。
【００２７】まず、両面にダイパッド２，ボンディング
パッド３，チップ部品接続用電極８などの所定の配線パ
ターンおよびスルーホール４の形成されたプリント基板
１０を用意する。
【００２８】次いで、基板表面側のダイパッド２，ボン
ディングパッド３および外部接続用の端子を除いてスル
ーホールおよび配線パターンを含む領域をレジスト膜５
で被覆する。
【００２９】次いで、必要に応じて、スクリーン印刷法
等を用いて、コンデンサ，抵抗，ＳＯＰなどを接続する
領域の接続用電極８上に半田ペースト（図示せず）を塗
布し、コンデンサ、抵抗、ＳＯＰなどの電子部品を搭載
して半田づけをする。
【００３０】この後、まずプリント基板１の表面側のダ
イパッド２にベアＩＣチップ１を銀ペーストなどを用い
て固着する（ダイボンディング）。
【００３１】そしてベアＩＣチップ１のボンディングパ
ッドとプリント基板上のボンディングパッド３とを金ワ
イヤ６を介して接続する（ワイヤボンディング）。
【００３２】このようにして表面に搭載されているベア
ＩＣチップ１の電極とプリント基板１０のボンディング
パッド３とを金ワイヤ６で結線した後、ベアＩＣチップ
１のまわりをチップコ―ティング樹脂９を用いて封止す
る。
【００３３】このときレジスト膜５によってスルーホー
ル４は塞がれているため、樹脂が裏面側に流れ出すこと
もない。
【００３４】この後、裏面側の接続用電極にチップ部品
７を接続する。
【００３５】このようにして、裏面への樹脂の流れ込み
による汚染もなく、プリント基板の両面にチップが実装
できるようになり、小形で信頼性の高い高密度実装半導
体装置を形成することが可能となる。
【００３６】なお、前記実施例では、プリント基板の表
面にベアＩＣチップを裏面に個別にパッケージングのな
されたチップ部品を実装したが、両面共にベアＩＣチッ
プを実装する構造において、表面にベアＩＣチップを搭
載したのち、一旦表面側の樹脂封止を行い、裏面側にベ
アＩＣチップを搭載する方法を用いる場合にも、本発明
の構造は有効である。また両面共にベアＩＣチップを実
装する構造においては、表面側の実装後、表面の平坦性
を得ることができないため、裏面側の実装が困難である
が、少なくとも先に実装する面側に、実装部品よりも高
い枠を設けるようにすれば、この枠によって表面の平坦
性を得ることができ、容易に信頼性の高い実装を行う事
が可能となる。
【００３７】実施例２ 図３および図４は、本発明の第２の実施例の半導体装置
を示す平面図および断面図である。
【００３８】この半導体装置では、プリント基板１０の
裏面側に実装されるチップコンデンサ７によって、スル
ーホール４が裏面側で塞がれるようにし、樹脂がスルー
ホールを介して流れ込むのを防止したことを特徴とする
ものである。
【００３９】他部については実施例１の半導体装置と同
様に形成されている。
【００４０】次に、この半導体装置の実装方法について
説明する。
【００４１】実施例１と同様、まず、両面にダイパッド
２，ボンディングパッド３，チップ部品接続用電極８な
どの所定の配線パターンおよびスルーホール４の形成さ
れたプリント基板１０を用意する。
【００４２】次いで、必要に応じて、スクリーン印刷法
等を用いて、コンデンサ，抵抗，ＳＯＰなどを接続する
領域の接続用電極８上に半田ペースト（図示せず）を塗
布し、コンデンサ、抵抗、ＳＯＰなどの電子部品を搭載
して半田づけをする。
【００４３】この後、まずプリント基板１の表面側のダ
イパッド２にベアＩＣチップ１を銀ペーストなどを用い
て固着する（ダイボンディング）。
【００４４】そしてチップ１のボンディングパッドとプ
リント基板上のボンディングパッド３とを金ワイヤ６を
介して接続する（ワイヤボンディング）。
【００４５】このようにして表面に搭載されているベア
ＩＣチップ１の電極とプリント基板１０のボンディング
パッド３とを金ワイヤ６で結線した後、裏面側の接続用
電極にチップコンデンサ７を接続する。
【００４６】この後プリント基板１０表面側のベアＩＣ
チップ１のまわりをチップコ―ティング樹脂９を用いて
封止する。
【００４７】このとき裏面側でチップコンデンサ７によ
ってスルーホール４は塞がれているため、裏面側に流れ
出すこともない。
【００４８】このようにして、裏面への樹脂の流れ込み
による汚染もなく、プリント基板の両面にチップが実装
できるようになり、小形で信頼性の高い高密度実装半導
体装置を形成することが可能となる。。
【００４９】なお、この実施例でも、プリント基板の表
面にベアＩＣチップを裏面に個別にパッケージングのな
されたチップ部品を実装したが、両面共にベアＩＣチッ
プを実装する構造においても適用可能である。この場合
は表面または裏面のいずれかのベアＩＣチップによって
全てのスルーホールが塞がれていれば良い。
【００５０】またこの場合実装に際して、表面および裏
面ににベアＩＣチップを搭載した後樹脂封止を行う必要
がある。
【００５１】また両面共にベアＩＣチップを実装する構
造においては、表面側の実装後、表面の平坦性を得るこ
とができないため、裏面側の実装が困難であるが、少な
くとも先に実装する面側に、実装部品よりも高い枠を設
けるようにすれば、この枠によって平坦性を得ることが
でき、容易に信頼性の高い実装を行う事が可能となる。 この枠は、表面に固着し封止後そのまま残すものでもよ
いが、表面に固着しないで治具として用いるものでも良
い。
【００５２】この場合一方の面側に搭載されるチップ部
品またはベアＩＣチップを実装した後、もう一方の面側
のベアＩＣチップの実装および両面の樹脂封止を行う必
要があるため、最初に実装する面側に実装部品の高さよ
り高い枠を取付け、両面に複数個の半導体チップまたは
チップ部品を実装することにより、この枠によって実装
部品が保護されると共に表面の平坦性を保つことができ
、後の面側の実装に際し、先に実装した面側をボンディ
ングステージに密着性よく装着することができ、高精度
で確実な実装を行うことができる。
【００５３】また、各実施例において、チップと配線パ
ターンとの間の接続はワイヤボンディングによって行う
ようにしたが、必ずしもワイヤボンディングを用いる必
要はなく、フリップチップ、ＴＡＢ方式など、ワイヤレ
スボンディングを用いたものにも適用可能である。
【００５４】
【発明の効果】以上説明したように、本発明の第１では
、プリント基板の表面に、スルーホールを覆うように、
スルーホール保護膜を配設しているため、樹脂封止に際
してスルーホールは塞がれた状態になるため、裏面への
流れ込みを防止することができ、高密度化に際しても信
頼性の高い高密度実装を行うことが可能となる。
【００５５】また本発明の第２では、裏面側に搭載され
るチップ部品またはベアＩＣチップを、スルーホールを
塞ぐ位置に搭載するようにしているため、この場合も樹
脂封止に際してスルーホールは塞がれた状態になるため
、裏面への流れ込みを防止することができ、高密度化に
際しても信頼性の高い高密度実装を行うことが可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置の上面図。
【図２】本発明の第１実施例の半導体装置の断面図。
【図３】本発明の第２実施例の半導体装置の上面図。
【図４】本発明の第２実施例の半導体装置の断面図。
【図５】本発明の第３実施例の半導体装置の上面図。
【図６】本発明の第３実施例の半導体装置の断面図。
【符号の説明】
１　　半導体チップ ２　　ダイパッド ３　　ボンディングパッド ４　　スルーホール ５　　レジスト膜 ６　　ワイヤ ７　　チップ部品 ８　　接続用電極 ９　　樹脂パッケージ １０　　プリント基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　表面および裏面にそれぞれ配線パター
    ンが形成され、これらが少なくとも１つのスルーホール
    を介して接続されたプリント基板と前記プリント基板表
    面に搭載され、前記配線パターンに接続された少なくと
    も１個のベアＩＣチップと、前記プリント基板裏面に搭
    載され、前記配線パターンに接続されたチップ部品また
    はベアＩＣチップを具備し、前記基板表面を樹脂封止し
    た半導体装置において、前記プリント基板の表面のスル
    ーホールを覆うスルーホール保護膜を配設したことを特
    徴とする半導体装置。
  2. 【請求項２】　　表面および裏面にそれぞれ配線パター
    ンが形成され、これらが少なくとも１つのスルーホール
    を介して接続されたプリント基板と前記プリント基板表
    面に搭載され、前記配線パターンに接続された少なくと
    も１個のベアＩＣチップと、前記プリント基板裏面に搭
    載され、前記配線パターンに接続されたチップ部品また
    はベアＩＣチップとを具備し、前記基板表面を樹脂封止
    した半導体装置において、裏面側に搭載されるチップ部
    品またはベアＩＣチップは前記スルーホールを塞ぐ位置
    に搭載されることを特徴とする半導体装置。
JP3127853A 1991-05-30 1991-05-30 半導体装置 Pending JPH04352459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3127853A JPH04352459A (ja) 1991-05-30 1991-05-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3127853A JPH04352459A (ja) 1991-05-30 1991-05-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH04352459A true JPH04352459A (ja) 1992-12-07

Family

ID=14970290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3127853A Pending JPH04352459A (ja) 1991-05-30 1991-05-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH04352459A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729437A (en) * 1994-06-22 1998-03-17 Seiko Epson Corporation Electronic part including a thin body of molding resin
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
KR20010066463A (ko) * 1999-12-31 2001-07-11 박종섭 적층 패키지 및 그 제조 방법
CN110267435A (zh) * 2019-07-01 2019-09-20 江门市华浦照明有限公司 一种基材的制作方法及柔性线路板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729437A (en) * 1994-06-22 1998-03-17 Seiko Epson Corporation Electronic part including a thin body of molding resin
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
KR20010066463A (ko) * 1999-12-31 2001-07-11 박종섭 적층 패키지 및 그 제조 방법
CN110267435A (zh) * 2019-07-01 2019-09-20 江门市华浦照明有限公司 一种基材的制作方法及柔性线路板

Similar Documents

Publication Publication Date Title
US6313528B1 (en) Compliant multichip package
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US6984889B2 (en) Semiconductor device
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3110922B2 (ja) マルチチップ・モジュール
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US7049696B2 (en) IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device
KR900003826B1 (ko) 집적회로 칩 마운팅 및 패키징 조립물
EP0670594B1 (en) Semiconductor package
JPH07153903A (ja) 半導体装置パッケージ
KR0177395B1 (ko) 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
US20050082686A1 (en) Circuitized substrate for fixing solder beads on pads
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JP2907127B2 (ja) マルチチップモジュール
JPH04352459A (ja) 半導体装置
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JP2691352B2 (ja) 電子部品塔載装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JP3446695B2 (ja) 半導体装置
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH0645763A (ja) 印刷配線板