KR900003826B1 - 집적회로 칩 마운팅 및 패키징 조립물 - Google Patents

집적회로 칩 마운팅 및 패키징 조립물 Download PDF

Info

Publication number
KR900003826B1
KR900003826B1 KR1019870002445A KR870002445A KR900003826B1 KR 900003826 B1 KR900003826 B1 KR 900003826B1 KR 1019870002445 A KR1019870002445 A KR 1019870002445A KR 870002445 A KR870002445 A KR 870002445A KR 900003826 B1 KR900003826 B1 KR 900003826B1
Authority
KR
South Korea
Prior art keywords
electronic component
cavity
substrate
insulating member
spreader
Prior art date
Application number
KR1019870002445A
Other languages
English (en)
Other versions
KR870009613A (ko
Inventor
이. 호지 카를
피. 패터슨 티머디
Original Assignee
웨스턴 디지탈 코포레이숀
어윈 엘. 크와텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스턴 디지탈 코포레이숀, 어윈 엘. 크와텍 filed Critical 웨스턴 디지탈 코포레이숀
Publication of KR870009613A publication Critical patent/KR870009613A/ko
Application granted granted Critical
Publication of KR900003826B1 publication Critical patent/KR900003826B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

집적회로 칩 마운팅 및 패키징 조립물
제 1 도는 본 발명 스프레더의 제 1 실시예 중앙에 창착된 집적회로 칩을 도시한 것으로 전선이 칩을 스프레더 납에 연결한 것을 도시한 도면.
제 2 도는 칩-스프레더(chip-spreader) 조립을 수용하기 위한 단일의 큰 공동과 다른형태의 전자회로 구성요소를 수용하기 위한 두개의 작은 공동을 갖는 본 발명의 주조된 기질의 제1실시예를 도시한 도면.
제 3 도는 집적회로 칩, 스프레더 그리고 히이트싱크(heat sink)가 기질공동의 입구내에 위치한 것으로 도시된 제 2 도 기질의 3-3선 단면도.
제 4 도는 시일링 링(sealing ring)이 스프레더 가장자리 둘레로 형성된 본 발명 스프레더의 제2실시예 중앙에 장착된 집적회로 칩을 도시한 도면.
제 5 도는 스프레더상의 시일링 링 맞은편에 한시일링 링을 갖는 기질내에서 스프레더가 칩측면 아래 장착된 것으로 도시된 제 4 도 스프레더의 5-5선 단면도.
제 6 도는 스프레더가 칩측면 아래 기질내 한 공동의 위에 위치하며 그 주변 둘레에 주조된 뽀족하게 된 열가소성 시일링 리지(ridge)를 갖는 본 발명 제3실시예의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 스프레더(spreader) 12 : 칩
18 : 노치(notch) 22 : 세밀전선(fine wire)
24 : 결합패드(bonding pad) 26 : 리이드(lead)
110 : 기질(substrate) 116 : 공동(cavity)
212 : 히이트 싱크(heat sink) 412 : 시일링 링(sealing ring)
514 : 리지(ridge).
본 발명은 프린트된 회로기판 분야에 관한 것이며 집적회로 칩 패킹 마운팅 분야에 관한 것이다.
집적회로 칩을 패키징(packaging)하고 이들을 프린트된 회로기판에 마운팅(mounting)하기 위한 많은 기술이 존재한다. 아마도 가장 널리 사용되고 있는 기술은 에폭시(epoxy)내에 칩을 에워싸게 하거나 세라믹패키지(ceramic package)내에 칩을 둘러싸게 하는 것이다. 이같은 기술로는 칩이 다수의 방사상 연장된 리드(leads)의 중앙에 최초 장착되며, 다음에 세밀전선이 칩상의 전선 결합 패드로 결합된다. 이들 전선 각각의 대향 끝단은 방사상 리드중 하나의 내측 끝단에 결합된다. 칩을 세밀전선이 있는 리드에 전기적으로 연결시키기 위한 이같은 처리공정은 "전선결합(wire bonding)"으로 불리워진다. 칩과 각 방사상 리드의 내측 끝단은 에폭시내에서 둘러싸이거나 세라믹내에 에워싸이며, 각 리드의 가장 바깥쪽 끝단이 노출상태로 놓이게 된다. 리이드의 노출된 끝단은 아래로 굽혀져 이들이 집적회로 칩 소켓내로 끼워지거나 프린트된 회로기칸에 직접 결합되도록 된다. 이와같이 하여 칩이 프린트된 회로기판에 전기적으로 기계적으로 결합된다.
집적회로를 마운팅하고 패킹하는 이같은 방법은 여러가지 장점을 갖는다. 예를 들어, 집적회로는 전선이 칩 표면상의 전선결합 패드에 결합되는때 때때로 손상을 받게된다. 따라서 이들이 리이드에 전선 결합되어진 후에 칩을 페스트함이 중요하다. 이같은 방법으로 칩이 에폭시내에 싸여지거나 세라믹 패키지내에 둘러싸인 뒤 회로기판에 연결되기전에 각 칩이 테스트되어질 수 있다. 만약 칩이 정상적으로 작용하지 않으면 제거되고 같은 기능을 갖는 칩으로 대체된다.
만약 완전히 조립된 회로기판의 정상으로 동작하지 않는다면 결점의 칩이 그 소켓으로부터 용이하게 제거되거나 기판으로부터 납땜이 떼어져 제대로 기능하는 칩으로 대체될 수 있다.
에폭시 또는 세라믹 패킹제는 또한 전선 결합 연결을 부식시킬 수분과 다른 해로운 외부 영향으로부터 칩을 보호한다. 그러나 이와 기술의 단점은 제각기 패키지된 칩 각각이 프린트된 회로 기판상에서 비교적 많은 공간을 차지한다는 것이다. 따라서 한 기판위에 놓일 수 있는 제각기 패키지된 칩의 밀도가 칩패키지의 외부 크기에 의해 한정된다.
프린트된 회로 기판상의 집척회로를 마운팅하기 위한 또 다른 방법이 "기판에의 칩연결(chip-on-board)" 방법으로 불리워지며, 기판에의 칩연결 방법에서 패키지되지 않은 집적회로 칩이 프린트된 회로기판의 표면에 직접 납으로 때워진다. 이같은 칩은 프린트된 회로기판의 프린트된 전도 필라멘트("트레이스(traces)"로 불리워진다)에 직접 전선 결합된다. 칩을 보호하기 위해 칩과 전선연결이 에폭시를 떨어뜨리므로써 덮혀지며, 그렇지 않을 경우 주위조건에 노출될 것이다.
기판에의 칩연결 기술은 이같은 기판에의 칩연결 방법이 각 칩을 위한 개별적인 보호캡슐을 필요로 하지 않기 때문에 앞서 설명된 개별의 캡슐과(encapsulation) 방법보다 저렴하다. 더구나 개별의 캡슐이 사용되지 않기 때문에 이같은 방법으로 장착된 각 칩은 동등한 캡슐화된 칩보다 훨씬 적은 공간을 차지한다. 따라서, 기판에의 칩연결 방법으로 장착된 칩은 기판에 보다 조밀하게 채워질 수 있다.
그러나 기판에의 칩연결 기술은 여러가지 단점을 갖는다. 앞서 설명된 바와같이, 칩이 때때로 전선 결합 처리중에 손상을 받으며, 따라서 칩이 기판에 전선 결합된 후 즉시 각 개별 칩을 테스트함이 비실용적이기 때문에 모든 개별의 집적회로 칩이 기판에 장착되어 전선 결합된때까지 테스트는 지연되어야 하며, 전체 기판은 하나의 단일 기능장치로 테스트되어야 한다.
한가지 기능의 기판을 제조할 가능성이 기판에서의 칩 각각이 작동하고 있는 가능성을 갖는 생산품 보다 결코 크지않기 때문에 이 같은 절차는 결국 비교적 높은율의 결점을 갖는 기판을 초래케한다.
게다가 이같은 방법으로 장착된 칩을 갖는 기판은 결함이 있는 칩이 수동작에 의해 접속이 끊기도록 해야하며 대체되도록 하여야 하기 때문에 경제적으로 보수될 수가 없다. 따라서 기판에의 칩연결 기술은 작용하는 기판율이 높고 전체로 조립된 기판이 비교적 비싸지 않기 때문에 많지 않은 기판이 버려질 것을 필요로하며 결함이 있는 기판이 부당한 비용의 지출없이 버려지도록 된 디바이스에서만 경제적으로 사용될 수 있다.
이들 앞선 공지의 기술과는 대조적으로 본 발명은 개별칩 캡슐화 방법의 예비시험 장점과 기판에의 칩연결 기술의 많은 공간을 절감하는 장점을 결합시킨다.
본 발명은 전자적 집적회로 칩을 위한 마운팅 및 패키징 조립에 관한 것이다. 칩자체외에도 본 발명의 조립은 두개의 다른 구성부분인 스프레더(spreader)와 기질을 갖는다.
스프레더는 플레이트의 한 표면에 위치하며 그 주변을 향하여 연장된 전도 리이드를 갖는 절연 플레이트를 포함한다. 플레이트 주변으로부터 떨어져 플레이트의 중앙을 향하여 하나 또는 그 이상의 집적회로가 리이드가 있는 플레이트의 같은 면에 장착된다. 칩 또는 여러개의 칩이 장착되어 스프레더에 전선 결합된 후에 각 스프레더 및 칩조립은 이들의 작동을 확실히 하도록 개별적으로 톄스트될 수 있으며, 완전히 조립된 디바이스로 일원화된 때 확실히 동작할 것이다.
기질은 여러 전자적 구성요소를 지탱시키고 전기적으로 상호 연결하는 종래의 프린트된 회로기판과 유사하다. 트레이스는 기질의 총표면이나 그 내부에 배치될 수 있으며 양자 모두에 배치될 수도 있다. 트레이스는 기질위에 장착된 여러 전자적 구성요소를 상호 연결시키므로써 작용회로를 구성시킨다.
본 발명의 기질은 하나 또는 두개 이상의 공동을 갖는 점에서 많은 종래의 프린트된 회로기판과 다르다. 다수의 트레이스는 각 공동의 가장자리 경계를 접한다. 이들 트레이스는 이들이 칩측면 아래 공동위로 놓이는 때 스프레드위에서 리이드를 접촉하도록 배치된다.
완전히 조립된 스프레더가 공동의 입구를 막으며, 칩은 공동을 면하도록 하고, 스프레더의 리드가 공동의 가장자리 경계에 접하는 트레이스와 접촉된다. 이와같이 하여 스프레더상에 장착된 집적회로 또는 회로들이 리이드와 트레이스를 통하여 기질위에 장착된 여러 다른 전자적 구성요소를 적절히 연결된다. 칩은 또한 스프레더와 공동벽 사이에서 밀봉되기 때문에 주위조건으로부터 보호될 수 있다. 스프레더를 적소에 유지시키기 위해 많은 다른 기술이 본 발명의 범위내에서 뒤따른다. 예를 들어, 스프레더는 공동 가장자리의 경계에 접하는 트레이스를 스프레더의 맞은편 리이드에 납땜시키므로써 기질에 수용 지탱한다. 이같은 납땜 연결은 예를 들어 제1실크 스크린 납땜 페이스트(paste)에 의해 스프레더 리이드에 만들어진다. 다음에 스프레더가 칩측면 아래 공동위로 놓이므로써 스프레더 리이드가 공동의 가장자리 경계에 접하어 트레이스에 얹혀져 놓이게 된다. 다음 스프레더의 에지가 납땜 페이스트를 녹이기 위해 가열된다. 납땜이 응고된 이는 스프레더와 기질 사이의 전기적 기계적 연결을 제공한다.
스프레더상의 맞은편 전도체와 기질은 서로 전기적 전도성 중합체에 의해 부착된다. 이같은 중합체는 납땜 페이스트를 적용시키기 위해 사용된 것과 유사한 실크 스크린 법으로 스프레더 리이드에 적용된다. 이같은 경우에, 중합체가 경화될 때 이는 스프레더를 적소에 단단히 붙잡아둘 것이다.
기질은 또한 전자 디바이스의 케이싱을 형성시키도록 입체적으로 주조될 수 있으며, 이때 기질은 동시에 세가지 기능으로 작용하게 되는데 첫째는 디바이스의 케이싱을 형성시키며, 둘째는 프린트된 회로기판과 같은 작용을 하고, 세째는 집적회로를 위한 보호 패키지로 작용한다.
제 1-3 도는 본 발명의 집적회로 칩 마운팅 및 패키징조립 제1실시예의 여러 구성요소를 도시한 것이다. 제 1 도는 스프레더(10)의 사시도이다. 이 도면에서 칩(12)은 스프레더판(16)이 중앙에 금속화된 접착 패드(14)에 납땜되어진다. 접착 패드(bonding pad)는 스프레더(10)와 칩(12)의 4면 대칭을 구별시키어 스프레더(10)가 기질(제 3 도 참조)상에서 적절히 위치될 수 있도록 사용되는 한노치(notch)(18)를 갖는다. 세밀전선(fine wire)(22)은 칩(12)상의 결합패드(24)를 스프레더(10)상의 적절한 구리 리이드(copper leads)(26)에 전기적 연결 또는 전선결합시킨다.
제 1 도는 84개의 리이드를 갖는 스프레더(l0)를 도시한 것이며, 칩(12)의 결합패드(24) 각각을 연결시키기 위해 필요한 리이드(26)보다 44개가 많은 리이드를 갖는다. 그러나 만약 84개의 외부연결을 필요로 하는 칩이 스프레더(10)에 결합된다면 모든 리이드(26)가 사용될 것이다.
제 2 도는 본 발명의 가르침에 따라 만들어진 기질(110)의 사시도이다. 기질(110)은 스프레더(10)를 수용하는 한공동(l12)을 가지며, 칩(12)이 공동을 향하여 변하게 된다. 다수 구리 트레이스(114)의 노출된 끝단은 스프레더 리이드(26)와 일직선으로 맞추어져 연결되도록 공동(112) 주변둘레로 배치된다. 트레이스(114)는 기질(110)내에서 박판으로 씌워져 만들어지며, 스프레더(10)상에 장착된 칩(12)을 기질(110)상에 장착된 여러 전자 구성요소에 적절히 상호 접속시키도록 할 것이다.
제 2 도에서의 기질(110)은 통상 별개의 디바이스를 포함하는 두 추가의 공동(116)올 포함한다. 두 추가의 공동(116)은 설명의 목적만으로 도시된 것이다. 어떤 실제 기질은 기질내에 또는 기질위에 창착된 다수의 다른 전자적 구성요소가 특징회로의 기능을 위한 필요에 따라 이들 구성요소를 적절히 상호연결시키는 트레이스를 갖을 것이다.
제 2 도의 실시예는 또한 기질(110)의 에지를 따라 위치한 전도스트립(117)을 갖는다. 기질(110)내의 트레이스가 전도스트립(117)과 기질(110)상에 장착된 여러 전자적 구성요소를 연결시킨다. 스트립(117)은 이들 전자적 구성요소가 통상 프린트된회로기판 에지 모서리를 통하여 다른 구성요소에 전기적으로 연결될 수 있도록 한다.
제 3 도는 제 2 도 기질(110)의 3-3선 단면도이며, 또한 기질 공동(112)의 입구에 위치한 제 1 도의 칩-스프레더 조립을 도시한 것이다. 제 3 도에 도시된 바와 같이 스프레더(10)는 칩(12)이 공동(112)을 면하도록 배치되어 칩(12)이 스프레더(10)와 공동(112)을 형성하는 기질(110)의 벽(210) 사이에서 둘러싸도록 된다.
제 3 도는 칩(12) 맞은편 스프레더 면에 장착된 히이트싱크(212)를 도시하며, 스프레더(10)가 공동(112)의 입구내로 우묵 들어가지도록 만들어 히이트싱크(212)가 기질(110)의 표면과 같은 높이가 되도록 만들어진다. 히이트싱크(212)가 대기에 노출되며 칩(12)보다 큰 표면적을 갖고, 히이트싱크(212)는 칩(12)의 냉각을 돕는다. 히이트싱크는 스프레더를 통하여 칩으로부터 열을 흡수하고 흡수된 열을 에워싸는 대기로 분산시키므로써 칩냉각을 돕는다. 필요에 따라 히이트 전도부재(도시되지 않음)가 스프레더 플레이트(16)내로 틀에 넣어 만들어질 수도 있다. 이들 히이트 전도부재는 한끝단이 결합패드(14)에 연결되고 다른한 끝단이 히이트싱크(212)에 연결되도록 할 것이다. 이와같이 하므로써, 칩(12)으로부터의 열이 히이트 전도부재를 통하여 히이트싱크(212)로 전도된다.
칩-스프레더 조립은 다수 방법에 의해 기질(110)에 고정될 수 있다. 예를 들어 납땜 페이스트가 스프레더(10)의 구리 리이드(26)상에서 실크 스크린 되어질 수 있으며, 스프레더(10)가 칩(12)이 제 3 도에 도시된 바와 같이 공동(112)의 내부를 면하도록 공동(112)위에 놓여진 때 전체의 기질(110) 및 스프레더(l0) 조립은 납땜 페이스트가 녹을때까지 노(爐)내에 놓여질 수 있다. 용융된 납땜은 각 스프레더 리이드(26)를 맞은편 트레이스(114)에 납땜 연결시킬 것이다. 따라서 기질(110)과 스프레더(10)는 용융된 납땜의 온도를 견딜 수 있는 절연재로 만들어져야 한다.
납땜 페이스트가 녹은 후에 전체 조립이 노로부터 꺼내어지며, 용융된 납땜이 경화된 때 칩-스프레더 조립을 전기적 기계적으로 기질(10)에 연결시킨다.
칩-스프레더 조립은 또한 전도성 중합체 접착제를 스프레더(10)의 리이드(26)상에 실크 스크린(slik screen)시키므로써 기질(110)에 고정될 수 있다. 스프레더(10)를 기질(110)에 부착시키기 위해 스프레더(10)가 뒤집혀 공동(112)위에 놓여져 스프레더 리이드(26)가 공동(112)의 주변 경계에 접하는 트레이스(114)에 접촉하도록 한다. 중합체가 경화되는 때 이는 스프레더(10)를 기질(110)에 단단히 고정시킬 것이며, 스프레더 리이드(26)를 트레이스(114)에 전기적으로 연결시킬 것이다.
제 1-3 도에 도시된 실시예의 스프레더 리이드(26)는 스프레더(10)의 중앙으로부터 방사상 돌출된다. 각 리이드(26)은 다음의 인접한 리이드(26)로부터 떨어져 있기 때문에, 인접한 리이드(26) 사이에서 수분이 기질 공동(112)내로 스며들 수 있으며, 칩(12), 연결전선(22) 그리고 리이드(26) 사이의 전기적 접촉을 부식시킬 것이다. 이같이 수분이 스며드는 것과 전기적 접촉이 부식되는 것이 발생됨을 막기 위해서는 제3 도에 도시된 바와 같이 스프레더(l0)의 에지와 기질 사이에 밀폐재 비이드(bead)가 놓여질 수 있다.
제 4 도는 본 발명 스프레더(310)의 제2실시예를 도시한 것이다. 앞서 설명된 실시예에서와 같이 제 4 도의 스프레더(310)는 스프레더(310)의 중앙에서 결합패드(314)에 장착된 칩(312)을 갖는다. 그러나 제 4 도의 실시예는 또한 스프레더(310)의 에지 주위로 단(段)을 제공하며, 게다가 납땜가능의 구리 시일링 링(318)이 단(316)의 표면에 놓여진다.
제 5 도는 제 4 도 스프레더(310)의 5-5선 단면도인 것으로 기질공동(416)의 입구에서 단(414)내에 형성된 납땜가능의 구리 시일링 링(412)을 갖는 기질(410)을 도시한 것이다. 공동내의 시일링 링(sealing ring)(412)은 스프레더(310)내의 시일링링(318)과 마주한다.
스프레더-칩 조립을 제 5 도에 도시된 바와같이 기질에 부착시키기 전에 납땜 페이스트가 스프레더(310)상의 시일링 링(318)과 리이드(418) 모두에서 실크 스크린 되어진다. 칩-스프레더 조립은 한쪽이 아래로 공동(416)의 위로 놓여지게 된다. 납땜 페이스트가 용융되는 때 마주하는 스프레더 리이드(418)와 트레이스(420)가 앞선 실시예에서와 같이 함께 납땡 결합될 것이다. 두 마주하는 시일릴 링(318, 412) 또는 함께 납땜 결합될 것이다. 납땜이 경화되는 때 이는 마주하는 리이드와 트레이스 사이에 전기적, 기계적 연결을 제공할 뿐 아니라, 전체의 공동(416) 둘레로 밀폐 밀봉을 제공할 것이다. 이같이 밀폐가 이루어지므로써 수분이 공동내로 스며드는 것을 막을 수 있다.
제 6 도는 본 발명의 제3실시예를 도시한 것이다. 제 4 도의 실시예와 마찬가지로, 본 실시예는 스프레더(512)의 에지 주위로 단(510)을 갖는다. 본 실시예의 스프레더(512)와 기질(520)은 열가소성제로 만들어지며, 뽀족한 리지(514)가 단(510)내에 만들어진다. 리지(514)는 스프레더(512)의 내면을 주위 단(510)을 따라 연장된다. 칩쪽이 아래로 기질공동(516)위에 놓여지는 때 리지(514)의 뽀족한 점은 공동(518)의 입구에서 기질(520)내에 만들어진 단(518)위에 놓이게 된다. 앞서 설명된 두 실시예에서와 같이 스프레더 리이드(522)가 공동(516)의 입구에서 마주하는 트레이스(524)와 일직선으로 맞추어진다. 그러나 스프레더(512)가 뽀족한 리지(514)위에 놓여져 있기 때문에 스프레더 리이드(522)는 트레이스(524)로부터 따라 떨어져 유지된다.
앞서 설명된 실시예에서와 같이 스프레더(512)의 리이드(522)는 스프레더(512)가 공동(516)의 입구위에 놓여지기 전에 납땜 페이스트로 코팅된다. 초음파 용접기(526)가 스프레더(512)의 노출된 등 표면에 닿게 되는때 스프레더 리지(514)의 뽀족한 부분과 기질단(518)의 뽀족한 부분에 닿는 부분 사이의 마찰이 리지(514)와 만(518)의 뽀족한 부분이 함께 용융되도록 한다. 다음 리이드(522)가 트레이스(524)위로 놓여지는 때까지 스프레더(512)가 공동(516)내로 내려 않는다. 용융된 리지(514)는 기질공동(516) 주위로 수분이 새지않는 밀폐를 형성시킨다.
리이드(522)는 납땜 페이스트를 용융시키기 위해 전체 조립을 노내에 위치시키고 조립이 냉각되어 납땜이 응고되도록 허용시키므로써 트레이스(524)에 납땜 결합된다. 이같은 방법으로 납땜은 스프레더(512)를 전기적, 기계적으로 기질(520)에 부착시킬 것이다. 스프레더(512) 주위에서 초음파적으로 용융된 리지(514)는 스프레더(512)를 기질(520)에 고정시키도록 도우며, 동시에 기질공동(516)내에서 칩(528)을 밀폐하여 밀봉시킨다.
본 발명의 세가지 선택된 실시예가 설명되었으나, 본 발명의 사상을 벗어나지 않는 한도에서 여러 변경이 가능함을 이해하여야 할 것이고, 예를 들어 제 4 도 및 5 도의 시일링 링이 리이드와 같은 높이의 스프레더 위에 위치되어질 수 있다. 이같은 구조에서는 스프레더의 에지 주위로 딘이 없으며, 기질내에도 정합될 단이 없다. 이와 유사하게 제 6 도의 뽀족한 리지가 리이드와 같은 높이의 스프레더 위에 놓여질 수 있다. 따라서 본 발명은 여기서 설명된 적합한 실시예로 제한되지 않으며, 본 기술분야에 숙련된 자에게 분명한 여러가지 방법으로 변경될 수 있다.

Claims (16)

  1. 가) 한공동과 진술한 공동으로부터 떨어져 배치된 기질상의 다수의 전자적 구성요소 연결위치를 갖는 절연기질 ; 나) 각각이 전술한 공동의 입구 주변 둘레로 간격을 두고 떨어져 위치한 한 끝단을 갖는 다수의 제l전도체로, 전술한 제 1 도 전도체가 전자적 구성요소 연결위치에 전기적으로 연결되는 바의 전도체 ; 다) 전술한 공동의 입구를 덮는 절연부재로, 전술한 부재가 전술한 공동의 내부를 면하는 제1면을 갖는 바의 절연부재 ; 라) 전술한 절연부재의 제1면에 배치되어 각각이 제1전도체에 접속되도록 된 바의 다수의 제 2 전도체 ; 마) 전술한 절연부재의 제1면에 장착된 전자적 구성요소, 그리고 바) 전술한 전자적 구성요소를 전술한 제2전도체에 전기적으로 연결시키기 위한 연결수단을 포함함을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  2. 제 1 항에 있어서, 전술한 절연부재의 제1면에 장착된 전자적 구성요소가 집적회로 칩임을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  3. 제 1 항에 있어서, 전술한 공동을 밀봉하여 밀폐시키는 전술한 기질과 전술한 절연부재 사이의 밀폐재를 더욱 포함함을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  4. 제 1 항에 있어서, 전술한 절연부재가 전술한 제1면 맞은편의 제2면을 가지며, 전술한 조립품이 전술한 제2면상에 장착된 히이트싱크를 더욱 포함함을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  5. 제 1 항에 있어서, 가) 전술한 제1전도체의 끝단 바깥쪽으로 전술한 공동의 입구를 둘러싸는 전술한 기질상의 밀봉가능재 제 1 밴드 ; 나) 전술한 제 2 전도체를 둘러싸는 전술한 절연부재 제 1면상의 밀봉가능재 제 2 밴드 ; 그리고 다) 전술한 공동을 밀봉하여 밀폐시키는 전술한 제1 및 제 2 밴드 사이의 밀폐재를 더욱더 포함함을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  6. 제 5 항에 있어서, 전술한 밀폐재가 납땜임을 특징으로 하는 전자적 구성요소 마운팅 패키징 조립품.
  7. 제 5 항에 있어서, 전술한 밀폐재가 전기적 전도중합체임을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  8. 가) 한공동과 전술한 공동으로부터 떨어져 배치된 기질상의 다수의 전자적 구성요소 연결위치를 갖는 절연기질, 나) 각각이 전술한 공동의 입구 주면 둘레로 간격을 두고 떨어져 위치한 한끝단을 갖는 다수의 제1전도체로, 전술한 제1전도체가 전자적 구성요소 연결위치에 전기적으로 연결되는 바의 전도체 ; 다) 전술한 공동의 입구를 덮는 절연부재로, 전술한 부재가 전술한 공동의 내부를 면하는 제1면을 갖는 바의 절연부재 ; 라) 전술한 절연부재의 제 1면에 배치되어 각각이 전술한 제 1전도체에 맞대어지도록된 바의 다수의 제2전도체 ; 마) 전술한 절연부재의 제1면상에 장착된 전자적 구성요소 ; 바) 전술한 전자적 구성요소를 전술한 제2전도체에 전기적으로 연결시키기 위한 연결수단 ; 그리고 사) 전술한 절연부재의 제1면으로부터 돌출하며 전술한 제2전도체를 둘러싸는 열가소성재의 리지를 포함함을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  9. 제 8 항에 있어서, 전술한 절연부재의 제1면상에 장착된 전자적 구성요소가 집적회로 칩임을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  10. 제 8 항에 있어서, 전술한 절연부재가 전술한 제1면 맞은편에 제2면을 가지며, 전술한 조립체가 전술한 제2면상에 장착된 히이트싱크를 더욱더 포함함을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  11. 제 8 항에 있어서, 전술한 절연기질, 전술한 절연부재 및 전술한 리지가 동일한 열가소성재로 만들어짐을 특징으로 하는 전자적 구성요소 마운팅 및 패키징 조립품.
  12. 가) 제1면을 갖는 비전도부재 ; 나) 전술한 제1면 중앙에 위치한 집적회로 칩결합 패드 ; 그리고 다) 비전도부재의 제1면에만 배치된 다수의 전도 리이드로 전술한 리이드가 전술한 패드로부터 떨어져 위치하며 각 리이드의 한끝단이 각 리이드의 맞은편 끝단보다는 전술한 비전도부재의 중심에 보다 가깝게 위치되어지도록 배치되는 바의 다수의 전도 리이드를 포함함을 특징으로 하는 집적회로 칩마운팅 조립품.
  13. 제 12 항에 있어서, 전술한 리이드를 둘러싸는 전술한 제1면상의 밀폐가능재 밴드를 더욱더 포함함을 특징으로 하는 집적회로 칩마운팅 조립품.
  14. 제 12 항에 있어서, 전술한 제1면으로부터 돌출하여 전술한 리이드를 둘러싸는 열가소성재의 리지를 더욱더 포함함을 특징으로 하는 집적회로 칩마운팅 조립체.
  15. 제 12 항에 있어서, 전술한 결합패드상에 장착된 집적회로 칩 ; 다수의 전선으로 전술한 전선 각각의 한끝단이 칩에 연결되고, 전술한 전선 각각의 맞은편 끝단이 전술한 한 리이드의 중심끝에 연결되는 바의 다수의 전선을 더욱더 포함함을 특징으로 하는 집적회로 칩 마운팅 조립품.
  16. 제 12, 13, 14 또는 15 항에 있어서, 전술한 비전도부재가 전술한 제1면 맞은편에 제2면을 가지며, 전술한 조립체가 전술한 제2면상에 장착된 히이트싱크를 더욱더 포함함을 특징으로 하는 집척회로 칩 마운팅 조립품.
KR1019870002445A 1986-03-25 1987-03-18 집적회로 칩 마운팅 및 패키징 조립물 KR900003826B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US843592 1986-03-25
US06/843,592 US4843188A (en) 1986-03-25 1986-03-25 Integrated circuit chip mounting and packaging assembly

Publications (2)

Publication Number Publication Date
KR870009613A KR870009613A (ko) 1987-10-27
KR900003826B1 true KR900003826B1 (ko) 1990-06-02

Family

ID=25290468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002445A KR900003826B1 (ko) 1986-03-25 1987-03-18 집적회로 칩 마운팅 및 패키징 조립물

Country Status (7)

Country Link
US (1) US4843188A (ko)
JP (1) JPH02342A (ko)
KR (1) KR900003826B1 (ko)
CA (1) CA1266725A (ko)
DE (1) DE3708309A1 (ko)
FR (1) FR2596608A1 (ko)
GB (1) GB2188485B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56133775A (en) 1980-03-25 1981-10-20 Canon Inc Image synthesizing and recording method
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
DE3924823A1 (de) * 1989-07-27 1991-02-21 Telefunken Electronic Gmbh Halbleiteranordnung
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JP2747113B2 (ja) * 1990-11-28 1998-05-06 北川工業株式会社 導電線内蔵筐体
DE4038168C2 (de) * 1990-11-30 1998-09-24 Daimler Benz Ag Verfahren zur Herstellung eines Multichip-Moduls
US5196377A (en) * 1990-12-20 1993-03-23 Cray Research, Inc. Method of fabricating silicon-based carriers
US5107328A (en) * 1991-02-13 1992-04-21 Micron Technology, Inc. Packaging means for a semiconductor die having particular shelf structure
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
WO1996009646A1 (de) * 1994-09-23 1996-03-28 Siemens N.V. Polymer stud grid array
US5608262A (en) 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5856914A (en) * 1996-07-29 1999-01-05 National Semiconductor Corporation Micro-electronic assembly including a flip-chip mounted micro-device and method
US5734617A (en) * 1996-08-01 1998-03-31 Micron Technology Corporation Shared pull-up and selection circuitry for programmable cells such as antifuse cells
US5953276A (en) * 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
GB2341482B (en) * 1998-07-30 2003-07-09 Bookham Technology Ltd Lead frame attachment for integrated optoelectronic waveguide device
JP2004165501A (ja) * 2002-11-14 2004-06-10 Alps Electric Co Ltd 回路モジュール
US20040195697A1 (en) * 2003-04-01 2004-10-07 United Test & Assembly Center Ltd. Method of packaging circuit device and packaged device
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4938650B2 (ja) * 2005-03-23 2012-05-23 Ｔｈｋインテックス株式会社 スクライブ装置
US8837159B1 (en) 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US20120009973A1 (en) * 2010-07-12 2012-01-12 Sony Ericsson Mobile Communications Ab Module Connection in a Printed Wiring Board
JP2019153658A (ja) * 2018-03-02 2019-09-12 富士通株式会社 基板モジュール及び基板モジュールの製造方法
EP3582259B1 (en) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Stepped component assembly accommodated within a stepped cavity in component carrier
US11540395B2 (en) * 2018-10-17 2022-12-27 Intel Corporation Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates
JP2021190524A (ja) * 2020-05-28 2021-12-13 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514273B2 (de) * 1964-08-21 1974-08-22 Nippon Electric Co., Ltd., Tokio Halbleiteranordmng
DE1614575A1 (de) * 1966-08-16 1970-05-27 Signetics Corp Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues
US3659035A (en) * 1971-04-26 1972-04-25 Rca Corp Semiconductor device package
US4054938A (en) * 1974-05-13 1977-10-18 American Microsystems, Inc. Combined semiconductor device and printed circuit board assembly
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
GB1539470A (en) * 1975-11-13 1979-01-31 Tektronix Inc Electrical connector
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
DE2607083A1 (de) * 1976-02-21 1977-09-01 Standard Elektrik Lorenz Ag Kunststoffgehaeuse mit elektrischem bauelement
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
GB2013027B (en) * 1978-01-19 1982-09-22 Int Computers Ltd Integrated circuit packages
JPS56137659A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacture
US4396935A (en) * 1980-10-06 1983-08-02 Ncr Corporation VLSI Packaging system
GB2098398A (en) * 1981-05-13 1982-11-17 Honeywell Ltd Electronic packaging system
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
JPS5853848A (ja) * 1981-09-25 1983-03-30 Nec Corp チツプキヤリア
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
FR2535110B1 (fr) * 1982-10-20 1986-07-25 Radiotechnique Compelec Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package

Also Published As

Publication number Publication date
FR2596608A1 (fr) 1987-10-02
DE3708309A1 (de) 1987-10-01
CA1266725A (en) 1990-03-13
GB2188485B (en) 1990-04-04
GB8706636D0 (en) 1987-04-23
KR870009613A (ko) 1987-10-27
GB2188485A (en) 1987-09-30
US4843188A (en) 1989-06-27
JPH02342A (ja) 1990-01-05

Similar Documents

Publication Publication Date Title
KR900003826B1 (ko) 집적회로 칩 마운팅 및 패키징 조립물
US6163956A (en) Method of making chip scale package with heat spreade
KR100256293B1 (ko) 반도체장치 및 그 제조방법
US4897508A (en) Metal electronic package
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
US6661103B2 (en) Apparatus for packaging flip chip bare die on printed circuit boards
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US20050248038A1 (en) Chip scale package with heat spreader
EP0623954B1 (en) Molded plastic packaging of electronic devices
JPH07235620A (ja) 半導体装置とその製造方法及びその実装構造と実装方法
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH04114455A (ja) 半導体装置及びその実装構造
JP3446695B2 (ja) 半導体装置
JPH0936167A (ja) 半導体装置
JPH04352459A (ja) 半導体装置
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JP3711669B2 (ja) 電子部品搭載用基板
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR100230919B1 (ko) 반도체 패키지
JP2685945B2 (ja) 半導体装置の製造方法
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
CA1304172C (en) Metal electronic package

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee