JPH02342A - 集積回路チツプ取付けおよびパツケ−ジ組立体 - Google Patents

集積回路チツプ取付けおよびパツケ−ジ組立体

Info

Publication number
JPH02342A
JPH02342A JP62071311A JP7131187A JPH02342A JP H02342 A JPH02342 A JP H02342A JP 62071311 A JP62071311 A JP 62071311A JP 7131187 A JP7131187 A JP 7131187A JP H02342 A JPH02342 A JP H02342A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
cavity
spreader
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62071311A
Other languages
English (en)
Inventor
Carl E Hoge
カール、イー、ホーグ
Timothy P Patterson
ティマシー、ピー、パタソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Corp
Original Assignee
Western Digital Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Corp filed Critical Western Digital Corp
Publication of JPH02342A publication Critical patent/JPH02342A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント回路板および集積回路チッブパッケー
ジングおよび取付けの分野に関するものである。
〔従来の技術〕
集積回路をパッケージし、プリント回路板にその集積回
路チップを取付けるために種々の技術が存在する。おそ
らく最も広く用いられている技術は、チップをエポキシ
内に封入し、またはセラミックパッケージ内に囲むこと
ができる。この技術では、チップは半径方向へ延びる複
数のリードの中央にまず取付けられ。それから、チップ
の線接合パッドに細い線が溶接される。それらの各線の
他端部は１本の半径方向リードの内端部に溶接される。
チップを細い線でリードに電気的に接続するこの方法は
［ワイヤボンディング」と呼ばれる。それから、チップ
と各半径方向リードの内端部がエポキシ内に封入され、
またはセラミックで囲まれる。各リードの最も外側の端
部は露出されたままにされる。リードの露出された端部
を集積回路チップソケットの中に挿入できるように、ま
たはプリント回路板に直接はんだづけできるように、リ
ードの露出端部が下側へ折り曲げられる。
このようにして、チップはプリント回路板へ電気的およ
び機械的に結合される。
〔発明が解決しようとする問題点〕
集積回路を取付け、およびパッケージングするこの方法
にはいくつかの欠点がある。たとえば、集積回路チップ
の表面上の線接合パッドに線が溶接されると、それらの
チップが損傷を受けることがある。したがって、チップ
がリードへワイヤボンドされた後でチップを試験するこ
とが重要である。この方法では、チップがエポキシ内に
封入され、またはセラミックパッケージ内に入れられた
後で各チップを試験できるが、回路板へ接続する前に試
験せねばならない。チップが正しく機能しないと、その
チップを廃棄でき、他のチップと交換できる。完全に組
立てられた回路板が正しく機能しなければ、欠陥のある
チップはそれのソケットから容易に外すことができ、ま
たは回路板からはんだづけを外して、良品と交換できる
。
エポキシおよびセラミック系のパッケージング材料は、
ワイヤボンドされた接続を腐蝕させることがある湿気お
よびその他の有害な外部作用からチップを保護するよう
にも機能する。しかし、この技術の欠点は、個々にパッ
ケージされた各チップがプリント回路板で比較的広いス
ペースを占めることである。したがって、回路板に取付
けることができる個々にパッケージされたチップの密度
は、チップのパッケージングの外部寸法により制限され
る。
集積回路をプリント回路板に取付ける別の方法は「チッ
プオンボード」法と呼ばれる。このチップオンボード法
においては、パッケージされていない集積回路チップが
プリント回路板の表面に直接接着またははんだづけされ
る。それから、チップは、プリントされている導電片（
「トレース」と呼ばれている）に直接に接合される。そ
のままでは露出されているチップを保護するために、チ
ップと線の接続部がエポキシの滴下により覆われる。
チップオンボード法は各チップごとに個々の保護容器を
必要としないから、前記した個々の封入法よりもチップ
オンボード法は安くできる。更に、個々の容器を用いな
いから、このようにして取付けられる各チップは、同等
の容器入りチップよりプリント回路板上の占有スペース
は小さい。したがって、チップオンボード法で取付けら
れたチップはプリント回路板に一層高密度に取付けるこ
とができる。
しかし、このチップオンボード技術にもいくつかの欠点
がある。先に述べたように、ワイヤボンディング作業中
にチップが損傷することがたまにある。したがって、チ
ップをプリント回路板にワイヤボンドした直後に個々の
チップを試験することは一般に実用的ではないから、全
ての集積回路チップがプリント回路板に取付けられて、
ワイヤボンドされるまで試験を遅らせなければならない
。
そうすると、全体のプリント回路板を１つの機能ユニッ
トとして試験せねばならない。そのために、良品のプリ
ント回路板が得られる確率はそれに取付けられている各
チップの良品である確率の積より高くないから、不良品
のプリント回路板が生ずる確率が比較的高い。
また、このようにしてチップが取付けられたプリント回
路板は、不良チップを手作業で取外し交換をしなければ
ならないから、経済的に修理することはできない。これ
は非常に経費のかかるやり方である。したがって、チッ
プオンボード技術は良品のプリント回路板の率が高く、
かつ組立てられた全体の回路板が比較的安価で、廃棄す
る必要のある回路板がほとんどなく、しかも不良品の回
路板を廃棄してもあまり高くつかないような装置のみに
経済的に使用できる。
〔問題点を解決するための手段〕
それら従来の技術とは対照的に、本発明は個々のチップ
を封入する方法の最初に試験することの利点と、チップ
オンボード技術のスペースを節約できる利点とを組合わ
せたものである。
本発明は、集積回路チップ用の取付けおよびパッケージ
ング組立体に関するものである。チップ自体に加えて、
本発明の組立体はスプレッダと基板の他の２つの部品を
有する。
このスプレッダは絶縁板で構成される。この絶縁板の一
方の表面に導電リードが設けられ、それらのリードは導
電板の縁部へ向って延長する。板の縁部から全体として
中央部へ向って、リードが設けられているのと同じ表面
に１個またはそれ以上の集積回路が取付けられる。それ
からチップはスプレッダのリードへワイヤボンドされる
。チップが取付けられて、スプレッダへワイヤボンドさ
れた後で、各スプレッダとチップの組立体を個々に試験
して、完全に組立てられた装置に組込まれた時に確実に
機能できるようにする。
基板は各種の電子部品を支持して、電気的に相互接続す
るから、従来のプリント回路板に類似する。トレースは
基板の表面または内部層内の少なくとも一方に設けるこ
とができる。トレースは、基板に取付けられている種々
の電子部品を相互に接続することにより、機能する回路
を構成する。
本発明の基板は１個またはそれ以上の空所を有する点が
、従来の多くのプリント回路板とは異なる。複数のトレ
ースが各空所の縁部に接触する。
チップを横にしてスプレッダが空所の上に置かれた時に
、それらのトレースがスプレッダ上のリードに接触する
ように、それらのトレースは配置される。
完全に組立てられると、スプレッダは空所の口部を覆い
、チップは空所に面してスプレッダのリードがトレース
に接触する。このようにして、スプレッダに取付けられ
た集積回路はリードとトレースを介して、基板に取付け
られている種々の他の電子部品に適切に接続される。チ
ップはスプレッダと空所の壁との間に封止されるから、
チップは周囲の条件からも保護される。
スプレッダを所定の位置に保持するためのいくつかの技
術が本発明の範囲に含まれる。たとえば、空所のリムに
接触しているトレースをスプレッダの向き合うリードへ
はんだづけすることにより、スプレッダを基板に保持で
きる。そのようなはんだづけ接続は、たとえば、はんだ
づけペーストを最初にスプレッダのリードにシルクスク
リーンすることにより行うことができる。それから、チ
ップを横に置いて、スプレッダは空所の上に置がれるか
ら、スプレッダのリードは、空所の縁部に接触している
トレースに対して置かれる。それがら、はんだペースト
を融かすためにスプレッダは加熱される。はんだが再び
凝固すると、そのはんだはスプレッダと基板を電気的お
よび機械的に接続する。
あるいは、スプレッダと基板の向き合う導体を導電性ポ
リマにより互いに取付けることができる。
そのポリマは、はんだペーストを付着させるために用い
たシルクスクリーン法に類似するやり方でスプレッダの
リードに付着できる。この場合には、ポリマが硬化する
と、そのポリマはスプレッダを所定位置にしっかり保持
する。
電子装置のケースを形成するために、基板を三次元で成
型できる。この場所には、基板は３つの機能を同時に果
す。それらの機械的は、装置のケースを形成すること、
プリント回路板と同様の機能および集積回路の保護パッ
ケージとしての機能とである。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
第１図〜第３図は本発明の集積回路チップ取付けおよび
パッケージ組立体の第１の実施例の種々の部品を示す。
第１図はスプレッダ１０の斜視図である。この図におい
て、スプレッダ板１６の中央部にある金属化された接合
パッド１４へはんだづけされている。接合パッド１４は
切れ目１８を有する。その切れ目は、スプレッダ１０を
基板上に正しく置くように、スプレッダ１０の四辺対称
性を区別するために用いられる（第３図参照）。
細い線２２がチップ１２上の接合パッド２４をスプレッ
ダ１０上の適切な銅リード２６へ電気的に接続する、す
なわち、「ワイヤボンドする」。
第１図は８４本のリードを有するスプレッダ１０を示す
。この図においては、チップ１２の各接合パッドへ接続
するために必要な数より４４本も多いリード２６をスプ
レッダ１０が有する。したがって、この場合には、リー
ド２６のいくらかは単に使用されないだけである。しか
し、８４本の外部接続を必要とするチップをスプレッダ
１０へ接合するものとすれば、全てのリード２６が使用
される。
第２図は本発明にしたがって作られた基板１１０の斜視
図である。基板１１０は、チップ１２が空所１１２に向
っている状態でスプレッダ１０を受ける空所１１２を有
する。複数の銅製トレース１１４の露出端部が空所１１
２の周縁部に配置されて、スプレッダのり−ド２６に整
列させ、かつそのリードに接続する。トレース１１４は
基板１１０内で成層され、スプレッダ１０上に取付けら
れているチップ１２を、基板１１０に取付けることがで
きる他の種々の部品へ相互に接続する。
第２図の基板１１０は他に２個の空所１１６を有する。
それらの空所の中には従来の個別装置を入れることがで
きる。それら２個の空所１１６は単に示すだけのもので
ある。実際の基板の上または内部にはいくつかの他の電
子部品が取付けられ、かつ特定の回路を機能させるため
に要求に応じてトレースをそれらの部品へ適切に相互接
続できる。
第２図に示す実施例は導電条１１７も有する。
それらの導電条は基板１１０の縁部に沿って配置される
。基板１１０内のトレースが導電条１１７と基板１１０
に取付けられる種々の電子部品を接続する。導電条１１
７によりそれらの電子部品を従来のプリント回路板の縁
部コネクタを介して他の電機部品へ電気的に接続できる
。
第３図は第２図の３−３線に沿う第２図の基板１１０の
横断面図である。第３図は空所１１２の口部に位置させ
られている第１図のチップ−スプレッダ組立体も示す。
第３図かられかるように、チップ１２がスプレッダ１０
と基板１１０の空所１１２の壁２１０の間に入れられる
ように、チップ１２が空所１１２の中に下向きになって
入れられるようにスプレッダ１０が配置されていること
がわかる。
第３図は放熱器２１２も示す。この放熱器はスプレッダ
１０のチップ１２が設けられている面とは反対側の面に
取付けられる。この図に−おいては、放熱器２１２が基
板１１０の表面と面一になるように、基板１１０は空所
１１２の口部の中にくぼまされる。放熱器２１２は空気
中に露出され、かつチップ１２の表面積より広い表面積
を有するから、放熱器はチップ１２の冷却を助けること
ができる。放熱器はチップから熱をスプレッダを通じて
吸収し、吸収した熱を周囲の空気中へ放散する。
希望によっては、熱伝導部材（図示せず）をスプレッダ
の板１６に接合できる。このようにして、チップ１２か
らの熱は熱伝導部材を通じて放熱器２１２へ伝えられる
。
チップとスプレッダの組立体はいくつかのやり方で基板
１１０へ固定できる。たとえば、はんだペーストをスプ
レッダ１０の銅リード２６の上にシルクスクリーン法で
付着できる。それから、チップ１２が空所１１２の内部
に向くようにして（第３図）スプレッダ１０が空所１１
２の上に置かれると、基板１１０とスプレッダ１０の組
立体を、はんだペーストが融けるまで炉の中に置くこと
ができる。融けたはんだは各スプレッダリード２６を向
き合っているトレース１１４にはんだづけする。したが
って、基板１１０とスプレッダ１０は融けているはんだ
の温度に耐えられる絶縁部材で構成せねばならない。
はんだペーストが融けたら組立体全体を炉の外へ出す。
融けたはんだが再び凝固すると、そのはんだはチップ−
スプレッダ組立体を基板１１０へ電気的および機械的に
相互接続する。
導電性ポリマ接着剤をスプレッダ１０のリード２６ヘシ
ルクスクリーン法で付着させることによりでもチップ−
スプレッダ組立体を基板１１０へ固定することもできる
。スプレッダ１０を基板１１０へ取付けるためには、ス
プレッダ１０を単に引つくり返えして空所１１２の上に
置き、空所１１２の縁部に接続しているトレース１１４
にリード２６を接触させるようにするだけでよい。ポリ
マが硬化すると、そのポリマはスプレッダ１０を基板１
１０へ強固に保持し、スプレッダのり−ド２６をトレー
ス１１４へ電気的に接続する。
第１図〜３図に示されている実施例のリード２６はスプ
レッダ１０の中央部から半径方向に突出る。各リード２
６は隣りのリードから隔てられているから、湿気がリー
ド２６の間の隙間から空所１１２の中に入ってチップ１
２と、接続線２２と、リード２６の間の電気的接触を損
なうことがある。そのようなことが起きないようにする
ために、第３図に示すように、封止剤ビーズ２１４をス
プレッダ１０の縁部と基板の間に入れることができる。
　第４図は本発明のスプレッダ３１０の第２の実施例を
示す。先に述べた実施例と同様に、スプレッダ３１０の
中央に置かれている接合バッド３１４にチップ３１２が
取付けられる。しかし、この実施例では、スプレッダ３
１０の周囲に段３１６も設けられる。また、その段３１
６の表面にはんだづけできる銅製の封止環３１８が設け
られる。
第５図は第４図の５−５線に沿うスプレッダ３１０の横
断面図である。第５図は、基板の空所４１６の口部に設
けられた段４１４内に形成されたはんだづけ可能な銅製
の封止環４１２も有する。
空所内の封止環４１２はスプレッダ３１０の封止環３１
０と向き合う。
チップ−スプレッダ組立体を第５図に示すように基板４
１０へ取付ける前に、スプレッダ３１０上の封止環３１
８とリード４１６にはんだペーストがシルクスクリーン
法で付着される。それからのチップ−スプレッダ組立体
が、チップを下向きにして、空所４１６の上に置かれる
。はんだペーストが融けると、向き合っているスプレッ
ダリード４１８とトレース４２０が前記実施例と同様に
一緒にはんだづけされる。しかし、２つの向き合う封止
環３１８と４１２も一緒にはんだづけされる。したがっ
て、はんだが凝固すると、向き合うリードとトレースが
電気的および機械的に接続されるばかりでなく、空所４
１６の全体の周囲が気密封止される。この気密封止によ
り湿気が空所の中に入ることは防止される。
第６図は本発明の第３の実施例を示す。第４図に示され
ている実施例と同様に、この実施例もスプレッダ５１２
の縁部の周囲に段５１０を有する。
この実施例のスプレッダ５１２と基板５２０は熱可塑性
物質で作られ、とがった隆起部５１７が段５１０の中に
成型される。隆起部５１４は段５１０に沿ってスプレッ
ダ５１２の四辺全てにわたって延長する。チップを下向
きにしてスプレッダ５１２が空所５１６の中に置かれる
と、隆起部５１４の点が、空所５１６の口部５１８にお
ける基板５２０に成型されている段５１８に当る。先に
述べた２つの実施例と同様に、空所５１６の口部におい
てはリード５２２が向き合うトレース５２４に整列させ
られる。しかし、スプレッダ５１２がとがっている隆起
部５１４の上にのっているから、リード５２２はトレー
ス５２４から離されて保持される。
前記実施例と同様に、スプレッダリード５２２は、スプ
レッダ５１２が空所５１６の口部の上に置かれる前に、
はんだペーストを付着される。超音波はんだづけ装置５
２６をスプレッダ５１２の露出されている裏面に当てる
と、スプレッダの隆起部５１４の点と、段５１８の接触
点との間の摩擦により、隆起部５１４の先端部と段５１
８が一緒に融ける。それから、リード５２２がトレース
５２４に接触するまで、スプレッダ５１２が空所５１６
の中に落ちる。融けた隆起部５１４は基板空所５１６の
周囲に洩れを防ぐ封止を形成する。
それから、組立体全体を炉の中に入れてはんだペースト
を融かし、その後で組立体を冷却してはんだを凝固させ
ることにより、リード５２２をトレース５２４へはんだ
づけできる。このようにして、はんだがスプレッダ５１
２を基板５２０へ電気的および機械的に取付ける。スプ
レッダ５１２の周囲の超音波により融かされた隆起部５
１６はスプレッダ５１２を基板５２０へ接合することを
助けるとともに、空所５１６の内部でチップ５１２を気
密封止できる。
以上、本発明の３つの実施例について説明した。
しかし、本発明の要旨を逸脱することなしにそれらの実
施例を種々変更できることが理解される。
たとえば、第４図と第５図の封止環をスプレッダのリー
ドと同じ高さに位置させることができる。
この構造では、スプレッダの縁部の周囲に段が無く、か
つ基板中に一致する段は無い。
【図面の簡単な説明】
第１図は本発明のスプレッダの第１の実施例の中央部に
取付けられ、線が集積回路チップをスプレッダリードへ
接続している集積回路チップの斜視図、第２図はチップ
−スプレッダ組立体を受ける１つの大きい空所と、他の
種類の電子部品を受ける２つの小さい空所を有する本発
明の成型された基板の第１の実施例の斜視図、第３図は
集積回路チップとスプレッダおよび放熱器が基板空所の
中に位置させられている第２図の３−３線に沿う第２図
の基板の横断面図、第４図はスプレッダの縁部の周囲に
封止環が形成されている本発明のスプレッダの第２の実
施例の中央に取付けられている集積回路チップの斜視図
、第５図はチップを横を下にして、スプレッダの封止環
に向き合う封止環を有する基板に取付けられているスプ
レッダを示す第４図の５−５線に沿うスプレッダの横断
面図、ｇａ６図は基板の空所の上にチップが横を下にし
て取付けられている、周縁部にとがった熱可封塑止隆起
部が成型されている本発明の第３の実施例の横断面図で
ある。 １０．６１０，５１２・・・スプレッダ、２６゜４１８
．５２２・・・リード、１１０．５２０・・・基板、１
１２．１１６，４１６．５１６・・・空所、１１４゜４
２０．５２４・・・トレース、１１７・・・導電条、３
１６．５１０・・・段。 手続祁１正書（方式） 平成１年２月２６日 １、事件の表示 昭和６２年特許願第７１３１１号 ２、発明の名称 集積回路チップ取付けおよびパッケージ組立体３、補正
をする者 事件との関係　　特許出願人 ウェスタン、デジタル、コーポレーション４、代 理 人 （〒１０４）東京都中央区銀座２丁目１１番２号昭和６
４年１月６日 （発送臼　平成１年１月３１日） ６、補正の対象 図面

Claims (16)

    【特許請求の範囲】
  1. （１）空所を内部に有し、かつその空所から距離をおい
    て配置された複数の電子部品接続場所を上に有する絶縁
    基板と、 前記空所の口部の周縁部の周囲に隔てられた端部をおの
    おの有し、電子部品接続場所へ電気的に結合される複数
    の第１の導体と、 第１の側が前記空所の内部に面し、前記空所の口部を覆
    う絶縁部材と、 おのおの前記第１の導体に接触するように前記絶縁部材
    の第１の側の上に配置される複数の第２の導体と、 前記絶縁部材の第１の側の上に取付けられた電子部品と
    、 前記電子部品を前記第２の導体へ電気的に接続する接続
    手段と、 を備えることを特徴とする集積回路チップ取付けおよび
    パッケージ組立体。
  2. （２）前記絶縁部材の第１の側に取付けられる電子部品
    は集積回路チップであることを特徴とする特許請求の範
    囲第（１）項記載の集積回路チップ取付けおよびパッケ
    ージ組立体。
  3. （３）前記基板と前記絶縁部材の間に前記空所を気密封
    じする封止剤を更に備えることを特徴とする特許請求の
    範囲第（１）項記載の集積回路チップ取付けおよびパッ
    ケージ組立体。
  4. （４）前記絶縁部材は前記第１の側に向き合う第２の側
    を有し、前記組立体の前記第２の側には放熱器が取付け
    られることを特徴とする特許請求の範囲第（１）項記載
    の集積回路チップ取付けおよびパッケージ組立体。
  5. （５）前記第１の導体の外側で前記空所の口部を囲む前
    記基板上の封止可能な物質の第１のバンドと、 前記第１のバンドに向き合うように、前記第２の導体を
    囲む前記絶縁部材の第１の側上の封止可能な物質の第２
    のバンドと、 前記空所を気密封じする前記第１のバンドと前記第２の
    バンドの間の封止剤と、 を更に備えたことを特徴とする特許請求の範囲第（１）
    項記載の集積回路チップ取付けおよびパッケージ組立体
    。
  6. （６）前記封止剤ははんだであることを特徴とする特許
    請求の範囲第（５）項記載の集積回路チップ取付けおよ
    びパッケージ組立体。
  7. （７）前記封止剤は導電性ポリマであることを特徴とす
    る特許請求の範囲第（５）項記載の集積回路チップ取付
    けおよびパッケージ組立体。
  8. （８）空所を内部に有し、かつその空所から距離をおい
    て配置された複数の電子部品接続場所を上に有する絶縁
    基板と、 前記空所の口部の周縁部の周囲に隔てられた端部をおの
    おの有し、電子部品接続場所へ電気的に結合される複数
    の第１の導体と、 第１の側が前記空所の内部に面し、前記空所の口部を覆
    う絶縁部材と、 おのおの前記第１の導体に接触するように前記絶縁部材
    の第１の側の上に配置される複数の第２の導体と、 前記絶縁部材の第１の側の上に取付けられた電子部品と
    、 前記電子部品を前記第２の導体へ電気的に接続する接続
    手段と、 前記絶縁部材の前記第１の側から突き出て、前記第２の
    導体を囲む熱可塑性物質の隆起部と、を備えることを特
    徴とする集積回路チップ取付けおよびパッケージ組立体
    。
  9. （９）前記絶縁部材の第１の側に取付けられる電子部品
    は集積回路チップであることを特徴とする特許請求の範
    囲第（８）項記載の集積回路チップ取付けおよびパッケ
    ージ組立体。
  10. （１０）前記絶縁部材は前記第１の側に向き合う第２の
    側を有し、前記組立体の前記第２の側には放熱器が取付
    けられることを特徴とする特許請求の範囲第（８）項記
    載の集積回路チップ取付けおよびパッケージ組立体。
  11. （１１）前記絶縁基板と前記絶縁部材および前記隆起部
    は同じ熱可塑性物質で作られることを特徴とする特許請
    求の範囲第（８）項記載の集積回路チップ取付けおよび
    パッケージ組立体。
  12. （１２）第１の側を有する非導電性部材と、前記第１の
    側の中央に配置された集積回路チップ接合パッドと、 非導電性部材の第１の側にのみ配置される複数の導電性
    リードと、 を備え、各リードの一端が他端よりも前記非導電性部材
    の中心に一層近く配置されるように、前記リードは前記
    パッドから隔てられることを特徴とする集積回路チップ
    取付け組立体。
  13. （１３）前記リードを囲む前記第１の側上の封止可能な
    物質のバンドを更に備えることを特徴とする特許請求の
    範囲第（１２）項記載の集積回路チップ取付け組立体。
  14. （１４）前記絶縁部材の前記第１の側から突き出て、前
    記第２の導体を囲む熱可塑性物質の隆起部を更に備える
    ことを特徴とする特許請求の範囲第（１２）項記載の集
    積回路チップ取付け組立体。
  15. （１５）前記接合パッドに取付けられた集積回路チップ
    と、 複数の線と、 を備え、各線の一端はチップへ接続され、各線の他端は
    前記リードの１本の一層中心の端部へ接続されることを
    特徴とする特許請求の範囲第（１２）項記載の集積回路
    チップ取付け組立体。
  16. （１６）前記非導電性部材は前記第１の側に向き合う第
    ２の側を有し、前記組立体の前記第２の側には放熱器が
    取付けられることを特徴とする特許請求の範囲第（１２
    ）項、第（１３）項、第（１４）項および第（１５）項
    記載の集積回路チップ取付け組立体。
JP62071311A 1986-03-25 1987-03-25 集積回路チツプ取付けおよびパツケ−ジ組立体 Pending JPH02342A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/843,592 US4843188A (en) 1986-03-25 1986-03-25 Integrated circuit chip mounting and packaging assembly
US843592 1986-03-25

Publications (1)

Publication Number Publication Date
JPH02342A true JPH02342A (ja) 1990-01-05

Family

ID=25290468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62071311A Pending JPH02342A (ja) 1986-03-25 1987-03-25 集積回路チツプ取付けおよびパツケ−ジ組立体

Country Status (7)

Country Link
US (1) US4843188A (ja)
JP (1) JPH02342A (ja)
KR (1) KR900003826B1 (ja)
CA (1) CA1266725A (ja)
DE (1) DE3708309A1 (ja)
FR (1) FR2596608A1 (ja)
GB (1) GB2188485B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3111558A1 (de) 1980-03-25 1982-02-04 Canon K.K., Tokyo Verfahren und vorrichtung zum erzeugen und aufzeichnen zusammengesetzter bilder
JP4938650B2 (ja) * 2005-03-23 2012-05-23 Ｔｈｋインテックス株式会社 スクライブ装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
DE3924823A1 (de) * 1989-07-27 1991-02-21 Telefunken Electronic Gmbh Halbleiteranordnung
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JP2747113B2 (ja) * 1990-11-28 1998-05-06 北川工業株式会社 導電線内蔵筐体
DE4038168C2 (de) * 1990-11-30 1998-09-24 Daimler Benz Ag Verfahren zur Herstellung eines Multichip-Moduls
US5196377A (en) * 1990-12-20 1993-03-23 Cray Research, Inc. Method of fabricating silicon-based carriers
US5107328A (en) * 1991-02-13 1992-04-21 Micron Technology, Inc. Packaging means for a semiconductor die having particular shelf structure
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5856914A (en) * 1996-07-29 1999-01-05 National Semiconductor Corporation Micro-electronic assembly including a flip-chip mounted micro-device and method
US5734617A (en) * 1996-08-01 1998-03-31 Micron Technology Corporation Shared pull-up and selection circuitry for programmable cells such as antifuse cells
US5953276A (en) * 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US6104209A (en) * 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
GB2341482B (en) * 1998-07-30 2003-07-09 Bookham Technology Ltd Lead frame attachment for integrated optoelectronic waveguide device
JP2004165501A (ja) * 2002-11-14 2004-06-10 Alps Electric Co Ltd 回路モジュール
US20040195697A1 (en) * 2003-04-01 2004-10-07 United Test & Assembly Center Ltd. Method of packaging circuit device and packaged device
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8837159B1 (en) 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US20120009973A1 (en) * 2010-07-12 2012-01-12 Sony Ericsson Mobile Communications Ab Module Connection in a Printed Wiring Board
JP2019153658A (ja) * 2018-03-02 2019-09-12 富士通株式会社 基板モジュール及び基板モジュールの製造方法
EP3582259B1 (en) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Stepped component assembly accommodated within a stepped cavity in component carrier
US11540395B2 (en) * 2018-10-17 2022-12-27 Intel Corporation Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates
JP2021190524A (ja) * 2020-05-28 2021-12-13 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137659A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacture
JPS5853848A (ja) * 1981-09-25 1983-03-30 Nec Corp チツプキヤリア
JPS5860562A (ja) * 1981-09-14 1983-04-11 テキサス・インスツルメンツ・インコ−ポレイテツド 高端子数集積回路デバイス用パツケ−ジ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514273B2 (de) * 1964-08-21 1974-08-22 Nippon Electric Co., Ltd., Tokio Halbleiteranordmng
DE1614575A1 (de) * 1966-08-16 1970-05-27 Signetics Corp Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues
US3659035A (en) * 1971-04-26 1972-04-25 Rca Corp Semiconductor device package
US4054938A (en) * 1974-05-13 1977-10-18 American Microsystems, Inc. Combined semiconductor device and printed circuit board assembly
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
GB1539470A (en) * 1975-11-13 1979-01-31 Tektronix Inc Electrical connector
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
DE2607083A1 (de) * 1976-02-21 1977-09-01 Standard Elektrik Lorenz Ag Kunststoffgehaeuse mit elektrischem bauelement
GB2013027B (en) * 1978-01-19 1982-09-22 Int Computers Ltd Integrated circuit packages
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
US4396935A (en) * 1980-10-06 1983-08-02 Ncr Corporation VLSI Packaging system
GB2098398A (en) * 1981-05-13 1982-11-17 Honeywell Ltd Electronic packaging system
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
FR2535110B1 (fr) * 1982-10-20 1986-07-25 Radiotechnique Compelec Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137659A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacture
JPS5860562A (ja) * 1981-09-14 1983-04-11 テキサス・インスツルメンツ・インコ−ポレイテツド 高端子数集積回路デバイス用パツケ−ジ
JPS5853848A (ja) * 1981-09-25 1983-03-30 Nec Corp チツプキヤリア

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3111558A1 (de) 1980-03-25 1982-02-04 Canon K.K., Tokyo Verfahren und vorrichtung zum erzeugen und aufzeichnen zusammengesetzter bilder
JP4938650B2 (ja) * 2005-03-23 2012-05-23 Ｔｈｋインテックス株式会社 スクライブ装置

Also Published As

Publication number Publication date
GB8706636D0 (en) 1987-04-23
GB2188485A (en) 1987-09-30
KR870009613A (ko) 1987-10-27
FR2596608A1 (fr) 1987-10-02
GB2188485B (en) 1990-04-04
CA1266725A (en) 1990-03-13
US4843188A (en) 1989-06-27
DE3708309A1 (de) 1987-10-01
KR900003826B1 (ko) 1990-06-02

Similar Documents

Publication Publication Date Title
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
KR100256293B1 (ko) 반도체장치 및 그 제조방법
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
EP0421005B1 (en) Process of assembling an electronic package
GB2286084A (en) Electronic package with thermally conductive support
JPH09121002A (ja) 半導体装置及びその製造方法
JP4075204B2 (ja) 積層型半導体装置
JP3228339B2 (ja) 半導体装置およびその製造方法
JP2850462B2 (ja) 半導体装置及びその製造方法
JP2000243875A (ja) 半導体装置
JP3446695B2 (ja) 半導体装置
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JP2004119882A (ja) 半導体装置
JPH06163746A (ja) 混成集積回路装置
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
JP2001044326A (ja) 半導体装置およびその製造方法
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
KR100230919B1 (ko) 반도체 패키지
JPS61198656A (ja) 半導体装置
JPH0897329A (ja) 電子部品搭載装置
JP3711669B2 (ja) 電子部品搭載用基板