JPS5860562A - 高端子数集積回路デバイス用パツケ−ジ - Google Patents

高端子数集積回路デバイス用パツケ−ジ

Info

Publication number
JPS5860562A
JPS5860562A JP57159406A JP15940682A JPS5860562A JP S5860562 A JPS5860562 A JP S5860562A JP 57159406 A JP57159406 A JP 57159406A JP 15940682 A JP15940682 A JP 15940682A JP S5860562 A JPS5860562 A JP S5860562A
Authority
JP
Japan
Prior art keywords
package
terminals
terminal
support
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57159406A
Other languages
English (en)
Inventor
ジヨン・エス・プロコツプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS5860562A publication Critical patent/JPS5860562A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子装置のパッケージングの分野に関し、更に
詳しくは、＾端子数の集積回路装置のパッケージに関す
る。集積回路においては、多数の能動半導体素子がシリ
コンチップ上に形成され、適切な位置でリード線により
相互接続され、完全な回路が形成される。集積回路技術
が年ごとに進むにつれ、歩留まり率は、論理回路の大規
模配列が単一の半導体スライス上に製造可能となる程度
まで向上されてきた。望み通りに個別の回路を相互接続
し、スライスの端にポンディングパッドを提供する為、
第２、第３のレベルの相互接続が使用される。しかしな
がら、このような回路配列は、通常、非常に多数の外部
的な接続を必要とする。
ゲートアレイ、マイクロプロセッサ−及び超高速集積回
路（Ｖｌ−１３Ｉ　Ｃ）装置ニハ、現在、１００以上の
端子数を必要とする。
過去において、集積回路チップは、様々な方法でパッケ
ージされてきた。最も一般的なパッケージは、フラット
パック型、デュアルインライン型、気密チツブキｚノリ
ア型及びグリッドアレイ型のパッケージである。フラッ
トパックパッケージは、工業的には標準的なパッケージ
ではなく、一般には、特定の装置の要求にあわせて、生
産される。
リードは、通常パッケージの相対する二方の側からのび
ていて、一般に０．１００インチ（２，５４ｅ＋ｗ）か
ら０．０５０インチ（１，２７園−）の中心間間隔で形
成される。故に、このようなフラットパックパッケージ
は端子数が増加すると、領域利用の非能率が増加し、取
り扱いの障害となる。ある種のフラットパックパッケー
ジは、四方全部からのびるリードを有して設計されてい
る。しかし、改良はされていても、この設計では、まだ
非常に非能率的で高価で且つ取り扱いの困難なパッケー
ジしか生産できない。デュアルインラインパッケージは
集積回路チップをパッケージする標準的なものと考えら
れている。端子は、パッケージの相対する二方に配置さ
れ、パッケージの本体からプリント配線板（ＰＷＢ）又
はこの他の適当な基板上の穴を通って下方向へとのびる
格好で構成される。このような穴は一般にめっきを施さ
れ、リードは穴にハンダづけされ、残りの回路に対する
相互接続点となる。しかしながら、６４以上の端子数を
持つデュアルインラインパッケージは、いくつかの理由
によって突際的とは考えられていない。このような理由
で最も重要なものとしては、高価であること、パッケー
ジのもろさ及び取り扱い上の問題及びパッケージの領域
利用の効率の問題などである。故に６４以上の端子数を
持つ場合デュアルインラインパッケージは標準的とは言
えない。
チップキャリアでは、通常パッケージの周囲（四方全部
）に０．０４０インチ（１，０１６嘗■）又は０．０５
０インチ（１，２７ｇｖ）の中心間間隔で配置される端
子を有する正方形のものである。
チップキャリアパッケージは、表面載置型の装置である
ので、チップキャリアが載置される基板を通ってのびる
ビンは一本もない。よって、チップパッケージの下の下
部の基板層のいずれかの位置に導体の線を°配線するこ
とができる。これによって比較的少い廟の中で高集積の
ボードを配線することが可能となる。しかしながら、こ
の高端子数チップキャリアの主要な欠点は一つは、パッ
ケージ領域に対する端子数という意味Ｃ非効率的である
点である。８４以上の端子数を持つチップキャリアのパ
ッケージ領域は、チップナイズよりむしろ端子数及びビ
ンアウトの空間によって左右され、パッケージングの能
力が下がってしまう。
グリッドアレイ（又はスペースアレイ）パッケージは、
チップキャリアと同様に正方形であるが、通常は、ビン
の型である端子はパッケージの底面のみから突きだして
いて、プリント配線板又は、この他の適当な基板中のメ
ンキされた穴にさしこまれるように設計されている。現
在このようなグリッドアレイパッケージは標準化されて
おらず、リード型又はリードレス型の両方を入手できる
。
リード又は端子は一般に０．１００インチ（２，５４１
−）のグリッド中心間間隔で設けられる。しかしながら
リード型リードレス型のいずれの型にしても、パッケー
ジの本体の下になるハンダづけを目で見て調べることは
できない。言い換えれば、プリント配線板の一番上の面
に設けられるハンダづけ部は、パッケージ本体によって
かくれてしまうということである。軍事上の応用例に関
しては、この事は非常に重大であるので、Ｘ線のような
高価で信頼性の見込みの少い検査技術を利用せざるを得
ない。グリッドアレイパッケージには、もう１つもつと
重大な問題が存在する。即ち、一定の空間をあけて配置
される端子のグリッドがプリント配線板を完全に通って
伸びていることによってプリント配線板のこの領域は主
としてパッケージの相互接続導電線の為だけに利用が限
られてしまう。与えられるプリント配線板に取りつける
ことのできる装置の数が限られてしまうことによってこ
の非能率性がゲートアレイ及びＶＬＳＩデバイスの潜在
する有効性の限界に影響を与えることになる。更にビン
が完全に配線板を通って伸びているのでこの事が相互配
線導電線の配線に使用できる領域を実際上、使えなくし
ている。これによってプリント配線板内の層の数は増加
することになり結局プリント配線板のコストが上がって
しまう。
リードレスグリッドアレイパッケージのある改変例はパ
ッケージ本体の中を通る穴を金属化したものを用いてい
る。これは、ビンが、配線板上に載置され、さしこまれ
るのに適当な設計になっている。この方法によってもま
だプリント配線板の配線の有効性の問題を有していて、
ハンダづけ部がかくれているという問題もまだ残ってい
る。
従って、本発明の目的は、非常に小さな領域に非常に多
数の外部リードを持つ表面載置型ｔＣデバイス用パッケ
ージを提供することである。
本発明の第２の目的は、プリント配線板（ＰＷＢ）又は
、この他ＩＣを取りつける基板の配線の集積度に限定を
与えないＩＣ装置用パッケージを提供することである。
本発明の第３の目的は、プリント配線板又はその他の適
当な基板に中間ビン又は端子を使用しないでＰＷＢに直
接表面に載置できる多数の外部端子を有するＩＣ装置用
パッケージを提供することである。
本発明の第４の目的は、標準のプリント配線板又はその
他の基板の規格と容易にあわすことができるＩＣ装置用
パッケージを提供することである。
本発明の第５の目的は、取りつけるハンダづけが全で目
で検査できるような方法でプリント配線板又はその他の
基板と結合するＩＣ装置用パッケージを提供することで
ある。
本発明の第６の目的は、テスト、バーンイン工程及び回
路の相互接続の為のソケットの着格に容易にあうＩＣ装
置用パッケージを提供することである。
本発明の第７の目的は、現在の製造装置を用いて製造す
るので、経済的であり且つ信頼性を持ち構造的に高集積
度を持つＩ　Ｃ＠胃用パッケージを提供することである
。
経済的に製造される非常に多数のリードを持つＩＣ装置
用パッケージを提供することである。
以下、図を参照しながら実施例を用いて、本発明の詳細
な説明する。
まず第１図及び第２図を参照すると、本発明に従って構
成される表面載置型高端子数ｔＣデバイスバッケージ１
０が示されている。パッケージ１０は、セラミック、エ
ポキシ注入ファイバーグラス構造、フェノールのプリン
ト回路板材料又はもし必要であれば例えばの例として絶
縁コーティングを付した金属シートとがいった適当ない
ずれかの絶縁材料から作られる支持部１２を有している
。パッケージ１０は、以下に示すような方法でプリント
配線板（ＰＶＶ′Ｂ）１４又はその他の適当な基板と接
続される。プリント配線板１４は、エポキシ注入ファイ
バーグラス構造、フェノールのプリント回路板その他、
又は、絶縁コーティングを付した金属シートといったよ
うな一般にプリント回路に使用されるいずれかの物質か
ら実質上作成される。くぼみ１６は、支持部１２の中に
形成′され、ここに集積回路（ＩＣ）デバイス１８（し
ばしばＩＣチップ又はグイと呼ばれる）がすえつけられ
る。半導体チップは、例えばマイクロプロセッサ−、ゲ
ートアレイ、マイクロコンピュータ等といったあらゆる
型の回路を形成できる。この観点から図面は必ずしも正
しい縮尺を示すものではなく、単に最終的なパッケージ
を示すにすぎない事を覚えておかなくては、ならない。
ＩＣデバイス１８の外部回路の為に作るそれぞ゛れの接
続電極の為、ポンディングパッド２０がチップの表面に
形成される。ＩＣチップ１８がくぼみ１６の中に位置合
わせされた後でポンディングパッド２゜からワイヤボン
ディング端子２２にのびるワイヤ２４をボンディングす
ることによって、ポンディングパッド２０は、ＩＣチッ
プを入れるくぼみ１６のまわりを囲うワイヤボンディン
グ端子２２の列に接続される。このボンディング工程は
、従来の超音波ボンディング又は熱圧着ボンディング技
術を用いて行われる。
端子及び周辺端子の第１の組２Ｂは支持部１２の四方側
部に形成される。周辺端子２６は、支持部１２の一番上
の表面３０に拡張バッド２８及び支持部１２の底部表面
３４に拡張パッド３２を有している。好ましい実施例に
おい、で、周辺端子２６は中心間間隔０．０５０インチ
（１，２７−−）で支持部１２の上に形成される。支持
部１２の端に設けられた金属化させた切り込み３６は支
持部の上部表面３０及び底部表面３４に配置された拡張
バンド２８及び３２を相互接続している。
端子及び金属化した穴の端子３８第２の組は、周辺端子
２Ｂと接近して形成され、支持部１２を通る金属化した
穴４０を有している。拡張バッド４２は、支持部１２の
底部表面３４の金属化した穴４０に接続され、第２の拡
張パッド４４は、支持部１２の上部表面３０の金属化し
た穴４０に接続される。本実施例では、拡大パッド４２
及び４４は、環状の（丸い）金属化したバッドである。
第１図で示す実施例では、金属化した穴の端子３８は、
周辺端子２Ｂの内側に配置され互い違い又は交互に位置
する。端子３８も、支持部１２の端と平行な列に配置さ
れる。
複数の線状導電体４６（第１図で示し第２図では図示せ
ず）は、ワイヤボンディング端子２２と周辺端子２Ｂを
相互接続している。同様な方法で、線状導電体４８は、
ワイヤボンディング端子２２と金属化した穴の端子３８
（第１図及び第２図で点線で示す。）を相互接続する。
第２図でより明確にわかるように、支持部１２は、多層
構造であってその中を通って種々の導電体が配線される
ようになっている。
第２図は、中間ピンや端子を使わずにパッケージ１０が
どのようにして直接表面に載置されているかを示してい
る。第２図から、周辺端子２６の拡張パッド３２が基板
１４上の端子５ｏの上に位置するようにパッケージ１ｏ
”をいかに基板１４上に表面載置するかを示している。
即ち以下のような方法である。金属化した穴の端子３８
の裏側表面３４の環状のリング４２は基板１４上の拡張
端子５２の上に位置するように形成される。第３図は、
基板１４と位置あわせの行なわれたパッケージ１０（こ
の外形は点線で示されている。）の平面図を示す。複数
の拡張バッド５ｏは、周辺端子２６（第２図で示す）と
位置あわせされ、複数の拡大バッド５２は金属化した穴
の端子３８（これも第２図で示す）と位置あわせされて
いる。
第３図は基板上１４上の電子回路がパッケージ１０と相
接する為に使用される「フットプリント」（又は、電気
的な相互接線のパターン）を示す。
第３図で示す（第２図では図示していない）内部メッキ
された穴５４は種々の端子５０及び５２を多層構造の導
電体を中に持つプリント配線板に配置された様々な線状
の導電体に相ｎ接続する為に設ける。
第２図を再び参照すると、従来のハンダづけ技術を用い
て表面載置型高端子数ＩＣデバイス用パッケージがＰＷ
Ｂｌ　４に取りつけられている。通常、ハンダは、拡大
バッド５０及び５２にメッキ法又はスクリーン印刷法で
プリントされる。パッケージ１０が適当な位置に納まる
と・、ハンダが融点に達し、ハンダがとけて流れ、第２
図のパッケージの左側の電極の間に示すように電気的接
続を形成するように温度を上昇させる。パッケージ１０
が表面載置である事による特徴の顕著な利点は、ハンダ
が周辺端子２６の金属化した切り込み３６をのぼってゆ
き、またパッケージ１０の本体内の端子３８の金属化し
た穴４０の中ものぼってゆきなめらかな帯部５６（端子
２６を拡大バッド５０に接続する）及び帯部５８（拡大
バッド５２を金属化した穴の端子３８に接続する）を形
成するので、ハンダづけの検査が容易になることである
。故に、バッ、ケージ１０とＰＷＢｌ　４の間の接続が
良好であるかを判断しなくてはならない検査者は、パッ
ケージ周辺とパッケージ１０の本体の穴の中ハンダがぴ
ったり結合して非常になめらがな帯部５６を形成してい
るかを見分ければよい。
パッケージ１０の本体内の端子３８に関する検査は、適
当な照明及び拡大鏡を用いて穴の中を上から見ることに
よって実行可能である。拡大鏡は、現在のハイブリット
及び集積回路のような高集積装置の検査には、決まって
使用されるので拡大鏡を使って金属化した穴の端子３８
を検査することは重大な障害とはならない。
第４図は、集積回路チップ１８（第２図）を大気からシ
ールして隔離するキャップ又は蓋をつけた本発明に従っ
て構成されるパッケージを遠近法で示した図である。パ
ッケージ１０は、単一層チップキャリアを作る為に使用
されているガラス材を硬化させることによるホットキレ
ツブシ−リング技術を使うように設計されている。この
技術は、非常に高速にシールを作りだし、ＩＣデバイス
の生産量を上げる為に有利であり、且つ高熱状態にＩＣ
を置く時間を最小にし、これによってチップの信頼性を
保つことができる。
第５図は、集積回路チップ１Ｂ（第１図で示す）をおお
うように蓋６０を定位置に配置したパッケージ１０の部
分的な平面図を示す。本実施例において、金属化した穴
の端子３８の第１の列は、そのすぐ内側に配置される金
属化した穴の端子６２の第２の列とともに支持部１２の
端と平行に配置されて示されている。複数の端子３８及
び６２は、本発明では正方形に配列されたグリッドを形
成する。しかし、他の幾何学的形状（長方形、ダイヤ形
等のような）であってもさしつかえない。金属化した穴
の端子６２の第２の列を設けることで、パッケージ１０
に設けることのできる端子の数は、急激に増加する。
第６図は、蓋がつけられ、本発明に従って構成されたパ
ッケージ１０及び周辺端子２６と金属化した穴の端子３
８を示す。しかしながら、本実施例では、端子２６及び
３８の下の拡張バッド３２及び４２（図示せず）は、＾
さを高くしたり、持ちあげたりすることができる。拡張
パッド２Ｂ及び４４もまた＾さを上げることができる。
底部のパッド３２及び４２の高さを高くすることによっ
て（０，０１５インチ（０，３Ｂ１讃霞）の高さまで例
えば上げる）パッケージ１０は、基板１４から更に離れ
ることになり、（第２図で示す）空間６４を生ずるので
ハンダづけやその他の工程の後でのＰＷＢｌ４のクリー
ニングが容易になる。
パッケージ１０がＰＷＢｌ　４を通してとりつけられる
ビンを持たない表面載置型の装置となるように構成され
ることによって、実際上パッケージ１０の下のＰ　Ｗ　
Ｂの領域が全部利用可能な状態となる。これによって、
ＰＷＢｌ７の最大の相互接続集積度まで達することが可
能となり更に（パッケージ１０と同様の）パッケージを
もつと多くＰＷＢ１４上に取りつけ可能となる。このこ
とは、他のパッケージで可能な数よりもつと多数のデバ
イスを同一基板上にパッケージングできるという意味で
ＶＬＳＩ　　ＶＨ８ＩＣ及びゲートアレイデバイスへの
応用に対し特に重要な意味を持つ。故に、可能な限り最
小のパッケージング体積内に最大の機能性を与えること
ができ、ＶＬＳＩＶＨ３ＩＣ及びゲートアレイ技術の性
能をフルに利用することができる。
前に述べたように、本実施例では、０．０５０インチ（
１，２７ｍｇｚ）の中心間間隔で全ての端子が配列され
ていて、これは現在製造中のソケットの製造可能な範囲
内に合致している。故にパッケージ１０はテスト工程、
バーンイン工程及びシステム利用の為のソケットを容易
に開発可能である。
このようなソケットは、支持部１２の上部表面の拡大パ
ッド２Ｂ及び４４と相互接続する。パッケージの周辺を
囲って端子を配置することで従来のグリッドアレイパッ
ケージでは使用されな０ノえツケージ部分を利用するこ
とができ、従来のグリッドアレイパッケージと比較し小
さなパッケージ領域で端子数の増えたパッケージを開発
することができる。計算ではパッケージ本体内のパッケ
ージの端から０．０７５インチ（１，９０５−議）の位
置に中心間間隔０．０５０インチ（１，２７−ｍ）で端
子の列を設けることによってＯ−０５０インチ（１，２
７ｍ−）の中心間間隔で６８の端子を持つチップキャリ
アパッケージで現在使用されていると同じ大きさの領域
内に１２４の端子を設けることができるようになる。パ
ッケージ内にパッケージの各々の端と平行に０．０５０
インチ（Ｌ、２７＋ｓ）だけ内側に端子の列をもう１列
配列することによって同じ範囲に１７２までの端子を設
けることができる。故に、このようなパッケージは両方
とも、従来のどのパッケージよりかなり有効率が高くな
っておりＶＬＳＩ又はゲートアレイデバイスの応用の為
には非常に適している。
このことについては、以下で示すテーブル１でもつと明
らかに示す。
テーブル１ パッケージの比較 （注） （１）　単位眸１平方インチ（６４５，１６５ｍ２　） （２）　　ＩＣチップの実際のサイズによって１７２の
端子を含ませることが可能で あることを意味する。
（３）　このサイズ及び広さのパッケージに対し、さら
に金属化した穴の端子を加 えることによって端子数はもつと増加 できる。
故にここに示すパッケージ１０の設計によって非常に小
さな領域に多数の端子を設けることを実現し、プリント
配線板１４の配線の集積度に制限を与えないようにし、
全てのハンダづけが目で検査できるようにし、テスト工
程やバーンイン工程及び回路の相互接続の為のソケット
の利用も容易で且つ比較的容易にパッケージの下の領域
をクリーニングすることができる。故に当初の目的を全
て達成でき、ＶＬＳＩ　　ＶＨ８ＩＣゲートアレイ等の
将来性の高いデバイスに特に適合する極めて有効な特徴
を持つパッケージを提供することができる。
本発明はここでは特定な装置に関し本発明を図示し、説
明してきたが変形及び改変も、添付特許請求の範囲によ
って規定される本発明の主旨から離れるものではないと
いうことは明らかであることは理解されよう。
【図面の簡単な説明】
第１図は、本発明に従って構成される高端子数チップキ
ャリヤ装置の平面図である。 第２図は、プリント配線板（ＰＷＢ）又はその他の適当
な基板に取り付けられた本発明に従って構成されるパッ
ケージの側面図である。 第３図は、本発明に従って構成されるパッケージの為の
「フットプリント」を有゛するプリント配線板又はその
他の基板の一部を示す図である。 第４図は、パッケージの上に蓋を′のせたパッケージを
丞す斜視図である。 第５図は、金属加工した穴のグリッド構造を示す装置パ
ッケージの平面図である。 第６図は、端子を持ちあげたパッケージの一部を示す図
である。 代理人　浅　　村　　　皓 外４名

Claims (1)

  1. 【特許請求の範囲】 （１）　上部及び底部表面を有する支持部と；上記支持
    部の少くとも一方の端に形成され上記支持部の底部表面
    に拡張パッドを有する第１の組の端子と： 上記第１の組の端子に接近して設けられる第２の組の端
    子であって、上記支持部を通る金属化した穴を上記第２
    の組の各々の端子が有し、上記支持部の底部表面の拡張
    パッドを上記金属化した穴が有している上記第２の組の
    端子と；を有する高端子数ＩＣデバイス用パッケージ。 （２）　上記第１の組及び第２の組の各々の端子が上記
    支持部の上部表面の拡張パッドを有する特許請求の範囲
    第１項の高端子数ＩＣデバイス用パッケージ。 （３）　上記第２の組の端子に対する上記拡張パッドが
    環状の金属化したバラＶを有する特許請求の範囲第２項
    の高端子数ＩＣデバイス用パッケージ。 （４）　上記支持部の底部表面の上記拡張パッドのうち
    選択されたものが轟く形成されている特許請求の範囲第
    １項の高端子数ＩＣデバイス用パッケージ。 （５）　上記第２の組の端子が上記第１の組の端子の内
    側に配置される特許請求の範囲第１項の高端子数ＩＣデ
    バイス用パッケージ。 （６）　上記第２の組の端子の上記選択されたも′のが
    上記第１の組幌端子と交互の位置に置かれる特許請求の
    範囲第１項の高端子数ＩＣデバイス用パッケージ。 （７）　上記高端子数ＩＣデバイス用パッケージが、上
    記第２の組の端子と接近して設けられた第３の組の端子
    を有し、その各々の端子が上記支持部を通る金属化した
    穴を有し、上記金属化した穴が上記支持部の底部表面に
    拡張パッドを有している特許請求の範囲第１項の高端子
    数ＩＣデバイス用パッケージ。 （８）　上記第２及び第３の組の端子がグリッド状パタ
    ーンを形成する特許請求の範囲第７項の高端子数ＩＣデ
    バイス用パッケージ。 （９）　上記グリッド状パターンが正方形である特許請
    求の範囲第８項の高端子数ｌＣデバイス用パッケージ。 （１０）　上記第２及び第３の組の端子がｏ、ｉｏｏイ
    ンチ（２，５４ｖｅ）以下の中心間間隔を持つ特許請求
    の範囲第９項の高端子数ＩＣデバイス用パッケージ。 （１１）　上記支持部の材料が絶縁体である特許請求の
    範囲第１項の高端子数ＩＣデバイス用パッケージ。 （１２）　上記絶縁体がセラミックである特許請求の範
    囲第１１項の高端子数ｌＣデバイス用パッケージ。 （１３）　上記第１の組の端子が支持部の端に位置し、
    支持部の底部表面の拡張パッドと接続する金属化した切
    りこみを有している特許請求の範囲第１項の高端子数Ｉ
    Ｃデバイス用パッケージ。 〈１４）　上記及び底部表面を有する支持部と、集積回
    路チップに接続する為に上記支持部上に所定のパターン
    を有する複数のワイヤボンディング端子と、 上記支持部の端に形成される周辺端子と、上記支持部内
    の金属化した穴の端子と、 上記ワイヤボンディング端子と上記周辺及び金属化した
    穴の端子を相互に接続する上記支持体によって支えられ
    る線状の導電体とを有する基板に取りつける為の表面載
    置型高端子数ＩＣデバイス用パッケージであって、これ
    によって周辺及び金属化した穴の端子によってＩＣデバ
    イスパッケージがハンダづけで上記基板に取りつけられ
    る時、周辺端子の上のハンダの帯及び各々の金属化した
    穴の端子内をのぼってくるハンダがハンダによる接続が
    良好であることを示す上記表面載置型高端子数ＩＣデバ
    イス用パッケージ。 （１５）　上記周辺端子及び金属化した穴の端子の両方
    が−Ｆ配支持部の底部表面に拡張パッドを有する特許請
    求の範囲第１４項の表面載置型高端子数ｌＣデバイス用
    パッケージ。 （１６）　上記周辺端子及び金属化した穴の端子の両方
    が上記支持部の上部表−に拡張パッドを有する特許請求
    の範囲第１５項の表面載冒型高端子数ＩＣデバイス用パ
    ッケージ。 （１７）　金属化した穴の端子の為の拡張パッドは環状
    に金属化されたパッドである特許請求の範囲第１６項の
    表面載置型高端子数ＩＣデバイス用パッケージ。 （１日）　上記線状の導電体が支持部内の異るレベルに
    位置し、ＩＣ端子と周辺及び金属化した穴の端子を特徴
    とする特許請求の範囲第１４項の表面載誼型高端子数Ｉ
    Ｃデバイス用パッケージ。 （１９）　上記基板の底部表面の上記拡張パッドの選択
    されたものが轟く上っている特許請求の範囲第１５項の
    表面載置型高端子数ＩＣデバイス用パッケージ。 （２０）　上記金属化した穴の端子が上記周辺端子の内
    側に位置する特許請求の範囲第１４項の表面載置型高端
    子数ＩＣデバイス用パッケージ。 （２１）　上記金属化した穴の端子の選択されたものが
    上記周辺端子の間に交互の位置で配置される特許請求の
    範囲第１４項の表面載置型高端子数ＩＣデバイス用パッ
    ケージ。 （２２）　第１の組の金属化した穴の端子に接近して位
    置プる第２の組の金属化した穴の端子をさらに含むパッ
    ケージであって、上記第２の組の金属化した穴が上記支
    持部を通る金属化した穴を有し、上記支持部の底部表面
    に拡張パッドを有する特許請求の範囲第１４項の表面載
    置型＾端子数ＩＣデバイスパッケージ。 （２３）　上記２組の金属化した穴の端子がグリッド状
    のパターンを有する特許請求の範囲第２２項の表面載置
    型高端子数ＩＣデバイス用パッケージ。 （２４）　上記グリッド状のパターンが正方形である特
    許請求の範囲第２３項の表面載置型高端子数ＩＣデバイ
    ス用パッケージ。 （２５）　上記第１及び第２の組の金属化した穴の端子
    が０．１００インチ（２，５４−■）以下の中心間間隔
    を持つ特許請求の範囲第２４項の表面載置型高端子数Ｉ
    Ｃデバイス用パッケージ。 （２６）　上記支持部の材料が絶縁体である特許請求の
    範囲第１４項の表面載置型高端子数ＩＣデバイス用パッ
    ケージ。 （２７）　上記絶縁体がセラミックである特許請求の範
    囲第２６項の表面載置型高端子数ＩＣデバイス用パッケ
    ージ。 （２８）　上記周辺端子が支持部の端に位置し、支持部
    の底部にある拡張パッドと接続する金属化した切りこみ
    を有している特許請求の範囲第１５項の表面載置型高端
    子数ＩＣデバイス用パッケージ。 （２９）　上部及び底部表面を有する支持部と、上記支
    持部の周辺に位置する第１の組の端子と、上記支持部上
    に位置し、上記第１の組の端子の内側に位置する第２の
    組の金属化した穴の端子とを有する高端子数ＩＣデバイ
    ス用パッケージ。
JP57159406A 1981-09-14 1982-09-13 高端子数集積回路デバイス用パツケ−ジ Pending JPS5860562A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/301,698 US4437141A (en) 1981-09-14 1981-09-14 High terminal count integrated circuit device package
US301698 1981-09-14

Publications (1)

Publication Number Publication Date
JPS5860562A true JPS5860562A (ja) 1983-04-11

Family

ID=23164481

Family Applications (2)

Application Number Title Priority Date Filing Date
JP57159406A Pending JPS5860562A (ja) 1981-09-14 1982-09-13 高端子数集積回路デバイス用パツケ−ジ
JP63008200A Pending JPS63211660A (ja) 1981-09-14 1988-01-18 集積回路用高端子数パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP63008200A Pending JPS63211660A (ja) 1981-09-14 1988-01-18 集積回路用高端子数パッケージ

Country Status (4)

Country Link
US (1) US4437141A (ja)
EP (1) EP0074816B1 (ja)
JP (2) JPS5860562A (ja)
DE (1) DE3278059D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213364A (ja) * 1987-02-27 1988-09-06 Ibiden Co Ltd 半導体搭載用基板
JPH02342A (ja) * 1986-03-25 1990-01-05 Western Digital Corp 集積回路チツプ取付けおよびパツケ−ジ組立体

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
DE3516954A1 (de) * 1984-05-14 1985-11-14 Gigabit Logic, Inc., Newbury Park, Calif. Montierte integrierte schaltung
DE3430849A1 (de) * 1984-08-22 1986-03-06 Gerd 7742 St Georgen Kammerer Verfahren zur raeumlichen ausweitung der elektrischen verbindung zwischen den anschlusskontakten hochintegrierter elektronischer bauelemente und den kontaktstellen einer elektrischen anschlussvorrichtung auf einem bauelementetraeger
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
FR2603739B1 (fr) * 1986-09-05 1988-12-09 Cimsa Sintra Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible
JPS63169793A (ja) * 1987-01-07 1988-07-13 株式会社村田製作所 プリント基板へのチツプ部品の取付構造
US4860443A (en) * 1987-01-21 1989-08-29 Hughes Aircraft Company Method for connecting leadless chip package
US4858072A (en) * 1987-11-06 1989-08-15 Ford Aerospace & Communications Corporation Interconnection system for integrated circuit chips
US4918335A (en) * 1987-11-06 1990-04-17 Ford Aerospace Corporation Interconnection system for integrated circuit chips
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
US5091825A (en) * 1988-03-29 1992-02-25 Hughes Aircraft Company Orthogonal bonding method and equipment
US4882657A (en) * 1988-04-06 1989-11-21 Ici Array Technology, Inc. Pin grid array assembly
EP0341504A3 (en) * 1988-05-09 1991-01-16 General Electric Company Plastic chip carrier package and method of preparation
US4899256A (en) * 1988-06-01 1990-02-06 Chrysler Motors Corporation Power module
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
US4893216A (en) * 1988-08-09 1990-01-09 Northern Telecom Limited Circuit board and method of soldering
US5459634A (en) * 1989-05-15 1995-10-17 Rogers Corporation Area array interconnect device and method of manufacture thereof
US5014162A (en) * 1989-06-27 1991-05-07 At&T Bell Laboratories Solder assembly of components
DE3923533A1 (de) * 1989-07-15 1991-01-24 Diehl Gmbh & Co Anordnung eines integrierten schaltkreises auf einem schaltungstraeger
JP2799472B2 (ja) * 1990-05-31 1998-09-17 イビデン株式会社 電子部品搭載用基板
WO1991016740A1 (en) * 1990-04-16 1991-10-31 Mckenzie Socket Technology, Inc. Intermediary adapter-connector
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5132879A (en) * 1990-10-01 1992-07-21 Hewlett-Packard Company Secondary board for mounting of components having differing bonding requirements
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5177863A (en) * 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
US5589668A (en) * 1993-05-12 1996-12-31 Hitachi Cable, Ltd. Multi-metal layer wiring tab tape carrier and process for fabricating the same
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5473510A (en) * 1994-03-25 1995-12-05 Convex Computer Corporation Land grid array package/circuit board assemblies and methods for constructing the same
TW276356B (ja) * 1994-06-24 1996-05-21 Ibm
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
CA2156795C (en) * 1994-08-31 1999-08-17 Yuzo Shimada An electronic device assembly and a manufacturing method of the same
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
TW353223B (en) * 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
JP2000515315A (ja) * 1996-05-31 2000-11-14 ザ ウィタカー コーポレーション 印刷配線基板上のチップのためのリード取付
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US6040624A (en) * 1997-10-02 2000-03-21 Motorola, Inc. Semiconductor device package and method
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
US6689634B1 (en) * 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
JP2004523908A (ja) * 2001-01-17 2004-08-05 ハネウェル・インターナショナル・インコーポレーテッド プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ
US6722896B2 (en) * 2001-03-22 2004-04-20 Molex Incorporated Stitched LGA connector
US6694609B2 (en) 2001-03-22 2004-02-24 Molex Incorporated Method of making stitched LGA connector
US9155544B2 (en) 2002-03-20 2015-10-13 P Tech, Llc Robotic systems and methods
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US7205652B2 (en) 2005-03-23 2007-04-17 Delphi Technologies, Inc Electronic assembly including multiple substrates
DE102007041770A1 (de) * 2007-09-04 2009-03-05 Continental Automotive Gmbh Leiterplattenstapel aus löttechnisch miteinander verbundenen Leiterplatten
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
US7829977B2 (en) * 2007-11-15 2010-11-09 Advanced Semiconductor Engineering, Inc. Low temperature co-fired ceramics substrate and semiconductor package
JP2010093109A (ja) 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
WO2011017676A1 (en) * 2009-08-07 2011-02-10 Advanced Processor Architectures, Llc Distributed computing
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US20110278054A1 (en) * 2010-05-14 2011-11-17 I-Tseng Lee Circuit board with notched conductor pads
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
FR3040532B1 (fr) 2015-08-31 2017-10-13 St Microelectronics Tours Sas Puce a montage en surface
GB2600918B (en) * 2020-10-30 2022-11-23 Npl Management Ltd Ion microtrap assembly and method of making of making such an assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124248A (en) * 1979-03-20 1980-09-25 Nec Corp Leadless package
JPS5636153B2 (ja) * 1972-11-16 1981-08-21

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL103250C (ja) 1954-08-02 1962-07-16
US2986675A (en) 1958-06-30 1961-05-30 Engineered Electronics Company Electronic structure
BE630750A (ja) 1962-04-09 1963-04-08
BE631489A (ja) 1962-04-27
FR2181892B2 (ja) * 1967-02-02 1979-07-27 Bunker Ramo
US3656058A (en) 1969-07-02 1972-04-11 Claude L Leathers Environmental test bed assembly for miniature electronic components
US3588615A (en) 1970-03-02 1971-06-28 Ibm Pluggable module connector system
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
JPS5568658A (en) * 1978-11-17 1980-05-23 Matsushita Electric Ind Co Ltd Lead wireless integrated circuit package
EP0016522B1 (en) * 1979-02-19 1982-12-22 Fujitsu Limited Semiconductor device and method for manufacturing the same
DE3030763A1 (de) * 1979-08-17 1981-03-26 Amdahl Corp., Sunnyvale, Calif. Packung fuer eine integrierte schaltung in plaettchenform
US4288841A (en) 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636153B2 (ja) * 1972-11-16 1981-08-21
JPS55124248A (en) * 1979-03-20 1980-09-25 Nec Corp Leadless package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02342A (ja) * 1986-03-25 1990-01-05 Western Digital Corp 集積回路チツプ取付けおよびパツケ−ジ組立体
JPS63213364A (ja) * 1987-02-27 1988-09-06 Ibiden Co Ltd 半導体搭載用基板

Also Published As

Publication number Publication date
US4437141A (en) 1984-03-13
DE3278059D1 (en) 1988-03-03
EP0074816A2 (en) 1983-03-23
EP0074816B1 (en) 1988-01-27
EP0074816A3 (en) 1985-01-30
JPS63211660A (ja) 1988-09-02

Similar Documents

Publication Publication Date Title
JPS5860562A (ja) 高端子数集積回路デバイス用パツケ−ジ
US6214641B1 (en) Method of fabricating a multi-chip module
US4772936A (en) Pretestable double-sided tab design
US7372138B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods
US6331939B1 (en) Stackable ball grid array package
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
EP0073149B1 (en) Semiconductor chip mounting module
US7550842B2 (en) Integrated circuit assembly
US6195268B1 (en) Stacking layers containing enclosed IC chips
JP2004235606A (ja) キャノピー型キャリアを有する電子モジュール
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
JPS5860565A (ja) 集積回路用キヤリア
US5324985A (en) Packaged semiconductor device
TW440981B (en) Multiple line grids incorporating therein circuit elements
JPH01261849A (ja) 半導体装置の製造方法
US6329594B1 (en) Integrated circuit package
JPS6356706B2 (ja)
JP3330468B2 (ja) 配線基板及び半導体装置
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
KR100720410B1 (ko) 수동소자가 패턴된 반도체 패키지용 섭스트레이트
JPH038366A (ja) 半導体装置用パッケージ
US20030002267A1 (en) I/O interface structure
JPH03120749A (ja) 半導体素子パッケージ
JPH07193352A (ja) 半導体パッケージ