JPS63213364A - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPS63213364A JPS63213364A JP4617187A JP4617187A JPS63213364A JP S63213364 A JPS63213364 A JP S63213364A JP 4617187 A JP4617187 A JP 4617187A JP 4617187 A JP4617187 A JP 4617187A JP S63213364 A JPS63213364 A JP S63213364A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- conductor circuits
- substrate
- semiconductor
- external periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010292 electrical insulation Methods 0.000 abstract description 3
- 238000007598 dipping method Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高密度実装が要求される半導体搭載用基板と
して、ピングリッドアレイ及びハイブリットＩＣ基板等
のパッケージ用基板に関するものである。
して、ピングリッドアレイ及びハイブリットＩＣ基板等
のパッケージ用基板に関するものである。
（従来の技術）
この種の半導体搭載用基板においては、その半導体搭載
部に半導体素子をＪ！置して固定するとともに、この半
導体素子と基板上に形成した導体回路とをボンディング
ワイヤ等を使用して電気的に接続して、半導体装置とし
て利用されるものである。
部に半導体素子をＪ！置して固定するとともに、この半
導体素子と基板上に形成した導体回路とをボンディング
ワイヤ等を使用して電気的に接続して、半導体装置とし
て利用されるものである。
ところで、この種の半導体搭載用基板上の導体回路の形
成は、まず第３図に示すように、一枚の大きな基板材料
の上に半導体搭載用基板のための複数の導体回路及び半
導体搭載部を形成しておき、各導体回路と接続され、半
導体搭載用基板となる部分の外に通じる多数のメッキリ
ードを形裳しておく、そして、このように形成したメッ
キリードを通じて各導体回路のめっきを同時に行ない、
最終外形加工において、基板をその外形周縁上にて切断
して形成されるのである。このような製造工程にあって
は、基板の切断と同時にメッキリードも切断されるため
、半導体素子搭載面側の外形周端部上にメッキリードの
周端部か当該基板の外周に露出した状態で残るのである
。
成は、まず第３図に示すように、一枚の大きな基板材料
の上に半導体搭載用基板のための複数の導体回路及び半
導体搭載部を形成しておき、各導体回路と接続され、半
導体搭載用基板となる部分の外に通じる多数のメッキリ
ードを形裳しておく、そして、このように形成したメッ
キリードを通じて各導体回路のめっきを同時に行ない、
最終外形加工において、基板をその外形周縁上にて切断
して形成されるのである。このような製造工程にあって
は、基板の切断と同時にメッキリードも切断されるため
、半導体素子搭載面側の外形周端部上にメッキリードの
周端部か当該基板の外周に露出した状態で残るのである
。
しかるに、近年、半導体素子と称される電子部品は、そ
の集積度が非常に密になっＣきており、そのためこれを
実装するための半導体搭載用基板も高密度化しなければ
ならなくなってきている。
の集積度が非常に密になっＣきており、そのためこれを
実装するための半導体搭載用基板も高密度化しなければ
ならなくなってきている。
すなわち、このような半導体搭載用基板に形成されろ上
記のようなメッキリードは、第２図の従来図に示すよう
に、スルーホールのラント（１４）間に複数本形成され
るのである。従って、上記のような外形加工を行なった
半導体搭載用基板では、半導体素子搭載側の外形周端部
上にメッキリード終端部が当該基板の外形周縁部分に密
接かつ露出した状態で残るのである。
記のようなメッキリードは、第２図の従来図に示すよう
に、スルーホールのラント（１４）間に複数本形成され
るのである。従って、上記のような外形加工を行なった
半導体搭載用基板では、半導体素子搭載側の外形周端部
上にメッキリード終端部が当該基板の外形周縁部分に密
接かつ露出した状態で残るのである。
ところで、このような半導体搭載用基板にあっては、リ
ードピンの固定あるいはマザーボードへの実装を行うた
め、後工程において溶融半田に浸漬されるか、この場合
半田がメッキリードの表面たけではなく、メッキリード
間の空間部分にも付着することがある。すなわち、メッ
キリード間の間隔か狭い場合に、両メッキリードの表面
の半田が互いに付着し合って、両者間に橋を架けたよう
な状態となるのである。このような状態になると、両メ
ッキリード間に電気的短絡を発生して、半導体搭載用基
板としては不良品となるのである。
ードピンの固定あるいはマザーボードへの実装を行うた
め、後工程において溶融半田に浸漬されるか、この場合
半田がメッキリードの表面たけではなく、メッキリード
間の空間部分にも付着することがある。すなわち、メッ
キリード間の間隔か狭い場合に、両メッキリードの表面
の半田が互いに付着し合って、両者間に橋を架けたよう
な状態となるのである。このような状態になると、両メ
ッキリード間に電気的短絡を発生して、半導体搭載用基
板としては不良品となるのである。
また、上記のように、メッキリードか互いに密接してい
ると、基板の外形加工時にＳいてメ・ンキリードに浮き
が生した時に、メッキリード間で電気的短絡を発生した
り、放電破壊を起こし易く、半導体装置としての機能を
停止させる場合がある。
ると、基板の外形加工時にＳいてメ・ンキリードに浮き
が生した時に、メッキリード間で電気的短絡を発生した
り、放電破壊を起こし易く、半導体装置としての機能を
停止させる場合がある。
上記いずれの問題も、要するに各メッキリード間の１■
隔か、特に当該基板の外形周縁部分において、狭すぎる
から生じるものである。
隔か、特に当該基板の外形周縁部分において、狭すぎる
から生じるものである。
（発明が解決しようとする問題点）
本発明は、以上のような実状に鑑みなされたもので、そ
の解決しようとする問題点は、導体回路を形成した基板
の外形周縁上のメッキリード周端部が密接状態にあるこ
とである。
の解決しようとする問題点は、導体回路を形成した基板
の外形周縁上のメッキリード周端部が密接状態にあるこ
とである。
そして１本発明の目的とするところは、半導体搭載用基
板の外形周縁上における導体回路の一部であるメッキリ
ードの線間を拡大させてメッキリードの線間な積極的に
広げ、半導体装置としての機能を劣化させる電気的短絡
等を防ぐことの可清な半導体搭載用基板を提供すること
にある。
板の外形周縁上における導体回路の一部であるメッキリ
ードの線間を拡大させてメッキリードの線間な積極的に
広げ、半導体装置としての機能を劣化させる電気的短絡
等を防ぐことの可清な半導体搭載用基板を提供すること
にある。
（問題点を解決するための手段）
以上の問題点を解決するための本発明が採った手段は、
実施例に対応する第１図を参照して説明すると。
実施例に対応する第１図を参照して説明すると。
「半導体搭載用基板（１０）上の半導体搭載部（１１）
から８該基板（１０）の外形周縁（１２）上に向かう導
体回路（１３）の内、互いに近接したいずれか一対の導
体回路（１３）（１３）の外形周縁（１１）近傍に位置
する部分の線間な、それまでの両者（１：１）（１３）
の間隔よりも広げて形成したことを特徴とする半導体搭
載用基板（１０）Ｊ である。
から８該基板（１０）の外形周縁（１２）上に向かう導
体回路（１３）の内、互いに近接したいずれか一対の導
体回路（１３）（１３）の外形周縁（１１）近傍に位置
する部分の線間な、それまでの両者（１：１）（１３）
の間隔よりも広げて形成したことを特徴とする半導体搭
載用基板（１０）Ｊ である。
すなわち、本発明に係る半導体搭載用基板（１０）にあ
っては、互いに近接したいずれか一対の導体回路（１３
）（１３）の外形周縁（１１）近傍に位Δする部分（こ
れが上記説明中のメッキリードである）の線間な、それ
までの両者（１３）（１３）の間隔よりも広げることに
よって１本発明の目的を達成するものである。
っては、互いに近接したいずれか一対の導体回路（１３
）（１３）の外形周縁（１１）近傍に位Δする部分（こ
れが上記説明中のメッキリードである）の線間な、それ
までの両者（１３）（１３）の間隔よりも広げることに
よって１本発明の目的を達成するものである。
（発明の作用）
以上のように構成した本発明に係る半導体搭載用基板（
１０）にあっては、次のような作用がある。
１０）にあっては、次のような作用がある。
すなわち、半導体搭載用基板（１０）の外形周縁（１１
）上におけるメッキリード、換言すれば導体回路（１３
）の外形周縁（１１）近傍に位置する部分の線間か大き
く形成されているから、当該メッキリードの線間な最大
限大きくとることが可能となっている。従って、この半
導体搭載用基板（１０）は、その外形加工時、または当
該半導体搭載用基板（１０）の溶融半田への浸漬時に、
メッキリード、すなわち導体回路（１３）の外形周縁（
１１）近傍に位置する部分の電気的短絡の発生が抑えら
れている。また。
）上におけるメッキリード、換言すれば導体回路（１３
）の外形周縁（１１）近傍に位置する部分の線間か大き
く形成されているから、当該メッキリードの線間な最大
限大きくとることが可能となっている。従って、この半
導体搭載用基板（１０）は、その外形加工時、または当
該半導体搭載用基板（１０）の溶融半田への浸漬時に、
メッキリード、すなわち導体回路（１３）の外形周縁（
１１）近傍に位置する部分の電気的短絡の発生が抑えら
れている。また。
メッキリード間の線間が広いため線間の電気的絶縁性が
向上しているものである。
向上しているものである。
次に、本発明を実施例によって説明する。
（実施例）
第３図に示したごとく、ガラス−エポキシ基板上に複数
の半導体搭載部（１１）と導体回路（１コ）を形成する
。この導体回路（１３）の形成は、第１図に示したよう
に、当該基板（ｌＯ）の外形周縁（１２）上に向かう導
体回路（１３）の内、互いに近接したいずれか一対の導
体回路（１３）（１３）の外形周縁（１１）近傍に位置
する部分の線間を、それまでの両者（１３）（１３）の
間隔よりも広げて行なった。
の半導体搭載部（１１）と導体回路（１コ）を形成する
。この導体回路（１３）の形成は、第１図に示したよう
に、当該基板（ｌＯ）の外形周縁（１２）上に向かう導
体回路（１３）の内、互いに近接したいずれか一対の導
体回路（１３）（１３）の外形周縁（１１）近傍に位置
する部分の線間を、それまでの両者（１３）（１３）の
間隔よりも広げて行なった。
以上のように半導体搭載部（１１）と導体回路（１３）
を形成したガラス−エポキシ基板を切ｉ線（見）にて切
断することにより、単片としての半導体搭載用基板（１
０）を形成する。このとき、この単片としての導体回路
（１３）にあっては、基板（１０）の外形周縁（１１）
上において、互いに近接したいずれか一対の導体回路（
１３）（１３）の外形周縁（１１）近傍に位置する部分
（これが上記説明中のメッキリードである）の線間を、
それまでの両者（１３）（１３）の間隔よりも広げるこ
とによって、リード間の電気的短絡が当該部分への溶融
半田の余剰の付着を防止すべくなされている。
を形成したガラス−エポキシ基板を切ｉ線（見）にて切
断することにより、単片としての半導体搭載用基板（１
０）を形成する。このとき、この単片としての導体回路
（１３）にあっては、基板（１０）の外形周縁（１１）
上において、互いに近接したいずれか一対の導体回路（
１３）（１３）の外形周縁（１１）近傍に位置する部分
（これが上記説明中のメッキリードである）の線間を、
それまでの両者（１３）（１３）の間隔よりも広げるこ
とによって、リード間の電気的短絡が当該部分への溶融
半田の余剰の付着を防止すべくなされている。
なお、第１図に示した実施例にあっては、図示左側の一
対のランド（１４）間における導体回路（１３）は二本
であり、図示右側の一対のランド（１４）間における導
体回路（１コ）は三木であるものとして形成した。
対のランド（１４）間における導体回路（１３）は二本
であり、図示右側の一対のランド（１４）間における導
体回路（１コ）は三木であるものとして形成した。
本例は、以上のように形成した単片としての基板（ｌＯ
）の各ランド（１４）に、外部入出力端子として導体ビ
ン（１５）をもうけ、第４図に示したようなプラスチッ
ク製のビングリッドアレイ用基板（１０）を形成したも
のであり、第５図はプラスチック製のピングリッドアレ
イ用基板（１０）の外形周縁部の部分拡大図である。こ
の場合、基板（１０）の外形周縁（１１）における導体
回路（１３）は、線間な最大限にとっであるため、外形
加工時あるいは溶融半田に浸漬した時に、電気的短絡を
起こすことはなく。
）の各ランド（１４）に、外部入出力端子として導体ビ
ン（１５）をもうけ、第４図に示したようなプラスチッ
ク製のビングリッドアレイ用基板（１０）を形成したも
のであり、第５図はプラスチック製のピングリッドアレ
イ用基板（１０）の外形周縁部の部分拡大図である。こ
の場合、基板（１０）の外形周縁（１１）における導体
回路（１３）は、線間な最大限にとっであるため、外形
加工時あるいは溶融半田に浸漬した時に、電気的短絡を
起こすことはなく。
また導体回路（１３）間の電気的絶縁性が向上したもの
となりだ。
となりだ。
（発明の効果）
以上詳述した通り、本発明によれば、上記実施例にて例
示した如く、 「半導体搭載用基板（ｌＯ）上の半導体搭載部（１１）
から当該基板（１０）の外形筒ａ（１２）上に向かう導
体回路（１３）の内、互いに近接したいずれか一対の導
体回路（１３）（１３）の外形周縁（１１）近傍に位置
する部分の線間な、それまでの両者（１３）（１３）の
間隔よりも広げて形成したこと」 にその構成上の特徴があり、これにより、この半導体搭
載用基板（１０）の外形周縁（１１）上である導体回路
（１３）の線間な積極的に拡大させたことによって、当
該基板（１０）の外形加工時あるいは、溶融半田浸せき
時における電気的短絡を防止できる。これにより、半導
体素子を搭載した半導体装置としての機能を劣化させる
電気的短絡等を防ぐことの可能な半導体ｇ佐用基板（１
０）が提供できるのである。
示した如く、 「半導体搭載用基板（ｌＯ）上の半導体搭載部（１１）
から当該基板（１０）の外形筒ａ（１２）上に向かう導
体回路（１３）の内、互いに近接したいずれか一対の導
体回路（１３）（１３）の外形周縁（１１）近傍に位置
する部分の線間な、それまでの両者（１３）（１３）の
間隔よりも広げて形成したこと」 にその構成上の特徴があり、これにより、この半導体搭
載用基板（１０）の外形周縁（１１）上である導体回路
（１３）の線間な積極的に拡大させたことによって、当
該基板（１０）の外形加工時あるいは、溶融半田浸せき
時における電気的短絡を防止できる。これにより、半導
体素子を搭載した半導体装置としての機能を劣化させる
電気的短絡等を防ぐことの可能な半導体ｇ佐用基板（１
０）が提供できるのである。
第１図は本発明に係る半導体搭載用基板の部分拡大平面
図、第２図は従来の半導体搭載用基板の部分拡大平面図
、第３図は本発明に係る半導体搭載用基板を単片として
切断する前の状態を示す部分平面図、第４図はプラスチ
ック製のビングリッドアレイ用基板の斜視図、第５図は
第４図の部分拡大図である。 符 号 の 説 明 １Ｇ−・・半導体搭載用基板、１１−・・半導体搭載部
。 １２−・・外形周縁、１３−・・導体回路（メッキリー
ド）、１４・・−ラント。 以 上
図、第２図は従来の半導体搭載用基板の部分拡大平面図
、第３図は本発明に係る半導体搭載用基板を単片として
切断する前の状態を示す部分平面図、第４図はプラスチ
ック製のビングリッドアレイ用基板の斜視図、第５図は
第４図の部分拡大図である。 符 号 の 説 明 １Ｇ−・・半導体搭載用基板、１１−・・半導体搭載部
。 １２−・・外形周縁、１３−・・導体回路（メッキリー
ド）、１４・・−ラント。 以 上
Claims (1)
- 【特許請求の範囲】 半導体搭載部及び、導体回路が形成された半導体搭載
用基板において、 この半導体搭載用基板上の前記半導体搭載部から当該配
線板の外形周縁上に向かう導体回路の内、互いに近接し
たいずれか一対の導体回路の前記外形周縁近傍に位置す
る部分の線間を、それまでの両者の間隔よりも広げて形
成したことを特徴とする半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046171A JPH0787221B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046171A JPH0787221B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体搭載用基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233607A Division JP2755255B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213364A true JPS63213364A (ja) | 1988-09-06 |
| JPH0787221B2 JPH0787221B2 (ja) | 1995-09-20 |
Family
ID=12739577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046171A Expired - Lifetime JPH0787221B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787221B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170559A (ja) * | 1988-12-23 | 1990-07-02 | Hitachi Ltd | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860562A (ja) * | 1981-09-14 | 1983-04-11 | テキサス・インスツルメンツ・インコ−ポレイテツド | 高端子数集積回路デバイス用パツケ−ジ |
| JPS58190045A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置用パツケ−ジ |
| JPS5922392A (ja) * | 1982-07-06 | 1984-02-04 | スペリ・コ−ポレ−シヨン | 一体化された加熱回路を有する集積回路パツケ−ジ、その製造方法及びその再流動化半田づけ方法 |
| JPS5987143U (ja) * | 1982-12-03 | 1984-06-13 | 日本電気株式会社 | Ｉｃチツプ用パツケ−ジ |
| JPS59109150U (ja) * | 1983-01-12 | 1984-07-23 | 日本電気株式会社 | Ｉｃチツプ用パツケ−ジ |
| JPS6235654A (ja) * | 1985-08-09 | 1987-02-16 | Asaka Denshi Kk | プリント基板用素子部品およびその製造方法 |
| JPS6240754A (ja) * | 1985-08-16 | 1987-02-21 | Daiichi Seiko Kk | ピングリッドアレイ |
| JPH0787221A (ja) * | 1993-09-14 | 1995-03-31 | Sony Corp | 電話装置、情報処理装置及び情報通信端末 |
-
1987
- 1987-02-27 JP JP62046171A patent/JPH0787221B2/ja not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860562A (ja) * | 1981-09-14 | 1983-04-11 | テキサス・インスツルメンツ・インコ−ポレイテツド | 高端子数集積回路デバイス用パツケ−ジ |
| US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| JPS58190045A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置用パツケ−ジ |
| JPS5922392A (ja) * | 1982-07-06 | 1984-02-04 | スペリ・コ−ポレ−シヨン | 一体化された加熱回路を有する集積回路パツケ−ジ、その製造方法及びその再流動化半田づけ方法 |
| JPS5987143U (ja) * | 1982-12-03 | 1984-06-13 | 日本電気株式会社 | Ｉｃチツプ用パツケ−ジ |
| JPS59109150U (ja) * | 1983-01-12 | 1984-07-23 | 日本電気株式会社 | Ｉｃチツプ用パツケ−ジ |
| JPS6235654A (ja) * | 1985-08-09 | 1987-02-16 | Asaka Denshi Kk | プリント基板用素子部品およびその製造方法 |
| JPS6240754A (ja) * | 1985-08-16 | 1987-02-21 | Daiichi Seiko Kk | ピングリッドアレイ |
| JPH0787221A (ja) * | 1993-09-14 | 1995-03-31 | Sony Corp | 電話装置、情報処理装置及び情報通信端末 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170559A (ja) * | 1988-12-23 | 1990-07-02 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787221B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050035161A (ko) | 반도체 부품 | |
| KR920007120B1 (ko) | 표면장착용 배선기판의 제조방법 | |
| JPS63213364A (ja) | 半導体搭載用基板 | |
| US6319418B1 (en) | Zig-zagged plating bus lines | |
| JPH0219635B2 (ja) | ||
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH0766543A (ja) | プリント基板 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| JPS63258048A (ja) | 半導体装置 | |
| JP2517302B2 (ja) | 半導体搭載用基板 | |
| JPH04105390A (ja) | 基板機構 | |
| KR100639947B1 (ko) | 인쇄회로기판과 그 제조 방법 | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| JPH06350243A (ja) | 印刷配線基板 | |
| KR930011117B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JPH04255261A (ja) | 電子部品搭載用基板におけるアウターリードの接続構造 | |
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
| JPH0427131A (ja) | 電子部品搭載用基板 | |
| JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
| JPH04284662A (ja) | 半導体モジュールの実装構造 | |
| JP2006186063A (ja) | 半導体装置用基板および半導体装置 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH05152709A (ja) | 電子装置 |