JPH05152709A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH05152709A JPH05152709A JP31041791A JP31041791A JPH05152709A JP H05152709 A JPH05152709 A JP H05152709A JP 31041791 A JP31041791 A JP 31041791A JP 31041791 A JP31041791 A JP 31041791A JP H05152709 A JPH05152709 A JP H05152709A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- semiconductor device
- outer leads
- outer lead
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 電子装置の歩留りを向上する。信頼性を向上
する。 【構成】 基板１の複数配列された端子３の領域に、ア
ウターリード１１の配列方向で互いに分離された凹部４
を設け、夫々の凹部４内にはんだ接着層５を設け、凹部
４内にアウターリード１１を挿入し、はんだ接着層５を
介して半導体装置１０のアウターリード１１を基板１の
端子３に実装する。 【効果】 はんだ接着層５は、凹部４でその周囲が規定
されるので、はんだ間ショートを低減できる。アウター
リード１１の位置は、凹部４で保持されるので、搬送工
程での位置ずれを低減できる。
する。 【構成】 基板１の複数配列された端子３の領域に、ア
ウターリード１１の配列方向で互いに分離された凹部４
を設け、夫々の凹部４内にはんだ接着層５を設け、凹部
４内にアウターリード１１を挿入し、はんだ接着層５を
介して半導体装置１０のアウターリード１１を基板１の
端子３に実装する。 【効果】 はんだ接着層５は、凹部４でその周囲が規定
されるので、はんだ間ショートを低減できる。アウター
リード１１の位置は、凹部４で保持されるので、搬送工
程での位置ずれを低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置に関し、特
に、複数配列されたアウターリードを有する半導体装置
を、複数配列された基板の端子に接続する電子装置に適
用して有効な技術に関するものである。
に、複数配列されたアウターリードを有する半導体装置
を、複数配列された基板の端子に接続する電子装置に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】ＳＯＪ（Ｓmall Ｏutline Ｊ−lead）
構造を採用する半導体装置が使用されている。この半導
体装置は、封止体で半導体ペレット、ボンディングワイ
ヤ、インナーリードの夫々を封止している。前記インナ
ーリードは、アウターリードと一体に構成されている。
このアウターリードは、その先端部がＪ形に構成されて
いる。この一体に構成されるインナーリード及びアウタ
ーリードの夫々は、リード幅方向に複数配列されてい
る。
構造を採用する半導体装置が使用されている。この半導
体装置は、封止体で半導体ペレット、ボンディングワイ
ヤ、インナーリードの夫々を封止している。前記インナ
ーリードは、アウターリードと一体に構成されている。
このアウターリードは、その先端部がＪ形に構成されて
いる。この一体に構成されるインナーリード及びアウタ
ーリードの夫々は、リード幅方向に複数配列されてい
る。
【０００３】前記ＳＯＪ構造を採用する半導体装置は、
面実装で実装配線基板（ＰＣＢ：Ｐrinted Ｃircuit
Ｂoard）に実装される。この実装配線基板には、前記複
数配列されたアウターリードが接続される位置に、端子
が複数配列されている。この端子とアウターリードとの
間は、はんだで接続される。
面実装で実装配線基板（ＰＣＢ：Ｐrinted Ｃircuit
Ｂoard）に実装される。この実装配線基板には、前記複
数配列されたアウターリードが接続される位置に、端子
が複数配列されている。この端子とアウターリードとの
間は、はんだで接続される。
【０００４】前記半導体装置の実装方法を説明する。
【０００５】まず、実装配線基板の端子上及び半導体装
置のアウターリードの表面にはんだ接着層を形成する。
この後、実装配線基板上に半導体装置を位置決めして載
置し、実装配線基板上に半導体装置を載置した状態でリ
フロー炉まで搬送する。この後、リフロー工程を行な
い、実装配線基板の端子と半導体装置のアウターリード
とをはんだで接続する。
置のアウターリードの表面にはんだ接着層を形成する。
この後、実装配線基板上に半導体装置を位置決めして載
置し、実装配線基板上に半導体装置を載置した状態でリ
フロー炉まで搬送する。この後、リフロー工程を行な
い、実装配線基板の端子と半導体装置のアウターリード
とをはんだで接続する。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。
【０００７】半導体装置の小型化に対応して、アウター
リード間の間隔が小さくなってきている。このため、実
装配線基板の端子間の間隔も小さくなってきている。こ
の結果、アウターリードと端子とを接続するはんだ間の
間隔も小さくなり、リフロー工程で、はんだ間ショート
が発生し、歩留りが低下するという問題があった。ま
た、はんだ間ショートに至らなくとも、はんだ間の間隔
が小さくなっている場合には、経時変化によってはんだ
間ショートが発生する可能性が出てくるので、信頼性が
低下するという問題があった。
リード間の間隔が小さくなってきている。このため、実
装配線基板の端子間の間隔も小さくなってきている。こ
の結果、アウターリードと端子とを接続するはんだ間の
間隔も小さくなり、リフロー工程で、はんだ間ショート
が発生し、歩留りが低下するという問題があった。ま
た、はんだ間ショートに至らなくとも、はんだ間の間隔
が小さくなっている場合には、経時変化によってはんだ
間ショートが発生する可能性が出てくるので、信頼性が
低下するという問題があった。
【０００８】また、実装配線基板上に半導体装置を載置
した状態でリフロー炉まで搬送する工程において、機械
的振動でアウターリードと端子との位置関係がずれるこ
とがある。この結果、更に、はんだ間ショートが発生し
易くなり、歩留りが低下するという問題があった。
した状態でリフロー炉まで搬送する工程において、機械
的振動でアウターリードと端子との位置関係がずれるこ
とがある。この結果、更に、はんだ間ショートが発生し
易くなり、歩留りが低下するという問題があった。
【０００９】本発明の目的は、半導体装置を基板に実装
する電子装置において、歩留りを向上することが可能な
技術を提供することにある。
する電子装置において、歩留りを向上することが可能な
技術を提供することにある。
【００１０】本発明の他の目的は、前記電子装置におい
て、信頼性を向上することが可能な技術を提供すること
にある。
て、信頼性を向上することが可能な技術を提供すること
にある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】複数配列された基板の端子と、複数配列さ
れた半導体装置のアウターリードとを夫々接触させて、
前記基板に半導体装置を実装する電子装置において、前
記基板の複数配列された端子の領域に、前記アウターリ
ードの配列方向で互いに分離された凹部を設け、夫々の
凹部内にはんだ接着層を設け、前記凹部内にアウターリ
ードを夫々挿入し、前記はんだ接着層を介して、前記半
導体装置のアウターリードを基板の端子に接続する。
れた半導体装置のアウターリードとを夫々接触させて、
前記基板に半導体装置を実装する電子装置において、前
記基板の複数配列された端子の領域に、前記アウターリ
ードの配列方向で互いに分離された凹部を設け、夫々の
凹部内にはんだ接着層を設け、前記凹部内にアウターリ
ードを夫々挿入し、前記はんだ接着層を介して、前記半
導体装置のアウターリードを基板の端子に接続する。
【００１４】
【作用】前述した手段によれば、アウターリードの配列
方向で互いに分離された凹部間の領域（凸領域）がダム
として機能するので、はんだはその周囲が規定される。
これにより、リフロー工程ではんだ間ショートが発生す
ることは低減されるので、電子装置の歩留りを向上でき
る。
方向で互いに分離された凹部間の領域（凸領域）がダム
として機能するので、はんだはその周囲が規定される。
これにより、リフロー工程ではんだ間ショートが発生す
ることは低減されるので、電子装置の歩留りを向上でき
る。
【００１５】また、アウターリードは凹部内に挿入され
ているので、凹部により端子とアウターリードとの位置
関係は保持される。従って、半導体装置を基板上に載置
した状態でリフロー炉まで搬送する工程において、機械
的振動によるアウターリードと端子との位置ずれは低減
される。これにより、電子装置の信頼性を向上できる。
また、歩留りを向上できる。
ているので、凹部により端子とアウターリードとの位置
関係は保持される。従って、半導体装置を基板上に載置
した状態でリフロー炉まで搬送する工程において、機械
的振動によるアウターリードと端子との位置ずれは低減
される。これにより、電子装置の信頼性を向上できる。
また、歩留りを向上できる。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
【００１７】〔実施例１〕本発明の実施例１の電子装置
の構成を、図１（図２のＡ−Ａ線で切った要部断面図）
及び図２（要部平面図）を用いて説明する。
の構成を、図１（図２のＡ−Ａ線で切った要部断面図）
及び図２（要部平面図）を用いて説明する。
【００１８】図１及び図２に示すように、前記電子装置
は、実装配線基板１に半導体装置１０を実装している。
は、実装配線基板１に半導体装置１０を実装している。
【００１９】前記半導体装置１０は、いわゆるＳＯＪ構
造を採用している。この半導体装置１０は、樹脂封止部
１５で、半導体ペレット１２、ボンディングワイヤ１
３、インナーリード１４の夫々を封止している。
造を採用している。この半導体装置１０は、樹脂封止部
１５で、半導体ペレット１２、ボンディングワイヤ１
３、インナーリード１４の夫々を封止している。
【００２０】前記インナーリード１４は、アウターリー
ド１１と一体に構成されている。これらのインナーリー
ド１４及びアウターリード１１の夫々は、リード幅方向
に複数配列されている。
ド１１と一体に構成されている。これらのインナーリー
ド１４及びアウターリード１１の夫々は、リード幅方向
に複数配列されている。
【００２１】前記実装配線基板１の装置実装面には、配
線２が設けられている。この配線２は、例えば、銅膜で
構成されている。この配線２には、端子３が接続されて
いる。この端子３は、前記半導体装置１０のアウターリ
ード１１に接続される。この端子３は、前記アウターリ
ード１１の配列に対応して、複数配列されている。この
端子３は、前記配線２と一体に構成され、銅膜で構成さ
れている。
線２が設けられている。この配線２は、例えば、銅膜で
構成されている。この配線２には、端子３が接続されて
いる。この端子３は、前記半導体装置１０のアウターリ
ード１１に接続される。この端子３は、前記アウターリ
ード１１の配列に対応して、複数配列されている。この
端子３は、前記配線２と一体に構成され、銅膜で構成さ
れている。
【００２２】前記端子３が設けられている領域には、凹
部４が設けられている。この凹部４内には、はんだ接着
層５が設けられている。図３（要部斜視図）に示すよう
に、前記端子３を構成する銅膜は、凹部４の内壁及び凹
部４の周囲に設けられている。前記凹部４は、同図３に
示すように、端子３の配列方向すなわち前記アウターリ
ード１１の配列方向で互いに分離されて設けられてい
る。
部４が設けられている。この凹部４内には、はんだ接着
層５が設けられている。図３（要部斜視図）に示すよう
に、前記端子３を構成する銅膜は、凹部４の内壁及び凹
部４の周囲に設けられている。前記凹部４は、同図３に
示すように、端子３の配列方向すなわち前記アウターリ
ード１１の配列方向で互いに分離されて設けられてい
る。
【００２３】前記アウターリード１１は、前記凹部４内
に挿入されている。このアウターリード１１と端子３と
の間は、凹部４内のはんだ接着層５により接続されてい
る。
に挿入されている。このアウターリード１１と端子３と
の間は、凹部４内のはんだ接着層５により接続されてい
る。
【００２４】以上、説明したように、本実施例１の構成
によれば、アウターリード１１の配列方向で互いに分離
された凹部４間の領域（凸領域）がダムとして機能する
ので、はんだ接着層５はその周囲が規定される。これに
より、リフロー工程ではんだ間ショートが発生すること
は低減されるので、電子装置の歩留りを向上できる。
によれば、アウターリード１１の配列方向で互いに分離
された凹部４間の領域（凸領域）がダムとして機能する
ので、はんだ接着層５はその周囲が規定される。これに
より、リフロー工程ではんだ間ショートが発生すること
は低減されるので、電子装置の歩留りを向上できる。
【００２５】また、アウターリード１１は凹部４内に挿
入されているので、凹部４により端子３とアウターリー
ド１１との位置関係は保持される。従って、半導体装置
１０を実装配線基板１上に載置した状態でリフロー炉ま
で搬送する工程において、機械的振動によるアウターリ
ード１１と端子３との位置ずれは低減される。これによ
り、電子装置の信頼性を向上できる。また、歩留りを向
上できる。
入されているので、凹部４により端子３とアウターリー
ド１１との位置関係は保持される。従って、半導体装置
１０を実装配線基板１上に載置した状態でリフロー炉ま
で搬送する工程において、機械的振動によるアウターリ
ード１１と端子３との位置ずれは低減される。これによ
り、電子装置の信頼性を向上できる。また、歩留りを向
上できる。
【００２６】〔実施例２〕次に、本発明の実施例２の電
子装置の構成を、図４（要部平面図）及び図５（前記図
４のＢ−Ｂ線で切った要部断面図）を用いて説明する。
子装置の構成を、図４（要部平面図）及び図５（前記図
４のＢ−Ｂ線で切った要部断面図）を用いて説明する。
【００２７】図４及び図５に示すように、本実施例２の
電子装置は、いわゆるフラットパッケージ構造を採用す
る半導体装置２０を実装配線基板１に実装している。
電子装置は、いわゆるフラットパッケージ構造を採用す
る半導体装置２０を実装配線基板１に実装している。
【００２８】前記フラットパッケージ構造を採用する半
導体装置２０は、アウターリード１１が、ガルウィング
型に構成されている。このため、アウターリード１１の
先端部と樹脂封止部１５の下面との間の距離は小さいの
で、樹脂封止部１５の下部が入るように、実装配線基板
１の表面には凹部６が設けられている。つまり、本実施
例２の電子装置では、アウタリード１１を実装配線基板
の凹部４内に挿入すると共に、樹脂封止部１５の下部を
実装配線基板の凹部６に挿入している。この構成によれ
ば、前記実施例１と同様の効果を得ることができる。ま
た、更に、半導体装置２０と実装配線基板１との位置関
係が機械的振動でずれることを低減できるので、歩留り
を向上できる。また、信頼性を向上できる。
導体装置２０は、アウターリード１１が、ガルウィング
型に構成されている。このため、アウターリード１１の
先端部と樹脂封止部１５の下面との間の距離は小さいの
で、樹脂封止部１５の下部が入るように、実装配線基板
１の表面には凹部６が設けられている。つまり、本実施
例２の電子装置では、アウタリード１１を実装配線基板
の凹部４内に挿入すると共に、樹脂封止部１５の下部を
実装配線基板の凹部６に挿入している。この構成によれ
ば、前記実施例１と同様の効果を得ることができる。ま
た、更に、半導体装置２０と実装配線基板１との位置関
係が機械的振動でずれることを低減できるので、歩留り
を向上できる。また、信頼性を向上できる。
【００２９】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
【００３０】例えば、前記実施例１及び実施例２では、
方形状の樹脂封止部１５の２辺に夫々複数のアウターリ
ード１１が設けられた半導体装置１０，２０を示した
が、本発明は、樹脂封止部１５の４辺の夫々にアウター
リード１１が複数設けられた半導体装置を実装する電子
装置に適用できる。
方形状の樹脂封止部１５の２辺に夫々複数のアウターリ
ード１１が設けられた半導体装置１０，２０を示した
が、本発明は、樹脂封止部１５の４辺の夫々にアウター
リード１１が複数設けられた半導体装置を実装する電子
装置に適用できる。
【００３１】また、前記実施例１及び実施例２では、面
実装型の半導体装置１０，２０を示したが、本発明は、
ピン挿入型の半導体装置を実装する電子装置にも適用で
きる。
実装型の半導体装置１０，２０を示したが、本発明は、
ピン挿入型の半導体装置を実装する電子装置にも適用で
きる。
【００３２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３３】基板に半導体装置を実装する電子装置にお
いて、歩留りを向上できる。
いて、歩留りを向上できる。
【００３４】前記電子装置において、信頼性を向上でき
る。
る。
【図１】 本発明の実施例１の電子装置を示し、図２の
Ａ−Ａ線で切った要部断面図。
Ａ−Ａ線で切った要部断面図。
【図２】 前記電子装置の要部平面図。
【図３】 前記電子装置の要部斜視図。
【図４】 本発明の実施例２の電子装置の要部平面図。
【図５】 前記図４のＢ−Ｂ線で切った要部断面図。
１…実装配線基板、２…配線、３…端子、４…凹部、５
…はんだ接着層、１０…半導体装置、１１…アウターリ
ード、１２…半導体ペレット、１３…ボンディングワイ
ヤ、１４…インナーリード、１５…樹脂封止部。
…はんだ接着層、１０…半導体装置、１１…アウターリ
ード、１２…半導体ペレット、１３…ボンディングワイ
ヤ、１４…インナーリード、１５…樹脂封止部。
Claims (1)
- 【請求項１】 複数配列された基板の端子と、複数配列
された半導体装置のアウターリードとを夫々接触させ
て、前記基板に半導体装置を実装する電子装置におい
て、前記基板の複数配列された端子の領域に、前記アウ
ターリードの配列方向で互いに分離された凹部を設け、
前記凹部内に夫々はんだ接着層を設け、前記凹部内にア
ウターリードを夫々挿入し、前記はんだ接着層を介して
前記半導体装置のアウターリードを基板の端子に実装し
たことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31041791A JPH05152709A (ja) | 1991-11-26 | 1991-11-26 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31041791A JPH05152709A (ja) | 1991-11-26 | 1991-11-26 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152709A true JPH05152709A (ja) | 1993-06-18 |
Family
ID=18005007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31041791A Pending JPH05152709A (ja) | 1991-11-26 | 1991-11-26 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016063396A1 (ja) * | 2014-10-23 | 2016-04-28 | 三菱電機株式会社 | 配線板、電動機、電気機器及び空気調和機 |
-
1991
- 1991-11-26 JP JP31041791A patent/JPH05152709A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016063396A1 (ja) * | 2014-10-23 | 2016-04-28 | 三菱電機株式会社 | 配線板、電動機、電気機器及び空気調和機 |
| US10601285B2 (en) | 2014-10-23 | 2020-03-24 | Mitsubishi Electric Corporation | Wiring board, electric motor, electric apparatus, and air conditioner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH11289024A (ja) | 半導体装置及びその製造方法 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2000243862A (ja) | インターポーザ基板 | |
| JPH05152709A (ja) | 電子装置 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JPH08148526A (ja) | 半導体装置 | |
| JPH10223671A (ja) | 半導体装置及びその回路基板への実装装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH01232753A (ja) | 半導体装置 | |
| KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP3271500B2 (ja) | 半導体装置 | |
| KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH03104141A (ja) | 半導体装置 | |
| JP2770530B2 (ja) | フィルムキャリアパッケージ | |
| JPH03255655A (ja) | 半導体装置 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JP2001319943A (ja) | 半導体装置 | |
| JPH10135397A (ja) | 表面実装型半導体装置の実装方法 | |
| JPH10199899A (ja) | 半導体装置の製造方法 |