JPS58190045A - 半導体装置用パツケ−ジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、高速ディジタル回路半導体チップ等を収容す
るのに好適な半導体装置用パッケージに関する。　　　
　゛ 従来技術と問題点 従来、半導体装置用パッケージの入出力端子部分として
、第１図に見られるようなものが知られている。

図に於て、■は銅などの金属基体、２はアルミナ・セラ
ミック等の絶縁物板、３ばメタライズな（１） どに依り形成された導電膜端子をそれぞれ示す。

この種のパッケージでは、限られたスペースに多くの入
出力端子、例えば６〜４０もの端子を形成しなければな
らないので、それ等端子間の結合、即ら、り１′−１ス
・１−−りが問題になることが多い。

因に、高速ディジタル１１！１路では、現在、ＧａＡｓ
糸を中心としてＳｔ糸のものでもＧ　Ｉｌｚ帯で動作す
るものが現われている。

発明の目的 本発明は、多数の入出力端子が形成されてい７も、端子
間のクロス・トークがないようにした半導体装置用パッ
ケージを提供しようとするものである。

発明の実施例 第２図は、本発明−実施例の要部斜面図である。

図に於いて、１１は板状の金属基体、１２は金属基体１
１に形成した溝、１３は１ｌｉ１２に埋め込まれたアル
ミナ・セラミック等の絶縁体、１４は絶縁体１３の表面
に形成されたメタライズ膜等の導電膜端子をそれぞれ示
している。

（２） この構成に依れば、導電膜端子１４は絶縁体１３を介し
て金属基体１１に囲まれた構造になっていて、金属基体
１１は通常アース電位に保持されるのものであるから、
それに依るシールド効果が生ずるため、端子間のクロス
・トークは起きない。

第３図は、本発明一実施例の要部斜面図であり、第２図
に関して説明した部分と同部分は同記号で指示しである
。

図に於けるＩＩＡは金属基体１１に形成された凹所であ
り、その深さは、そこに配置される半導体チップの厚さ
と略同じとする。凹所１１八内に絶縁板を配置する場合
は、該絶縁板と半導体チップの厚さを考慮して凹所１１
Ａの深さを定めれば良い。また、凹所１１八に半導体チ
ップを配設した場合、該半導体チップのボンディング・
バンドと各導電膜端子１４とはリード・ボンディングす
る。その後、適当な蓋体を固着するか、要すれば、樹脂
モールドを行なうものとする。

尚、溝１２に絶縁体１３を埋め込むには、絶縁体１３の
両側面及び下面にメタライズ膜を形成しておき、（３） それを金属基体１１のｙＪｓＩ２内に融着すれば良い。

発明の効果 本発明パッケージは、金属基体に形成された溝に絶縁体
を埋め込み、その絶縁体の表面に導電膜端子を形成した
構造になっているので、入出力端子である導電膜端子は
通常アース電位に維持される金属基体でシールドされた
かたちとなり、導電膜端子間にり１１ス・１・−りは発
生しない。

従って、このパッケージは、高速ディジタル回路など限
られたスペースに多数の端子を形成しなりればならなむ
曹１そ導体装置に好適である。

【図面の簡単な説明】

第１図は従来例の要部斜面図、第２図は本発明一実施例
の要部斜面図、第３図は本発明一実施例の要部斜面図で
ある。 図に於いて、１１は金属基体、１２は溝、ｌ３は絶縁体
、１４は導電膜端子である。 （４）

Claims (1)

【特許請求の範囲】
1. 入出力端子を延在させる方向に溝が設けられた金属基体
   、前記溝を埋める絶縁体、該絶縁体表面に前記溝のエツ
   ジから離して形成した導電膜端子を備えてなることを特
   徴とする半導体装置用パッケージ。