JP2600366B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JP2600366B2 JP2600366B2 JP5691889A JP5691889A JP2600366B2 JP 2600366 B2 JP2600366 B2 JP 2600366B2 JP 5691889 A JP5691889 A JP 5691889A JP 5691889 A JP5691889 A JP 5691889A JP 2600366 B2 JP2600366 B2 JP 2600366B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- dielectric substrate
- radio wave
- wave absorber
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体チップの実装方法に関し、 半導体チップ相互の電磁気的の干渉がなく、且つボン
デング作業が容易な、半導体チップの実装方法を提供す
ることを目的とし、 半導体チップを実装した誘電体基板を、金属ケースに
収容封止するよう構成した半導体装置において、磁性損
材料よりなる上部が開口した箱形の電波吸収体パッケー
ジに、該半導体チップをマウントし、該電波吸収体パッ
ケージを該誘電体基板の凹部に埋設した後に、該半導体
チップの電極に接続した、金属線又はテープキャリアの
リードの端末を、該誘電体基板の表面に形成した対応す
るパターンにそれぞれボンデングし、次に該電波吸収体
パッケージの上部に、磁性損材料よりなる電波吸収体キ
ャップを冠着する構成とする。
デング作業が容易な、半導体チップの実装方法を提供す
ることを目的とし、 半導体チップを実装した誘電体基板を、金属ケースに
収容封止するよう構成した半導体装置において、磁性損
材料よりなる上部が開口した箱形の電波吸収体パッケー
ジに、該半導体チップをマウントし、該電波吸収体パッ
ケージを該誘電体基板の凹部に埋設した後に、該半導体
チップの電極に接続した、金属線又はテープキャリアの
リードの端末を、該誘電体基板の表面に形成した対応す
るパターンにそれぞれボンデングし、次に該電波吸収体
パッケージの上部に、磁性損材料よりなる電波吸収体キ
ャップを冠着する構成とする。
本発明は、半導体チップの実装方法に関する。近年
は、誘電体基板に1個或いは複数の半導体チップを実装
して、所望の回路を構成した半導体装置が広く使用され
ているが、回路の高周波化に伴い、信号の漏話防止、発
振阻止等の処置を施すことが要求されている。
は、誘電体基板に1個或いは複数の半導体チップを実装
して、所望の回路を構成した半導体装置が広く使用され
ているが、回路の高周波化に伴い、信号の漏話防止、発
振阻止等の処置を施すことが要求されている。
第3図は従来の半導体チップの実装方法を示す断面図
であって、3は、表面に所望の回路(図示省略)とパタ
ーン8を膜形成した、例えばセラミックス等よりなる誘
電体基板であって、裏面の全面にメタライズ層(図示省
略)を形成してある。
であって、3は、表面に所望の回路(図示省略)とパタ
ーン8を膜形成した、例えばセラミックス等よりなる誘
電体基板であって、裏面の全面にメタライズ層(図示省
略)を形成してある。
それぞれの底面を誘電体基板3の表面に密着させて、
複数の半導体チップ5を、誘電体基板3の表面の所望の
位置に配置し、接着剤22を用いてマウントしてある。
複数の半導体チップ5を、誘電体基板3の表面の所望の
位置に配置し、接着剤22を用いてマウントしてある。
そして、半導体チップ5の表面に配列した電極と、誘
電体基板3の表面に配列した対応するパターン8とを、
例えば金等の金属線6をボンデングして接続している。
電体基板3の表面に配列した対応するパターン8とを、
例えば金等の金属線6をボンデングして接続している。
一方、1は、膨張係数が誘電体基板3の膨張係数に近
い金属,例えば鉄・コバルト・ニッケル合金よりなる、
上部が開口した浅い箱形の金属ケースであって、金属ケ
ース1の側壁には、半導体装置の入出力端子としてのガ
ラス封止端子7を装着してある。
い金属,例えば鉄・コバルト・ニッケル合金よりなる、
上部が開口した浅い箱形の金属ケースであって、金属ケ
ース1の側壁には、半導体装置の入出力端子としてのガ
ラス封止端子7を装着してある。
そして、誘電体基板3の裏面を金属ケース1の底板部
材の内面に、導電性接着剤21で密着することで、誘電体
基板3を金属ケース1内に収容固着した後に、ガラス封
止端子7と入出力パターンとを半田接着,或いは金リボ
ン接続等して接続している。
材の内面に、導電性接着剤21で密着することで、誘電体
基板3を金属ケース1内に収容固着した後に、ガラス封
止端子7と入出力パターンとを半田接着,或いは金リボ
ン接続等して接続している。
その後、金属ケースと同材料よりなる蓋2を、金属ケ
ース1に装着して金属ケースの開口を塞いでいる。
ース1に装着して金属ケースの開口を塞いでいる。
上述のように、半導体チップ5を含めた誘電体基板3
の表面に形成した高周波回路を、金属ケース1に封止す
ることで、半導体装置外への電磁波の放射を防止すると
ともに、外部から電磁波が侵入して雑音が発生するのを
阻止している。
の表面に形成した高周波回路を、金属ケース1に封止す
ることで、半導体装置外への電磁波の放射を防止すると
ともに、外部から電磁波が侵入して雑音が発生するのを
阻止している。
しかしながら従来は、金属ケース内に複数の半導体チ
ップを実装してあるので、半導体チップ相互の電磁気的
の干渉により、信号の漏話、或いは発振が発生する恐れ
があった。
ップを実装してあるので、半導体チップ相互の電磁気的
の干渉により、信号の漏話、或いは発振が発生する恐れ
があった。
また、誘電体基板3の表面と、半導体チップ5の表面
に段差があるので、ボンデング作業が困難であるという
問題点があった。
に段差があるので、ボンデング作業が困難であるという
問題点があった。
本発明はこのような点に鑑みて創作されたもので、半
導体チップ相互の電磁気的の干渉がなく、且つボンデン
グ作業が容易な、半導体チップの実装方法を提供するこ
とを目的としている。
導体チップ相互の電磁気的の干渉がなく、且つボンデン
グ作業が容易な、半導体チップの実装方法を提供するこ
とを目的としている。
上記の目的を達成するために本発明は、第1図に例示
したように、半導体チップ5を実装した誘電体基板3
を、金属ケース1に収容封止した半導体装置において、
磁性損材料よりなる上部が開口した箱形の電波吸収体パ
ッケージ10に、半導体チップ5をマウントし、電波吸収
体パッケージ10を誘電体基板3に設けたテープキャリア
20に埋設固着する。
したように、半導体チップ5を実装した誘電体基板3
を、金属ケース1に収容封止した半導体装置において、
磁性損材料よりなる上部が開口した箱形の電波吸収体パ
ッケージ10に、半導体チップ5をマウントし、電波吸収
体パッケージ10を誘電体基板3に設けたテープキャリア
20に埋設固着する。
その後、半導体チップ5の電極に接続した、金属線6
(第1図参照),又はテープキャリア25のリード27(第
2図参照)の端末を、誘電体基板3の表面に形成した対
応するパターン8にそれぞれボンデングする。
(第1図参照),又はテープキャリア25のリード27(第
2図参照)の端末を、誘電体基板3の表面に形成した対
応するパターン8にそれぞれボンデングする。
次に電波吸収体パッケージ10の上部に、磁性損材料よ
りなる電波吸収体キャップ15を冠着するものとする。
りなる電波吸収体キャップ15を冠着するものとする。
上述のように半導体チップ5を、電波吸収体パッケー
ジ10内に収容してマウントし、電極とパターンとを接続
後に、電波吸収体パッケージ10の開口側に、電波吸収体
キャップ15を冠着している。
ジ10内に収容してマウントし、電極とパターンとを接続
後に、電波吸収体パッケージ10の開口側に、電波吸収体
キャップ15を冠着している。
したがって、半導体チップ5は電磁気的にシールドさ
れ、隣接した半導体チップ相互間,或いは誘電体基板3
に形成した他の回路との間で、電磁気的に干渉すること
が殆どない。
れ、隣接した半導体チップ相互間,或いは誘電体基板3
に形成した他の回路との間で、電磁気的に干渉すること
が殆どない。
また、電波吸収体パッケージ10を誘電体基板3の凹部
20に埋設装着するようにしているので、誘電体基板3の
表面と半導体チップ5の表面をほぼ同一平面にすること
ができる。さらに、半導体チップ5の上方が開口した状
態で、金属線6,或いはテープキャリア25のリード27をパ
ターン8にボンデングしている。
20に埋設装着するようにしているので、誘電体基板3の
表面と半導体チップ5の表面をほぼ同一平面にすること
ができる。さらに、半導体チップ5の上方が開口した状
態で、金属線6,或いはテープキャリア25のリード27をパ
ターン8にボンデングしている。
したがって、ボンデング作業が容易である。
以下図を参照しながら、本発明を具体的に説明する。
なお、全図を通じて同一符号は同一対象物を示す。
なお、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の実施例の図で、(a)は断面図,
(b)は要部を分離した形で示す斜視図、第2図は本発
明の他の実施例の断面図である。
(b)は要部を分離した形で示す斜視図、第2図は本発
明の他の実施例の断面図である。
第1図において、表面に所望の回路(図示省略)とパ
ターン8を膜形成した、例えばセラミックス等よりなる
誘電体基板3には、裏面の全面にメタライズ層(図示省
略)を形成してある。
ターン8を膜形成した、例えばセラミックス等よりなる
誘電体基板3には、裏面の全面にメタライズ層(図示省
略)を形成してある。
そして誘電体基板3には、半導体チップ5を配置すべ
き所望の位置に、半導体チップ5の平面視形状,及び高
さよりもそれぞれ所望に大きい、平面視形状,深さの角
形の凹部20を設けてある。
き所望の位置に、半導体チップ5の平面視形状,及び高
さよりもそれぞれ所望に大きい、平面視形状,深さの角
形の凹部20を設けてある。
側壁に半導体装置の入出力端子としてのガラス封止端
子7を装着した、上部が開口した浅い箱形の金属ケース
1に誘電体基板3を収容し、誘電体基板3の裏面を導電
性接着剤21を用いて金属ケース1の底板部材の内面に固
着してある。
子7を装着した、上部が開口した浅い箱形の金属ケース
1に誘電体基板3を収容し、誘電体基板3の裏面を導電
性接着剤21を用いて金属ケース1の底板部材の内面に固
着してある。
また、ガラス封止端子7と誘電体基板3の入出力パタ
ーンとを半田接着,或いは金リボン接続等して接続して
いる。
ーンとを半田接着,或いは金リボン接続等して接続して
いる。
10は、磁性損材料,例えばフェライトよりなる上部が
開口した箱形の電波吸収体パッケージであって、半導体
チップ5がしっくりと挿入されるような凹部を有し、そ
の凹部は、半導体チップ5の底面を接着剤22で底部材の
内面に密着しマウントした状態で、半導体チップ5の表
面がパッケージ側壁11の上面よりわずかに突出するよう
な深さである。
開口した箱形の電波吸収体パッケージであって、半導体
チップ5がしっくりと挿入されるような凹部を有し、そ
の凹部は、半導体チップ5の底面を接着剤22で底部材の
内面に密着しマウントした状態で、半導体チップ5の表
面がパッケージ側壁11の上面よりわずかに突出するよう
な深さである。
また、電波吸収体パッケージ10の外形寸法は、凹部20
にしっくりと挿入されるような寸法で、底面を接着剤23
で凹部20の底面に密着した状態でパッケージ側壁11の上
面が、誘電体基板3の表面よりわずかに低い高さであ
る。
にしっくりと挿入されるような寸法で、底面を接着剤23
で凹部20の底面に密着した状態でパッケージ側壁11の上
面が、誘電体基板3の表面よりわずかに低い高さであ
る。
一方、電波吸収体パッケージ10の上部の4隅には、角
形の間隔柱12が上方に突出するように設けてある。
形の間隔柱12が上方に突出するように設けてある。
15は、磁性損材料,例えばフェライトよりなる下部が
開口した浅い箱形の電波吸収体キャップ15である。電波
吸収体キャップ15の主板部材の内面を、間隔柱12の上端
面に当接し接着することで、電波吸収体キャップ15を電
波吸収体パッケージ10に冠着するようになっている。
開口した浅い箱形の電波吸収体キャップ15である。電波
吸収体キャップ15の主板部材の内面を、間隔柱12の上端
面に当接し接着することで、電波吸収体キャップ15を電
波吸収体パッケージ10に冠着するようになっている。
なお、電波吸収体キャップ15を電波吸収体パッケージ
10に冠着した状態で、パッケージ側壁11の上面と、電波
吸収体キャップ15の枠部材の下面との間には、金属線6
を配線する間隙があるものとする。
10に冠着した状態で、パッケージ側壁11の上面と、電波
吸収体キャップ15の枠部材の下面との間には、金属線6
を配線する間隙があるものとする。
上述のように構成した電波吸収体パッケージ10に、半
導体チップ5をマウントした後に、電波吸収体パッケー
ジ10を誘電体基板3の凹部20に嵌入し、接着剤23を用い
て電波吸収体パッケージ10を、凹部20内に固着する。
導体チップ5をマウントした後に、電波吸収体パッケー
ジ10を誘電体基板3の凹部20に嵌入し、接着剤23を用い
て電波吸収体パッケージ10を、凹部20内に固着する。
そして、半導体チップ5の電極と、誘電体基板3の表
面に形成した対応するパターン8の端末とを、金属線6
をボンデングツールを用いて、ワイヤボンデンクして接
続する。
面に形成した対応するパターン8の端末とを、金属線6
をボンデングツールを用いて、ワイヤボンデンクして接
続する。
次に、電波吸収体キャップ15を電波吸収体パッケージ
10の4本の間隔柱12の上部に嵌め込み、接着剤等で固着
して電波吸収体キャップ15を冠着する。
10の4本の間隔柱12の上部に嵌め込み、接着剤等で固着
して電波吸収体キャップ15を冠着する。
そしてさらに、金属ケース1の開口に、蓋2を取付け
て半導体チップ5を含めた誘電体基板3の全体をシール
ドする。
て半導体チップ5を含めた誘電体基板3の全体をシール
ドする。
第2図において、25は、中央部に角形のチップ用ホー
ルを有する枠形の、例えばポリイミド系樹脂よりなる樹
脂テープ26と、樹脂テープ26のそれぞれ辺に所望に配設
されたリード27とよりなるテープキャリアである。
ルを有する枠形の、例えばポリイミド系樹脂よりなる樹
脂テープ26と、樹脂テープ26のそれぞれ辺に所望に配設
されたリード27とよりなるテープキャリアである。
銅箔よりなる細長い短冊形のリード27は、枠形の樹脂
テープ26のそれぞれの各辺に直交する如くに並列し、そ
の先端がチップ用ホール内に突出することにより、半導
体チップ5の対応する電極にボンデングするように構成
してある。またさらに、リード27の他方の端部を樹脂テ
ープ26の枠外に突出させて、誘電体基板3のパターン8
にボンデングするように構成してある。
テープ26のそれぞれの各辺に直交する如くに並列し、そ
の先端がチップ用ホール内に突出することにより、半導
体チップ5の対応する電極にボンデングするように構成
してある。またさらに、リード27の他方の端部を樹脂テ
ープ26の枠外に突出させて、誘電体基板3のパターン8
にボンデングするように構成してある。
テープキャリア25のチップ用ホール内に半導体チップ
5を挿入し、リード27を対応する電極にボンデングする
ことで、半導体チップ5のフェースアップにテープキャ
リア25に搭載し、電波吸収体パッケージ10に、半導体チ
ップ5をマウントした後に、電波吸収体パッケージ10を
誘電体基板3の凹部20に嵌入し、接着剤23を用いて電波
吸収体パッケージ10を、凹部20内に固着する。
5を挿入し、リード27を対応する電極にボンデングする
ことで、半導体チップ5のフェースアップにテープキャ
リア25に搭載し、電波吸収体パッケージ10に、半導体チ
ップ5をマウントした後に、電波吸収体パッケージ10を
誘電体基板3の凹部20に嵌入し、接着剤23を用いて電波
吸収体パッケージ10を、凹部20内に固着する。
そして、テープキャリア25のそれぞれのリード27の端
部を、誘電体基板3の表面に形成した対応するパターン
8の端末に重畳させ、ボンデングツールを用いて、リー
ド27とパターン8とを接続する。
部を、誘電体基板3の表面に形成した対応するパターン
8の端末に重畳させ、ボンデングツールを用いて、リー
ド27とパターン8とを接続する。
次に、電波吸収体キャップ15を電波吸収体パッケージ
10の4本の間隔柱12の上部に嵌め込み、接着剤等で固着
して電波吸収体キャップ15を冠着する。
10の4本の間隔柱12の上部に嵌め込み、接着剤等で固着
して電波吸収体キャップ15を冠着する。
また、金属ケース1の開口に、蓋2を取付けて半導体
チップ5を含めた誘電体基板3の全体をシールドする。
チップ5を含めた誘電体基板3の全体をシールドする。
上述のような半導体チップの実装方法であるので、誘
電体基板3の表面と半導体チップ5の表面をほぼ同一平
面にすることができる。さらに、半導体チップ5の上方
が開口した状態で、金属線6,或いはテープキャリア25の
リード27をパターン8にボンデングしている。即ち、ボ
ンデング作業が極めて容易である。
電体基板3の表面と半導体チップ5の表面をほぼ同一平
面にすることができる。さらに、半導体チップ5の上方
が開口した状態で、金属線6,或いはテープキャリア25の
リード27をパターン8にボンデングしている。即ち、ボ
ンデング作業が極めて容易である。
またそれぞれの半導体チップ5は電磁気的にシールド
され、隣接した半導体チップ相互間,或いは誘電体基板
3に形成した他の回路との間で、電磁気的に干渉するこ
とが殆どない。
され、隣接した半導体チップ相互間,或いは誘電体基板
3に形成した他の回路との間で、電磁気的に干渉するこ
とが殆どない。
以上説明したように本発明は、誘電体基板3に凹部を
設け、この凹部内に電波吸収体で所望にパッケージした
半導体チップを埋め込むように実装するという、半導体
チップの実装方法であって、半導体チップ相互の電磁気
的の干渉がなくて、信号の漏話、発振現象がなく、さら
に半導体装置外へ電磁波が放射されることもなく、且つ
ボンデング作業が容易である等、実用上で優れた効果が
ある。
設け、この凹部内に電波吸収体で所望にパッケージした
半導体チップを埋め込むように実装するという、半導体
チップの実装方法であって、半導体チップ相互の電磁気
的の干渉がなくて、信号の漏話、発振現象がなく、さら
に半導体装置外へ電磁波が放射されることもなく、且つ
ボンデング作業が容易である等、実用上で優れた効果が
ある。
第1図は本発明の実施例の図で、 (a)は断面図, (b)は要部を分離した形で示す斜視図、 第2図は本発明の他の実施例の断面図、 第3図は従来例の断面図である。 図において、 1は金属ケース、 2は蓋、 3は誘電体基板、 5は半導体チップ、 6は金属線、 7はガラス封止端子、 8はパターン、 10は電波吸収体パッケージ、 11はパッケージ側壁、 12は間隔柱、 15は電波吸収体キャップ、 20は凹部、 21は導電性接着剤、 25はテープキャリア、 26は樹脂テープ、 27はリードをそれぞれ示す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 9/00 H05K 9/00 P
Claims (1)
- 【請求項1】半導体チップ(5)を実装した誘電体基板
(3)を、金属ケース(1)に収容封止するよう構成し
た半導体装置において、 磁性損材料よりなる上部が開口した箱形の電波吸収体パ
ッケージ(10)に、該半導体チップ(5)をマウント
し、該電波吸収体パッケージ(10)を該誘電体基板
(3)の凹部(20)に埋設した後に、 該半導体チップ(5)の電極に接続した、金属線(6)
又はテープキャリアのリード(27)の端末を、該誘電体
基板(3)の表面に形成した対応するパターン(8)に
それぞれボンデングし、 次に該電波吸収体パッケージ(10)の上部に、磁性損材
料よりなる電波吸収体キャップ(15)を冠着することを
特徴とする半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5691889A JP2600366B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5691889A JP2600366B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体チップの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02237053A JPH02237053A (ja) | 1990-09-19 |
JP2600366B2 true JP2600366B2 (ja) | 1997-04-16 |
Family
ID=13040864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5691889A Expired - Fee Related JP2600366B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2600366B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175613A (en) * | 1991-01-18 | 1992-12-29 | Digital Equipment Corporation | Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips |
US6613978B2 (en) | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
US5880403A (en) | 1994-04-01 | 1999-03-09 | Space Electronics, Inc. | Radiation shielding of three dimensional multi-chip modules |
US5635754A (en) * | 1994-04-01 | 1997-06-03 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
JP2728624B2 (ja) * | 1993-12-13 | 1998-03-18 | 北川工業株式会社 | 電子素子シールドパッケージ |
US6261508B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Method for making a shielding composition |
US6720493B1 (en) | 1994-04-01 | 2004-04-13 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
US6455864B1 (en) | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
JPH10233408A (ja) * | 1997-02-21 | 1998-09-02 | Nec Corp | 金属接合構造及び半導体装置 |
US6368899B1 (en) | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
US7382043B2 (en) | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
US7191516B2 (en) | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
-
1989
- 1989-03-09 JP JP5691889A patent/JP2600366B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02237053A (ja) | 1990-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6114635A (en) | Chip-scale electronic component package | |
US4423468A (en) | Dual electronic component assembly | |
US5153379A (en) | Shielded low-profile electronic component assembly | |
US5939784A (en) | Shielded surface acoustical wave package | |
JP2600366B2 (ja) | 半導体チップの実装方法 | |
WO1995031826A1 (en) | Electronic packages with improved electrical performance | |
US5371321A (en) | Package structure and method for reducing bond wire inductance | |
JPS6347353B2 (ja) | ||
JPH03120746A (ja) | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 | |
JPS61114562A (ja) | マイクロ波用チツプキヤリヤ | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
US5150198A (en) | Radiator for semiconductor chip | |
JPH0563136A (ja) | 混成集積回路装置 | |
JP3141020B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
JPH09139441A (ja) | 半導体装置およびその製造方法 | |
JPH06216492A (ja) | 電子装置 | |
KR100258351B1 (ko) | 반도체패키지 | |
KR100595317B1 (ko) | 반도체 패키지 | |
JP2970952B2 (ja) | 半導体装置およびその製造方法 | |
JPH07321243A (ja) | 半導体装置及びその製造方法 | |
JPS58155745A (ja) | 半導体装置 | |
JPH06132472A (ja) | Icパッケージ | |
JPS60254755A (ja) | 半導体装置用パツケ−ジ | |
JPH04105350A (ja) | 半導体チップの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |