JPH09139441A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09139441A JPH09139441A JP29692795A JP29692795A JPH09139441A JP H09139441 A JPH09139441 A JP H09139441A JP 29692795 A JP29692795 A JP 29692795A JP 29692795 A JP29692795 A JP 29692795A JP H09139441 A JPH09139441 A JP H09139441A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor element
- semiconductor device
- metal conductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
(57)【要約】
【課題】パッケ−ジの面積に対して収納可能な半導体素
子６の面積を大きくし、半導体素子６の表面上の電極を
自由に配置する。 【解決手段】表面に電極を有する半導体素子６と、裏面
に半導体素子６を収容する凹部を有しこの凹部と表面と
の間に形成された貫通穴を有する絶縁基板１と、絶縁基
板１の表面上に形成され開口部を有する絶縁基板２とを
具備し、半導体素子６の表面が絶縁基板１の凹部の底面
に接着され、絶縁基板１は凹部と反対側の表面に複数の
金属導体層３を備え、半導体素子６の表面に設けられた
電極は貫通穴を通る導線８により金属導体層３に接続さ
れ、絶縁基板１、２の外側面に形成された外部端子４は
金属導体層３に接続され、絶縁基板１の裏面および絶縁
基板２の表面に形成された上下端子５は外部端子４に接
続され、半導体素子６と導線８と金属導体層３とは樹脂
封止され、貫通穴は電極上を開口して形成される。
子６の面積を大きくし、半導体素子６の表面上の電極を
自由に配置する。 【解決手段】表面に電極を有する半導体素子６と、裏面
に半導体素子６を収容する凹部を有しこの凹部と表面と
の間に形成された貫通穴を有する絶縁基板１と、絶縁基
板１の表面上に形成され開口部を有する絶縁基板２とを
具備し、半導体素子６の表面が絶縁基板１の凹部の底面
に接着され、絶縁基板１は凹部と反対側の表面に複数の
金属導体層３を備え、半導体素子６の表面に設けられた
電極は貫通穴を通る導線８により金属導体層３に接続さ
れ、絶縁基板１、２の外側面に形成された外部端子４は
金属導体層３に接続され、絶縁基板１の裏面および絶縁
基板２の表面に形成された上下端子５は外部端子４に接
続され、半導体素子６と導線８と金属導体層３とは樹脂
封止され、貫通穴は電極上を開口して形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板を用
いたパッケ−ジを有する半導体装置およびその製造方法
に関する。
いたパッケ−ジを有する半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】半導体素子、特にＤＲＡＭ等の高密度半
導体記憶装置は、例えばＣＰＵモジュ−ル等に実装され
る際に、１つのみではなく、複数個使用されることが多
い。この時、これらの半導体装置を積み重ねて使用する
ことができれば、より高密度な実装基板を達成すること
ができる。
導体記憶装置は、例えばＣＰＵモジュ−ル等に実装され
る際に、１つのみではなく、複数個使用されることが多
い。この時、これらの半導体装置を積み重ねて使用する
ことができれば、より高密度な実装基板を達成すること
ができる。
【０００３】このような目的により、従来より使用され
ている半導体装置のパッケ−ジ構造を図６に示す。この
パッケ−ジは、絶縁基板１および２と、絶縁基板１およ
び２に挟まれた金属導体層３と、金属導体層３に接続す
る外部端子４と、外部端子４に接続してパッケ−ジの上
下面に延長された上下端子５と、封止樹脂９とにより構
成される。 ここで、半導体素子６は、絶縁基板１に形
成された凹部の内部に接着剤７により固定され、半導体
素子６上の電極と金属導体層３とが金属細線８により接
続された後に、この金属細線８と半導体素子６とが封止
樹脂９により封止される。
ている半導体装置のパッケ−ジ構造を図６に示す。この
パッケ−ジは、絶縁基板１および２と、絶縁基板１およ
び２に挟まれた金属導体層３と、金属導体層３に接続す
る外部端子４と、外部端子４に接続してパッケ−ジの上
下面に延長された上下端子５と、封止樹脂９とにより構
成される。 ここで、半導体素子６は、絶縁基板１に形
成された凹部の内部に接着剤７により固定され、半導体
素子６上の電極と金属導体層３とが金属細線８により接
続された後に、この金属細線８と半導体素子６とが封止
樹脂９により封止される。
【０００４】このようなパケ−ジでは、図６に示すよう
に、外部端子４がパッケ−ジの上下面に延長されて上下
端子５を構成するため、パッケ−ジを上下に積み重ねて
使用することが可能である。
に、外部端子４がパッケ−ジの上下面に延長されて上下
端子５を構成するため、パッケ−ジを上下に積み重ねて
使用することが可能である。
【０００５】しかし、上記の従来のパッケ−ジは、半導
体素子６の裏面をパッケ−ジの絶縁基板１の表面に接続
するため、金属導体層３は、半導体素子６の外側に配置
する必要がある。これにより、パッケ−ジの横方向の寸
法は、半導体素子の幅（ａ）＋２×（半導体素子端から
凹部端までの距離（ｂ）＋凹部端からボンディング位置
までの距離（ｃ）＋ボンディング位置から外枠までの距
離（ｄ）＋外枠の幅（ｅ））により規定される。このた
め、パッケ−ジに搭載可能な半導体素子６の大きさが制
限されて、面積の大きい半導体素子６を搭載することが
できないという問題があった。
体素子６の裏面をパッケ−ジの絶縁基板１の表面に接続
するため、金属導体層３は、半導体素子６の外側に配置
する必要がある。これにより、パッケ−ジの横方向の寸
法は、半導体素子の幅（ａ）＋２×（半導体素子端から
凹部端までの距離（ｂ）＋凹部端からボンディング位置
までの距離（ｃ）＋ボンディング位置から外枠までの距
離（ｄ）＋外枠の幅（ｅ））により規定される。このた
め、パッケ−ジに搭載可能な半導体素子６の大きさが制
限されて、面積の大きい半導体素子６を搭載することが
できないという問題があった。
【０００６】また、このように金属細線８を用いて半導
体素子６上の電極と金属導体層３とを接続する構造のパ
ッケ−ジでは、以下の理由により金属細線８を長くする
ことができない。すなわち、金属細線８の描く弧が大き
くなるため金属細線８が露出しないように封止樹脂を高
くする必要があり、パッケ−ジの高さが大きくなってし
まう。また、金属細線８が断線しやすくなる。さらに、
樹脂を封入する時に金属細線８が曲げられて隣の金属細
線８と短絡する可能性がある。このため、金属細線８を
長くすることができないため、半導体素子６の表面上の
電極は常に半導体素子６の周辺に配置する必要があると
いう制約が生じてしまう。しかし、例えばＤＲＡＭ等の
半導体記憶素子では、例えば電源等を供給する電極を半
導体素子の中央に配置する方が素子の性能が向上するこ
とが知られており、上述のように電極の位置を自由に設
計することができないということは、大きな問題とな
る。
体素子６上の電極と金属導体層３とを接続する構造のパ
ッケ−ジでは、以下の理由により金属細線８を長くする
ことができない。すなわち、金属細線８の描く弧が大き
くなるため金属細線８が露出しないように封止樹脂を高
くする必要があり、パッケ−ジの高さが大きくなってし
まう。また、金属細線８が断線しやすくなる。さらに、
樹脂を封入する時に金属細線８が曲げられて隣の金属細
線８と短絡する可能性がある。このため、金属細線８を
長くすることができないため、半導体素子６の表面上の
電極は常に半導体素子６の周辺に配置する必要があると
いう制約が生じてしまう。しかし、例えばＤＲＡＭ等の
半導体記憶素子では、例えば電源等を供給する電極を半
導体素子の中央に配置する方が素子の性能が向上するこ
とが知られており、上述のように電極の位置を自由に設
計することができないということは、大きな問題とな
る。
【０００７】
【発明が解決しようとする課題】このように、従来のプ
リント基板を用いたパッケ−ジを有する半導体装置で
は、パッケ−ジに収納可能な半導体素子の大きさに制限
があること、また、半導体素子の表面上の電極は常に素
子の周辺領域に配置される必要があることにより、自由
に設計することができないため、性能の向上の妨げとな
っているという問題があった。
リント基板を用いたパッケ−ジを有する半導体装置で
は、パッケ−ジに収納可能な半導体素子の大きさに制限
があること、また、半導体素子の表面上の電極は常に素
子の周辺領域に配置される必要があることにより、自由
に設計することができないため、性能の向上の妨げとな
っているという問題があった。
【０００８】本発明の第１の目的は、パッケ−ジの面積
に対して収納可能な半導体素子の面積を大きくし、性能
の向上を図ることができるパッケ−ジ構造を有する半導
体装置を提供することである。
に対して収納可能な半導体素子の面積を大きくし、性能
の向上を図ることができるパッケ−ジ構造を有する半導
体装置を提供することである。
【０００９】また、本発明の第２の目的は、パッケ−ジ
の面積に対して収納可能な半導体素子の面積を大きく
し、性能の向上を図ることができるパッケ−ジ構造を有
する半導体装置を複数個積み重ねて使用し高密度の実装
基板を実現することのできる半導体装置の製造方法を提
供することである。
の面積に対して収納可能な半導体素子の面積を大きく
し、性能の向上を図ることができるパッケ−ジ構造を有
する半導体装置を複数個積み重ねて使用し高密度の実装
基板を実現することのできる半導体装置の製造方法を提
供することである。
【００１０】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体装置は、表面に電
極を有する半導体素子と、裏面に前記半導体素子を収容
する凹部を有しこの凹部と表面との間に形成された貫通
穴を有する第１の絶縁基板と、前記第１の絶縁基板表面
上に形成され前記貫通穴より大きい開口部を有する第２
の絶縁基板とを具備し、前記半導体素子はその表面が前
記第１の絶縁基板の凹部の底面に接着され、前記第１の
絶縁基板は凹部と反対側の表面に複数の金属導体層を備
え、前記半導体素子の表面に設けられた電極は前記貫通
穴を通る導線により前記第１の絶縁基板表面の金属導体
層に接続され、前記第１および第２の絶縁基板の外側面
に形成された外部端子はそれぞれ前記金属導体層に接続
され、前記第１の絶縁基板の裏面に形成された下部端子
と前記第２の絶縁基板の表面に形成された上部端子とは
それぞれ前記外部端子に接続され、前記半導体素子と前
記導線と前記金属導体層とは封止樹脂により被覆され前
記貫通穴は前記半導体素子の表面上の電極上を開口する
ように形成されることを特徴とする。
達成するために、本発明による半導体装置は、表面に電
極を有する半導体素子と、裏面に前記半導体素子を収容
する凹部を有しこの凹部と表面との間に形成された貫通
穴を有する第１の絶縁基板と、前記第１の絶縁基板表面
上に形成され前記貫通穴より大きい開口部を有する第２
の絶縁基板とを具備し、前記半導体素子はその表面が前
記第１の絶縁基板の凹部の底面に接着され、前記第１の
絶縁基板は凹部と反対側の表面に複数の金属導体層を備
え、前記半導体素子の表面に設けられた電極は前記貫通
穴を通る導線により前記第１の絶縁基板表面の金属導体
層に接続され、前記第１および第２の絶縁基板の外側面
に形成された外部端子はそれぞれ前記金属導体層に接続
され、前記第１の絶縁基板の裏面に形成された下部端子
と前記第２の絶縁基板の表面に形成された上部端子とは
それぞれ前記外部端子に接続され、前記半導体素子と前
記導線と前記金属導体層とは封止樹脂により被覆され前
記貫通穴は前記半導体素子の表面上の電極上を開口する
ように形成されることを特徴とする。
【００１１】また、本発明による半導体装置は、前記半
導体素子と前記金属導体層との間にさらに金属層を具備
することを特徴とする。さらに、本発明による半導体装
置の製造方法は、表面に電極を有する半導体素子と、裏
面に前記半導体素子を収容する凹部を有しこの凹部と表
面との間に形成された貫通穴を有する第１の絶縁基板
と、この第１の絶縁基板の凹部と反対側の表面に形成さ
れた複数の金属導体層と、前記金属導体層の表面上に形
成され前記貫通穴より大きい開口部を有する第２の絶縁
基板と、前記金属導体層に接続され前記第１および第２
の絶縁基板の外側面に形成された外部端子とを具備する
半導体装置の製造方法において、前記貫通穴が前記半導
体素子の表面に設けられた電極上を開口するように前記
半導体素子の表面を前記第１の絶縁基板の凹部の底面に
接着し、前記第１の絶縁基板上の複数の金属導体層は前
記半導体素子の表面上の１つの電極に対して複数個形成
されており、前記半導体素子の表面上の電極をそれぞれ
前記貫通穴を通る導線により前記複数個の金属導体層の
うちの１つと接続し、それによって得られた半導体装置
を複数個積み重ねて互いに上下に接する半導体装置の外
部端子を接続し、各半導体装置の半導体素子の対応する
１つの電極と接続される前記複数個の金属導体層は各半
導体装置の対応する位置に設けられた外部端子と接続さ
れ、積み重ねられた各半導体装置の各半導体素子の対応
した１つの電極は前記複数個の金属導体層の中の互いに
対応しない外部端子に接続されている金属導体層と接続
されることを特徴とする。
導体素子と前記金属導体層との間にさらに金属層を具備
することを特徴とする。さらに、本発明による半導体装
置の製造方法は、表面に電極を有する半導体素子と、裏
面に前記半導体素子を収容する凹部を有しこの凹部と表
面との間に形成された貫通穴を有する第１の絶縁基板
と、この第１の絶縁基板の凹部と反対側の表面に形成さ
れた複数の金属導体層と、前記金属導体層の表面上に形
成され前記貫通穴より大きい開口部を有する第２の絶縁
基板と、前記金属導体層に接続され前記第１および第２
の絶縁基板の外側面に形成された外部端子とを具備する
半導体装置の製造方法において、前記貫通穴が前記半導
体素子の表面に設けられた電極上を開口するように前記
半導体素子の表面を前記第１の絶縁基板の凹部の底面に
接着し、前記第１の絶縁基板上の複数の金属導体層は前
記半導体素子の表面上の１つの電極に対して複数個形成
されており、前記半導体素子の表面上の電極をそれぞれ
前記貫通穴を通る導線により前記複数個の金属導体層の
うちの１つと接続し、それによって得られた半導体装置
を複数個積み重ねて互いに上下に接する半導体装置の外
部端子を接続し、各半導体装置の半導体素子の対応する
１つの電極と接続される前記複数個の金属導体層は各半
導体装置の対応する位置に設けられた外部端子と接続さ
れ、積み重ねられた各半導体装置の各半導体素子の対応
した１つの電極は前記複数個の金属導体層の中の互いに
対応しない外部端子に接続されている金属導体層と接続
されることを特徴とする。
【００１２】このように、本発明による半導体装置で
は、第１の絶縁基板の裏面側に半導体素子を設置し、こ
の第１の絶縁基板に形成された貫通穴を通る導線により
半導体素子上の電極と外部端子に接続される金属導体層
とを接続するため、金属導体層を半導体素子の上方に形
成し、また、この金属導体層上の導線のボンディング位
置を半導体基板上に設置することができる。このため、
金属導体層およびボンディング位置を半導体素子の外側
に構成していた従来の半導体装置に比べて、パッケ−ジ
の面積に対して収納可能な半導体素子の面積を大幅に拡
大することができる。
は、第１の絶縁基板の裏面側に半導体素子を設置し、こ
の第１の絶縁基板に形成された貫通穴を通る導線により
半導体素子上の電極と外部端子に接続される金属導体層
とを接続するため、金属導体層を半導体素子の上方に形
成し、また、この金属導体層上の導線のボンディング位
置を半導体基板上に設置することができる。このため、
金属導体層およびボンディング位置を半導体素子の外側
に構成していた従来の半導体装置に比べて、パッケ−ジ
の面積に対して収納可能な半導体素子の面積を大幅に拡
大することができる。
【００１３】また、この貫通穴は半導体素子の表面上の
電極上を開口するように形成されているため、電極を半
導体素子の周辺領域に配置する必要があった従来に比べ
て、電極を自由に配置することが可能となり、性能の向
上を図ることができる。
電極上を開口するように形成されているため、電極を半
導体素子の周辺領域に配置する必要があった従来に比べ
て、電極を自由に配置することが可能となり、性能の向
上を図ることができる。
【００１４】また、本発明による半導体装置では、半導
体素子と金属導体層との間にさらに金属層を設けること
により、複数の金属導体層の間における電磁気的な相互
作用を緩和し、半導体素子６からの電磁気的な影響を遮
蔽することができるため、金属導体層のインダクタンス
を低減することができる。このため、安定して高速動作
をすることが可能な半導体装置を提供することができ
る。
体素子と金属導体層との間にさらに金属層を設けること
により、複数の金属導体層の間における電磁気的な相互
作用を緩和し、半導体素子６からの電磁気的な影響を遮
蔽することができるため、金属導体層のインダクタンス
を低減することができる。このため、安定して高速動作
をすることが可能な半導体装置を提供することができ
る。
【００１５】さらに、金属導体層のインダクタンスをよ
り低減するために、この金属層を接地電位に接続するこ
とが望ましい。また、本発明による半導体装置の製造方
法では、半導体素子の表面上の１つの電極に対して複数
個の金属導体層が形成され、この複数個の金属導体層の
うちの一つと半導体素子の表面上の１つの電極とを接続
し、このようにして得られた半導体装置を複数個積み重
ねて互いに上下に接する外部端子を接続し、積み重ねら
れた各半導体装置の各半導体素子の表面上の対応する１
つの電極は複数個の金属導体層のうち、互いに対応しな
い外部端子と接続されている金属導体層と接続されるこ
とにより、積み重ねられた半導体装置のうち異なる半導
体装置に搭載された半導体素子の電極は異なる外部端子
に接続されるため、半導体装置の識別をすることができ
る。このようにして、個々の半導体装置を容易に識別す
ることができるように積み重ねることが可能となるた
め、高密度の実装基板を実現することができる。
り低減するために、この金属層を接地電位に接続するこ
とが望ましい。また、本発明による半導体装置の製造方
法では、半導体素子の表面上の１つの電極に対して複数
個の金属導体層が形成され、この複数個の金属導体層の
うちの一つと半導体素子の表面上の１つの電極とを接続
し、このようにして得られた半導体装置を複数個積み重
ねて互いに上下に接する外部端子を接続し、積み重ねら
れた各半導体装置の各半導体素子の表面上の対応する１
つの電極は複数個の金属導体層のうち、互いに対応しな
い外部端子と接続されている金属導体層と接続されるこ
とにより、積み重ねられた半導体装置のうち異なる半導
体装置に搭載された半導体素子の電極は異なる外部端子
に接続されるため、半導体装置の識別をすることができ
る。このようにして、個々の半導体装置を容易に識別す
ることができるように積み重ねることが可能となるた
め、高密度の実装基板を実現することができる。
【００１６】
【発明の実施の形態】以下、本発明の第１の実施の形態
について、図１を参照して説明する。図１は、本発明の
第１の実施の形態による半導体装置の断面図である。従
来と同様に、本実施の形態による半導体装置のパッケ−
ジは、絶縁基板１および２と、絶縁基板１および２に挟
まれた金属導体層３と、金属導体層３に接続する外部端
子４と、外部端子４に接続してパッケ−ジの上下面に延
長された上下端子５と、封止樹脂９とにより構成される
が、従来と異なり、絶縁基板１の凹部は半導体装置の裏
面側に形成され、この凹部と半導体装置の表面側とを貫
通するように形成された貫通穴を絶縁基板１が有し、半
導体素子の裏面ではなく表面が接着剤７により絶縁基板
１に接着され、半導体装置の表面側のみでなく裏面側も
樹脂封止されている。また、従来と同様に、金属細線８
により半導体素子６の表面上の電極と金属導体層３とが
接続されるが、金属細線８は前述の貫通穴を通ることが
従来とは異なる。
について、図１を参照して説明する。図１は、本発明の
第１の実施の形態による半導体装置の断面図である。従
来と同様に、本実施の形態による半導体装置のパッケ−
ジは、絶縁基板１および２と、絶縁基板１および２に挟
まれた金属導体層３と、金属導体層３に接続する外部端
子４と、外部端子４に接続してパッケ−ジの上下面に延
長された上下端子５と、封止樹脂９とにより構成される
が、従来と異なり、絶縁基板１の凹部は半導体装置の裏
面側に形成され、この凹部と半導体装置の表面側とを貫
通するように形成された貫通穴を絶縁基板１が有し、半
導体素子の裏面ではなく表面が接着剤７により絶縁基板
１に接着され、半導体装置の表面側のみでなく裏面側も
樹脂封止されている。また、従来と同様に、金属細線８
により半導体素子６の表面上の電極と金属導体層３とが
接続されるが、金属細線８は前述の貫通穴を通ることが
従来とは異なる。
【００１７】ここで、絶縁基板１と半導体素子６とを接
着する接着剤７の厚さは、熱応力を低減するために例え
ば０．１ｍｍ程度である必要がある。また、このパッケ
−ジを積み重ねて使用することを可能とするために、半
導体素子６の裏面は絶縁基板１の下面の高さより下側に
露出してはならない。このため、半導体素子６の厚さを
例えば０．３５ｍｍとした場合には、絶縁基板１の凹部
の深さは０．４５ｍｍ以上である必要がある。また、外
枠としての絶縁基板２の高さは、金属細線８の軌跡から
決定されるが、０．１ｍｍ以上必要である。これらによ
り、パッケ−ジ全体の厚さを、例えば通常の他のパッケ
−ジと同様に１．２ｍｍとした場合には、絶縁基板１に
形成される貫通穴の厚さは、例えば０．６５ｍｍ以下と
なる。
着する接着剤７の厚さは、熱応力を低減するために例え
ば０．１ｍｍ程度である必要がある。また、このパッケ
−ジを積み重ねて使用することを可能とするために、半
導体素子６の裏面は絶縁基板１の下面の高さより下側に
露出してはならない。このため、半導体素子６の厚さを
例えば０．３５ｍｍとした場合には、絶縁基板１の凹部
の深さは０．４５ｍｍ以上である必要がある。また、外
枠としての絶縁基板２の高さは、金属細線８の軌跡から
決定されるが、０．１ｍｍ以上必要である。これらによ
り、パッケ−ジ全体の厚さを、例えば通常の他のパッケ
−ジと同様に１．２ｍｍとした場合には、絶縁基板１に
形成される貫通穴の厚さは、例えば０．６５ｍｍ以下と
なる。
【００１８】また、半導体素子６上の電極から金属導体
層３上のボンディング位置までの距離は、金属細線８の
軌跡から決定されるが、例えば１〜２ｍｍ程度が必要で
ある。このため、貫通穴の幅は、例えば２〜３ｍｍ程度
となる。
層３上のボンディング位置までの距離は、金属細線８の
軌跡から決定されるが、例えば１〜２ｍｍ程度が必要で
ある。このため、貫通穴の幅は、例えば２〜３ｍｍ程度
となる。
【００１９】さらに、上下端子５は実装基板に実装する
時に、半田付けが十分に行うことができるだけの幅を有
していればよい。このように、本実施の形態では、半導
体素子６の裏面を絶縁基板１の表面側に形成された凹部
に接着する従来と異なり、半導体素子６の表面を絶縁基
板１の裏面側に形成された凹部に接着する。また、半導
体素子６の表面上の電極と絶縁基板１の表面に形成され
た金属導体層３とは、絶縁基板１を貫通するように形成
された貫通穴を通って金属細線８により接続される。
時に、半田付けが十分に行うことができるだけの幅を有
していればよい。このように、本実施の形態では、半導
体素子６の裏面を絶縁基板１の表面側に形成された凹部
に接着する従来と異なり、半導体素子６の表面を絶縁基
板１の裏面側に形成された凹部に接着する。また、半導
体素子６の表面上の電極と絶縁基板１の表面に形成され
た金属導体層３とは、絶縁基板１を貫通するように形成
された貫通穴を通って金属細線８により接続される。
【００２０】このため、図１に示すように、金属導体層
３を、従来のように半導体素子６の外側ではなく、半導
体素子６の上方に形成し、さらに、金属導体層３上のボ
ンディグ位置を半導体素子６の上方に配置することがで
きる。
３を、従来のように半導体素子６の外側ではなく、半導
体素子６の上方に形成し、さらに、金属導体層３上のボ
ンディグ位置を半導体素子６の上方に配置することがで
きる。
【００２１】これにより、半導体素子６の外側に、ボン
ディング用の空間的余裕を確保する必要がないため、パ
ッケ−ジの横方向の寸法は、半導体素子の幅（ａ）＋２
×（半導体素子端から凹部端までの距離（ｂ）＋外枠の
幅（ｅ））とすることが可能となり、パッケ−ジの面積
に対して収納可能な半導体素子６の面積を大幅に拡大す
ることが可能となる。
ディング用の空間的余裕を確保する必要がないため、パ
ッケ−ジの横方向の寸法は、半導体素子の幅（ａ）＋２
×（半導体素子端から凹部端までの距離（ｂ）＋外枠の
幅（ｅ））とすることが可能となり、パッケ−ジの面積
に対して収納可能な半導体素子６の面積を大幅に拡大す
ることが可能となる。
【００２２】また、半導体素子６の表面上の電極を、従
来のように半導体素子６の周辺部ではなく、図１に示す
ように、半導体素子６の中央部に配置することができる
ため、設計の自由度が増大し、性能の優れた半導体素子
６を設計することができる。
来のように半導体素子６の周辺部ではなく、図１に示す
ように、半導体素子６の中央部に配置することができる
ため、設計の自由度が増大し、性能の優れた半導体素子
６を設計することができる。
【００２３】さらに、金属導体層３を両面接着テ−プを
用いて直接半導体素子６の表面上に直接接着するＬＯＣ
（Lead On Chip）構造と異なり、本実施の形態では、金
属導体層３と半導体素子６との間に絶縁基板１を介する
ため、以下のような特長を有する。
用いて直接半導体素子６の表面上に直接接着するＬＯＣ
（Lead On Chip）構造と異なり、本実施の形態では、金
属導体層３と半導体素子６との間に絶縁基板１を介する
ため、以下のような特長を有する。
【００２４】すなわち、金属細線８を金属導体層３上に
ボンディングする時に、通常、超音波等を用いてボンデ
ィングを行うが、この超音波は弾性率の低い物質に吸収
されやすいという性質を有する。また、ＬＯＣ構造で
は、帯状の両面接着テ−プを半導体素子６の表面上に貼
着し、このテ−プ上の所望の位置に金属導体層３を接着
するため、金属導体層３が設置されていない領域にはテ
−プが露出している状態でボンディングが行われる。こ
こで、ボンディング位置から金属導体層３の端までの距
離が短い場合、露出しているテ−プにより超音波が吸収
されてしまうために、金属細線８と金属導体層３とを接
続することが困難となってしまう。このため、ボンディ
ング位置から金属導体層３の端までの距離を長くする必
要があり、金属導体層３の幅を狭くすることができな
い。これにより、パッケ−ジの限られた長さに対して設
置可能な金属導体層３の数を増加することが困難となっ
てしまう。これに対して、本実施の形態では、金属導体
層３と接着剤の間に弾性率の高い絶縁基板１が存在する
ために、超音波の吸収が少なく、これにより、金属導体
層３の幅を狭くすることができ、限られた長さのパッケ
−ジに設置可能な金属導体層３の数を増加することがで
きる。
ボンディングする時に、通常、超音波等を用いてボンデ
ィングを行うが、この超音波は弾性率の低い物質に吸収
されやすいという性質を有する。また、ＬＯＣ構造で
は、帯状の両面接着テ−プを半導体素子６の表面上に貼
着し、このテ−プ上の所望の位置に金属導体層３を接着
するため、金属導体層３が設置されていない領域にはテ
−プが露出している状態でボンディングが行われる。こ
こで、ボンディング位置から金属導体層３の端までの距
離が短い場合、露出しているテ−プにより超音波が吸収
されてしまうために、金属細線８と金属導体層３とを接
続することが困難となってしまう。このため、ボンディ
ング位置から金属導体層３の端までの距離を長くする必
要があり、金属導体層３の幅を狭くすることができな
い。これにより、パッケ−ジの限られた長さに対して設
置可能な金属導体層３の数を増加することが困難となっ
てしまう。これに対して、本実施の形態では、金属導体
層３と接着剤の間に弾性率の高い絶縁基板１が存在する
ために、超音波の吸収が少なく、これにより、金属導体
層３の幅を狭くすることができ、限られた長さのパッケ
−ジに設置可能な金属導体層３の数を増加することがで
きる。
【００２５】例えば、本実施の形態では、金属導体層３
の内側先端における間隔は、０．１２ｍｍ乃至０．４５
ｍｍの範囲内で形成することが可能であり、例えば製造
工程のばらつき等を考慮した場合にも０．２ｍｍ間隔で
安定して形成することができる。
の内側先端における間隔は、０．１２ｍｍ乃至０．４５
ｍｍの範囲内で形成することが可能であり、例えば製造
工程のばらつき等を考慮した場合にも０．２ｍｍ間隔で
安定して形成することができる。
【００２６】また、ＬＯＣ構造では、両面接着テ−プ上
に直接金属導体層３を接着するが、一般に金属導体層３
との接着性を向上させるために、接着剤の熱膨脹率を増
大させる必要がある。このため、接着温度から常温に変
化する時の熱収縮が、金属導体層３または半導体基板６
に比べて大きく、これにより、金属導体層３または半導
体基板６が反ってしまうという問題がある。さらに、一
般に熱膨張率の大きい物質は弾性率が低く、前述の超音
波の吸収がより大きくなってしまう。これに対して、本
実施の形態では、接着剤７により、半導体基板６と絶縁
基板１とを接着すればよい。一般に使用されている絶縁
基板１は、例えば石英ファイバ−に樹脂を染み込ませて
形成されており、金属に比べて接着しやすい。このた
め、接着剤７の熱膨脹率をＬＯＣ構造に比べて、低減す
ることが可能となり、金属導体層３または半導体基板６
の反りを抑制することができる。さらに、接着剤７の弾
性率を高くすることができるため、絶縁基板１を介する
超音波の吸収を低減することができ、より確実にボンデ
ィングを行うことが可能となる。
に直接金属導体層３を接着するが、一般に金属導体層３
との接着性を向上させるために、接着剤の熱膨脹率を増
大させる必要がある。このため、接着温度から常温に変
化する時の熱収縮が、金属導体層３または半導体基板６
に比べて大きく、これにより、金属導体層３または半導
体基板６が反ってしまうという問題がある。さらに、一
般に熱膨張率の大きい物質は弾性率が低く、前述の超音
波の吸収がより大きくなってしまう。これに対して、本
実施の形態では、接着剤７により、半導体基板６と絶縁
基板１とを接着すればよい。一般に使用されている絶縁
基板１は、例えば石英ファイバ−に樹脂を染み込ませて
形成されており、金属に比べて接着しやすい。このた
め、接着剤７の熱膨脹率をＬＯＣ構造に比べて、低減す
ることが可能となり、金属導体層３または半導体基板６
の反りを抑制することができる。さらに、接着剤７の弾
性率を高くすることができるため、絶縁基板１を介する
超音波の吸収を低減することができ、より確実にボンデ
ィングを行うことが可能となる。
【００２７】次に、本発明の第２の実施の形態として、
金属導体層３のインダクタンスを低減することができる
パッケ−ジ構造について、図２を用いて説明する。図２
は、本発明の第２の実施の形態によるパッケ−ジを有す
る半導体装置の構造を示す断面図である。前述の第１の
実施の形態と同様に、本実施の形態による半導体装置の
パッケ−ジは、絶縁基板１および２と、絶縁基板１およ
び２に挟まれた金属導体層３と、金属導体層３に接続す
る外部端子４と、外部端子４に接続してパッケ−ジの上
下面に延長された上下端子５と、封止樹脂９とにより構
成され、絶縁基板１の凹部は半導体装置の裏面側に形成
され、絶縁基板１には、この凹部と半導体装置の表面側
とを貫通するように貫通穴が形成されている。また、半
導体素子６の表面が接着剤７により絶縁基板１に接着さ
れ、半導体装置の表面側のみでなく裏面側も樹脂封止さ
れている。さらに、金属細線８は、前述の貫通穴を通っ
て、半導体素子６の表面上の電極と金属導体層３とを接
続している。
金属導体層３のインダクタンスを低減することができる
パッケ−ジ構造について、図２を用いて説明する。図２
は、本発明の第２の実施の形態によるパッケ−ジを有す
る半導体装置の構造を示す断面図である。前述の第１の
実施の形態と同様に、本実施の形態による半導体装置の
パッケ−ジは、絶縁基板１および２と、絶縁基板１およ
び２に挟まれた金属導体層３と、金属導体層３に接続す
る外部端子４と、外部端子４に接続してパッケ−ジの上
下面に延長された上下端子５と、封止樹脂９とにより構
成され、絶縁基板１の凹部は半導体装置の裏面側に形成
され、絶縁基板１には、この凹部と半導体装置の表面側
とを貫通するように貫通穴が形成されている。また、半
導体素子６の表面が接着剤７により絶縁基板１に接着さ
れ、半導体装置の表面側のみでなく裏面側も樹脂封止さ
れている。さらに、金属細線８は、前述の貫通穴を通っ
て、半導体素子６の表面上の電極と金属導体層３とを接
続している。
【００２８】ここで、本実施の形態では、前述の第１の
実施の形態と異なり、金属導体層３と半導体素子６との
間の絶縁基板１中に金属層３´が形成され、この金属層
３´は例えば接地電位に接続される。
実施の形態と異なり、金属導体層３と半導体素子６との
間の絶縁基板１中に金属層３´が形成され、この金属層
３´は例えば接地電位に接続される。
【００２９】このように、半導体素子６と金属導体層３
との間に金属層３´を設け、さらにこの金属層３´を接
地電位とすることにより、電源線、信号線等の複数の金
属導体層３の間における電磁気的な相互作用を緩和し、
また、半導体素子６からの電磁気的な影響を遮蔽するこ
とができるため、金属導体層３のインダクタンスを低減
することができる。
との間に金属層３´を設け、さらにこの金属層３´を接
地電位とすることにより、電源線、信号線等の複数の金
属導体層３の間における電磁気的な相互作用を緩和し、
また、半導体素子６からの電磁気的な影響を遮蔽するこ
とができるため、金属導体層３のインダクタンスを低減
することができる。
【００３０】以上のように、本実施の形態による半導体
装置では、雑音に対するマ−ジンを向上することがで
き、また、金属導体層３に起因した信号の遅延を低減す
ることができるため、より高周波数で安定して動作する
半導体装置を提供することが可能となる。
装置では、雑音に対するマ−ジンを向上することがで
き、また、金属導体層３に起因した信号の遅延を低減す
ることができるため、より高周波数で安定して動作する
半導体装置を提供することが可能となる。
【００３１】なお、上記実施の形態では、金属導体層３
のインダクタンスを低減するために、金属層３´を例え
ば接地電位に接続したが、金属層３´を半導体素子６上
の他の電極と接続して、例えば配線等として使用するこ
とも可能である。このような金属導体層３および３´に
よる積層配線構造は、本実施の形態のように絶縁基板１
を使用した構造において可能であり、例えばＬＯＣのよ
うに、半導体素子６上に金属導体層３を直接接着する場
合には、このような積層配線構造を形成することは困難
である。
のインダクタンスを低減するために、金属層３´を例え
ば接地電位に接続したが、金属層３´を半導体素子６上
の他の電極と接続して、例えば配線等として使用するこ
とも可能である。このような金属導体層３および３´に
よる積層配線構造は、本実施の形態のように絶縁基板１
を使用した構造において可能であり、例えばＬＯＣのよ
うに、半導体素子６上に金属導体層３を直接接着する場
合には、このような積層配線構造を形成することは困難
である。
【００３２】次に、本発明による、例えば前述の第１ま
たは第２の実施の形態による半導体装置を積み重ねて使
用する場合に、積み重ねられた個々の半導体装置を識別
する方法について、図３を用いて説明する。
たは第２の実施の形態による半導体装置を積み重ねて使
用する場合に、積み重ねられた個々の半導体装置を識別
する方法について、図３を用いて説明する。
【００３３】前述の第１または第２の実施の形態による
半導体装置では、外部端子４に接続され半導体装置の上
下面に延長された上下端子５を有するため、複数の半導
体装置を容易に積み重ねて使用することができる。ただ
し、同一の半導体装置を積み重ねただけでは、個々の半
導体装置を識別することができないので、これらを識別
する機構を設置する必要がある。
半導体装置では、外部端子４に接続され半導体装置の上
下面に延長された上下端子５を有するため、複数の半導
体装置を容易に積み重ねて使用することができる。ただ
し、同一の半導体装置を積み重ねただけでは、個々の半
導体装置を識別することができないので、これらを識別
する機構を設置する必要がある。
【００３４】このように積み重ねて使用する方法は、例
えばＤＲＡＭ等の高密度半導体記憶装置において有効で
あるので、ＤＲＡＭを例として説明する。ＤＲＡＭで
は、例えばアドレス信号線、デ−タ線、電源線等は複数
の半導体装置において、共通とすることができるが、例
えばＣＡＳ信号、ＲＡＳ信号等は個々の半導体装置にお
いて区別する必要がある。
えばＤＲＡＭ等の高密度半導体記憶装置において有効で
あるので、ＤＲＡＭを例として説明する。ＤＲＡＭで
は、例えばアドレス信号線、デ−タ線、電源線等は複数
の半導体装置において、共通とすることができるが、例
えばＣＡＳ信号、ＲＡＳ信号等は個々の半導体装置にお
いて区別する必要がある。
【００３５】このため、前述の共通端子は、複数の半導
体装置において同一の配置を有するように形成し、個々
に識別する必要のある端子は、複数の半導体装置におい
て異なる配置を有するように設置する必要がある。
体装置において同一の配置を有するように形成し、個々
に識別する必要のある端子は、複数の半導体装置におい
て異なる配置を有するように設置する必要がある。
【００３６】この時、例えばＮ個の半導体素子を積み重
ねて使用する場合には、半導体装置１つにつき、例えば
ＣＡＳ用外部端子をＮ個以上設置する。これらを便宜上
ＣＡＳ1 、ＣＡＳ2 、…、ＣＡＳi 、…、ＣＡＳN とす
る。さらに、積み重ねたＮ個の半導体装置のうち、例え
ばｉ番目の半導体装置に搭載されている半導体素子６の
表面上のＣＡＳ電極と外部端子ＣＡＳi とを接続し、外
部端子ＣＡＳi 以外のＣＡＳ用外部端子は半導体素子６
上のいずれの電極とも接続されないようにする。
ねて使用する場合には、半導体装置１つにつき、例えば
ＣＡＳ用外部端子をＮ個以上設置する。これらを便宜上
ＣＡＳ1 、ＣＡＳ2 、…、ＣＡＳi 、…、ＣＡＳN とす
る。さらに、積み重ねたＮ個の半導体装置のうち、例え
ばｉ番目の半導体装置に搭載されている半導体素子６の
表面上のＣＡＳ電極と外部端子ＣＡＳi とを接続し、外
部端子ＣＡＳi 以外のＣＡＳ用外部端子は半導体素子６
上のいずれの電極とも接続されないようにする。
【００３７】具体的に、３つの半導体装置を積み重ねて
使用する場合について、図３を用いて説明する。図３の
（ａ）はモジュ−ル基板上に積み重ねて搭載された半導
体装置の外観図、図３の（ｂ）はＣＡＳ用外部端子の接
続の状態を示す側面図、図３の（ｃ）は、積み重ねられ
た半導体装置の側面図である。ただし、図３の（ａ）で
は、２つの半導体装置が積み重ねられた状態を示してい
る。
使用する場合について、図３を用いて説明する。図３の
（ａ）はモジュ−ル基板上に積み重ねて搭載された半導
体装置の外観図、図３の（ｂ）はＣＡＳ用外部端子の接
続の状態を示す側面図、図３の（ｃ）は、積み重ねられ
た半導体装置の側面図である。ただし、図３の（ａ）で
は、２つの半導体装置が積み重ねられた状態を示してい
る。
【００３８】半導体装置は、上から順番にＩＣ1 、ＩＣ
2 、ＩＣ3 とする。また、図中、ＮＣは接続されていな
いことを示す。各半導体装置は、それぞれＣＡＳ1 、Ｃ
ＡＳ2 、ＣＡＳ3 の３つのＣＡＳ用外部端子を有する。
ここで、図３の（ｂ）に示すように、ＩＣ1 は、ＣＡＳ
1 にＣＡＳ電極が接続され、ＣＡＳ2 およびＣＡＳ3は
どの電極とも接続されていない。同様に、ＩＣ2 は、Ｃ
ＡＳ2 にＣＡＳ電極が接続され、ＣＡＳ1 およびＣＡＳ
3 はどの電極とも接続されていない。さらに、ＩＣ3
は、ＣＡＳ3 にＣＡＳ電極が接続され、ＣＡＳ1 および
ＣＡＳ2 はどの電極とも接続されていない。このため、
図３の（ｃ）に示すように、ＣＡＳ1 に入力される信号
は、ＩＣ1 のみにＣＡＳ信号として作用し、ＣＡＳ2 に
入力される信号は、ＩＣ2 のみにＣＡＳ信号として作用
し、ＣＡＳ3 に入力された信号は、ＩＣ3 のみにＣＡＳ
信号として作用する。このようにして、各半導体装置に
それぞれ区別してＣＡＳ信号を入力することができる。
2 、ＩＣ3 とする。また、図中、ＮＣは接続されていな
いことを示す。各半導体装置は、それぞれＣＡＳ1 、Ｃ
ＡＳ2 、ＣＡＳ3 の３つのＣＡＳ用外部端子を有する。
ここで、図３の（ｂ）に示すように、ＩＣ1 は、ＣＡＳ
1 にＣＡＳ電極が接続され、ＣＡＳ2 およびＣＡＳ3は
どの電極とも接続されていない。同様に、ＩＣ2 は、Ｃ
ＡＳ2 にＣＡＳ電極が接続され、ＣＡＳ1 およびＣＡＳ
3 はどの電極とも接続されていない。さらに、ＩＣ3
は、ＣＡＳ3 にＣＡＳ電極が接続され、ＣＡＳ1 および
ＣＡＳ2 はどの電極とも接続されていない。このため、
図３の（ｃ）に示すように、ＣＡＳ1 に入力される信号
は、ＩＣ1 のみにＣＡＳ信号として作用し、ＣＡＳ2 に
入力される信号は、ＩＣ2 のみにＣＡＳ信号として作用
し、ＣＡＳ3 に入力された信号は、ＩＣ3 のみにＣＡＳ
信号として作用する。このようにして、各半導体装置に
それぞれ区別してＣＡＳ信号を入力することができる。
【００３９】Ｎ個のＣＡＳ用外部端子のうち、ｉ番目の
半導体装置に搭載されている半導体素子６の表面上のＣ
ＡＳ電極と外部端子ＣＡＳi とを接続し、外部端子ＣＡ
Ｓi以外のＣＡＳ用外部端子は半導体素子６上のいずれ
の電極とも接続されないようにするために、例えば以下
のような方法を用いることができる。
半導体装置に搭載されている半導体素子６の表面上のＣ
ＡＳ電極と外部端子ＣＡＳi とを接続し、外部端子ＣＡ
Ｓi以外のＣＡＳ用外部端子は半導体素子６上のいずれ
の電極とも接続されないようにするために、例えば以下
のような方法を用いることができる。
【００４０】第１の方法では、図４に示すように、それ
ぞれ外部端子ＣＡＳi に接続されているＮ個の金属導体
層３を絶縁基板１上に設け、それぞれ内部端子ＣＡＳi
´とする。ｉ番目の半導体装置に搭載されている半導体
素子６の表面上のＣＡＳ電極２１と内部端子ＣＡＳi ´
とを金属細線８によりボンディング接続する。
ぞれ外部端子ＣＡＳi に接続されているＮ個の金属導体
層３を絶縁基板１上に設け、それぞれ内部端子ＣＡＳi
´とする。ｉ番目の半導体装置に搭載されている半導体
素子６の表面上のＣＡＳ電極２１と内部端子ＣＡＳi ´
とを金属細線８によりボンディング接続する。
【００４１】第２の方法では、図５に示すように、絶縁
基板１上の金属導体層３は、１つの内部端子２２からＮ
個に分岐され、すべての外部端子ＣＡＳi に接続される
ように設けられている。ｉ番目の半導体装置に搭載され
ている半導体素子６の表面上のＣＡＳ電極２１とこの内
部端子２２とを金属細線８によりボンディング接続した
後に、ｉ番目の半導体装置では、Ｎ個に分岐された金属
導体層３のうち、外部端子ＣＡＳi 以外に接続されてい
る金属導体層３を切断する。
基板１上の金属導体層３は、１つの内部端子２２からＮ
個に分岐され、すべての外部端子ＣＡＳi に接続される
ように設けられている。ｉ番目の半導体装置に搭載され
ている半導体素子６の表面上のＣＡＳ電極２１とこの内
部端子２２とを金属細線８によりボンディング接続した
後に、ｉ番目の半導体装置では、Ｎ個に分岐された金属
導体層３のうち、外部端子ＣＡＳi 以外に接続されてい
る金属導体層３を切断する。
【００４２】このように、本実施の形態では、外部端子
４に接続し半導体装置の上下面まで延長された上下端子
５を有し、複数の半導体装置を積み重ねて使用する時
に、共通の信号が入力される外部端子は共通の配置と
し、各半導体装置について区別されるべき信号が入力さ
れる外部端子は異なる配置とすることにより、複数の半
導体装置を容易に積み重ねて使用することが可能とな
る。
４に接続し半導体装置の上下面まで延長された上下端子
５を有し、複数の半導体装置を積み重ねて使用する時
に、共通の信号が入力される外部端子は共通の配置と
し、各半導体装置について区別されるべき信号が入力さ
れる外部端子は異なる配置とすることにより、複数の半
導体装置を容易に積み重ねて使用することが可能とな
る。
【００４３】さらに、Ｎ個の半導体装置を積み重ねて使
用する時に、区別されるべき信号の入力用にそれぞれの
半導体装置がＮ個の外部端子を有し、ｉ番目の半導体装
置はｉ番目の外部端子のみが内部の半導体装置６と接続
されているようにすることにより、各半導体装置におい
て区別すべき信号を各半導体装置に容易に区別して入力
することができる。
用する時に、区別されるべき信号の入力用にそれぞれの
半導体装置がＮ個の外部端子を有し、ｉ番目の半導体装
置はｉ番目の外部端子のみが内部の半導体装置６と接続
されているようにすることにより、各半導体装置におい
て区別すべき信号を各半導体装置に容易に区別して入力
することができる。
【００４４】以上のようにして、本発明の半導体装置を
使用することにより、半導体装置を垂直方向に容易に積
み重ねることができるため、実装基板の密度を大幅に向
上させることができる。
使用することにより、半導体装置を垂直方向に容易に積
み重ねることができるため、実装基板の密度を大幅に向
上させることができる。
【００４５】なお、上記第１および第２の実施の形態に
おいて、半導体素子６と絶縁基板１とを接着するために
使用される接着剤７は、両面に接着性を有する必要があ
るが、接着剤層のみを有する１層構造のもの、または、
中心部は反応性を有さず硬い基材より形成され、この基
材の両面に接着剤層を有する３層構造のもの等を使用す
ることができる。
おいて、半導体素子６と絶縁基板１とを接着するために
使用される接着剤７は、両面に接着性を有する必要があ
るが、接着剤層のみを有する１層構造のもの、または、
中心部は反応性を有さず硬い基材より形成され、この基
材の両面に接着剤層を有する３層構造のもの等を使用す
ることができる。
【００４６】ここで、３層構造の場合には、２つの接着
剤層のうち、一方は絶縁基板１に、他方は半導体素子６
の接着するため、各々の接着剤層を異なる材質および異
なる厚さにより形成することが可能である。このように
することにより、絶縁基板１におよび半導体素子６それ
ぞれを接着するために最適な材質および厚さを設定する
ことができ、接着性の向上を図ることが可能である。ま
た、一般に、接着は温度を室温より上昇させて行うた
め、接着した後に、接着温度から室温に温度が変化する
時に熱応力が発生する。このため、接着剤を３層構造と
し、絶縁基板１に接着する層と、半導体素子６に接着す
る層とを、それぞれこの熱応力を緩和するために最適な
最適な材質および厚さを設定することができ、熱応力に
よる亀裂の発生等の半導体装置の不良を防止することが
できる。
剤層のうち、一方は絶縁基板１に、他方は半導体素子６
の接着するため、各々の接着剤層を異なる材質および異
なる厚さにより形成することが可能である。このように
することにより、絶縁基板１におよび半導体素子６それ
ぞれを接着するために最適な材質および厚さを設定する
ことができ、接着性の向上を図ることが可能である。ま
た、一般に、接着は温度を室温より上昇させて行うた
め、接着した後に、接着温度から室温に温度が変化する
時に熱応力が発生する。このため、接着剤を３層構造と
し、絶縁基板１に接着する層と、半導体素子６に接着す
る層とを、それぞれこの熱応力を緩和するために最適な
最適な材質および厚さを設定することができ、熱応力に
よる亀裂の発生等の半導体装置の不良を防止することが
できる。
【００４７】また、一般に、接着剤７の熱膨脹率は、絶
縁基板１および半導体素子６の熱膨張率以上である。こ
のため、前述のように接着温度から室温に変化する時の
熱収縮量が各部分において異なり、これにより、歪みを
生じて、絶縁基板１および半導体素子６が反ってしまう
ことがある。この時、接着剤の長さが短い場合には、こ
のような反りを低減することができる。本発明の半導体
装置では、接着剤７が２つの領域に分割されているた
め、半導体素子６の裏面全体に接着剤７を接着していた
従来の半導体装置に比べて、このような反りを低減する
ことができる。また、２つに分割されている各々の領域
をさらに２つ以上に分割することにより、絶縁基板１お
よび半導体素子６の反りをより低減することが可能とな
る。
縁基板１および半導体素子６の熱膨張率以上である。こ
のため、前述のように接着温度から室温に変化する時の
熱収縮量が各部分において異なり、これにより、歪みを
生じて、絶縁基板１および半導体素子６が反ってしまう
ことがある。この時、接着剤の長さが短い場合には、こ
のような反りを低減することができる。本発明の半導体
装置では、接着剤７が２つの領域に分割されているた
め、半導体素子６の裏面全体に接着剤７を接着していた
従来の半導体装置に比べて、このような反りを低減する
ことができる。また、２つに分割されている各々の領域
をさらに２つ以上に分割することにより、絶縁基板１お
よび半導体素子６の反りをより低減することが可能とな
る。
【００４８】
【発明の効果】以上のように、本発明による半導体装置
では、パッケ−ジの面積に対して収納可能な半導体素子
の面積を大きくし、性能の向上を図ることができる。ま
た、本発明による半導体装置の製造方法では、パッケ−
ジの面積に対して収納可能な半導体素子の面積を大きく
し、性能の向上を図ることができる半導体装置を複数個
積み重ねることにより実装基板の密度を大幅に向上する
ことができる。
では、パッケ−ジの面積に対して収納可能な半導体素子
の面積を大きくし、性能の向上を図ることができる。ま
た、本発明による半導体装置の製造方法では、パッケ−
ジの面積に対して収納可能な半導体素子の面積を大きく
し、性能の向上を図ることができる半導体装置を複数個
積み重ねることにより実装基板の密度を大幅に向上する
ことができる。
【図１】本発明の第１の実施の形態による半導体装置の
構造を示す断面図。
構造を示す断面図。
【図２】本発明の第２の実施の形態による半導体装置の
構造を示す断面図。
構造を示す断面図。
【図３】本発明の第３の実施の形態による半導体装置の
斜視図および側面図。
斜視図および側面図。
【図４】本発明の第３の実施の形態による半導体装置の
上面拡大図。
上面拡大図。
【図５】本発明の第３の実施の形態による半導体装置の
上面拡大図。
上面拡大図。
【図６】従来の半導体装置の構造を示す断面図図。
１、２…絶縁基板、３…金属導体層、４…外部端子、５
…上下端子、６…半導体素子、７…接着剤、８…金属細
線、９…封止樹脂、２１…電極、２２…内部電極
…上下端子、６…半導体素子、７…接着剤、８…金属細
線、９…封止樹脂、２１…電極、２２…内部電極
Claims (9)
- 【請求項１】 表面に電極を有する半導体素子と、裏面
に前記半導体素子を収容する凹部を有しこの凹部と表面
との間に形成された貫通穴を有する第１の絶縁基板と、
前記第１の絶縁基板表面上に形成され前記貫通穴より大
きい開口部を有する第２の絶縁基板とを具備し、前記半
導体素子はその表面が前記第１の絶縁基板の凹部の底面
に接着され、前記貫通穴は前記半導体素子の表面上の電
極上を開口するように形成され、前記第１の絶縁基板は
凹部と反対側の表面に複数の金属導体層を備え、前記半
導体素子の表面に設けられた電極は前記貫通穴を通る導
線により前記第１の絶縁基板表面の金属導体層に接続さ
れ、前記第１および第２の絶縁基板の外側面に形成され
た外部端子はそれぞれ前記金属導体層に接続され、前記
第１の絶縁基板の裏面に形成された下部端子と前記第２
の絶縁基板の表面に形成された上部端子とはそれぞれ前
記外部端子に接続され、前記半導体素子と前記導線と前
記金属導体層とは封止樹脂により被覆されていることを
特徴とする半導体装置。 - 【請求項２】 前記第１の絶縁基板は、前記半導体素子
の接着された凹部の底面と前記金属導体層との間にさら
に金属層を具備する請求項１記載の半導体装置。 - 【請求項３】 前記半導体装置は前記半導体素子の表面
上の１つの電極に対して複数の外部端子を有し、そのう
ち１つの外部端子のみが前記電極と接続される請求項１
または２記載の半導体装置。 - 【請求項４】 前記半導体素子の表面と前記第１の絶縁
基板の凹部の底面とを接着する接着剤は、基材層と、こ
の基材層と前記第１の絶縁基板を接着する第１の接着剤
層と、前記基材層と前記半導体素子とを接着する第２の
接着剤層とにより構成される３層構造を有する請求項１
乃至３記載の半導体装置。 - 【請求項５】 前記第１の接着剤層と前記第２の接着剤
層とは、異なる材料により形成される請求項４記載の半
導体装置。 - 【請求項６】 前記第１の接着剤層と前記第２の接着剤
層とは、異なる厚さを有する請求項４乃至５記載の半導
体装置。 - 【請求項７】 前記接着剤は、少なくとも２つの領域に
分割される請求項１乃至６記載の半導体装置。 - 【請求項８】 表面に電極を有する半導体素子と、裏面
に前記半導体素子を収容する凹部を有しこの凹部と表面
との間に形成された貫通穴を有する第１の絶縁基板と、
この第１の絶縁基板の凹部と反対側の表面に形成された
複数の金属導体層と、前記金属導体層の表面上に形成さ
れ前記貫通穴より大きい開口部を有する第２の絶縁基板
と、前記金属導体層に接続され前記第１および第２の絶
縁基板の外側面に形成された外部端子とを具備する半導
体装置の製造方法において、前記貫通穴が前記半導体素
子の表面に設けられた電極上を開口するように前記半導
体素子の表面を前記第１の絶縁基板の凹部の底面に接着
し、前記第１の絶縁基板上の複数の金属導体層は前記半
導体素子の表面上の１つの電極に対して複数個形成され
ており、前記半導体素子の表面上の電極をそれぞれ前記
貫通穴を通る導線により前記複数個の金属導体層のうち
の１つと接続し、それによって得られた半導体装置を複
数個積み重ねて互いに上下に接する半導体装置の外部端
子を接続し、各半導体装置の半導体素子の対応する１つ
の電極と接続される前記複数個の金属導体層は各半導体
装置の対応する位置に設けられた外部端子と接続され、
積み重ねられた各半導体装置の各半導体素子の対応した
１つの電極は前記複数個の金属導体層の中の互いに対応
しない外部端子に接続されている金属導体層と接続され
ることを特徴とする半導体装置の製造方法。 - 【請求項９】 前記外部端子を前記第１の絶縁基板の裏
面に延長して下部端子を形成し、前記外部端子を前記第
２の絶縁基板の表面に延長して上部端子を形成し、複数
個の半導体装置を積み重ねて互いに上下に接する半導体
装置の下方の半導体装置の前記上部端子と上方の半導体
装置の前記下部端子とを接続する請求項８の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29692795A JPH09139441A (ja) | 1995-11-15 | 1995-11-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29692795A JPH09139441A (ja) | 1995-11-15 | 1995-11-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139441A true JPH09139441A (ja) | 1997-05-27 |
Family
ID=17839981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29692795A Pending JPH09139441A (ja) | 1995-11-15 | 1995-11-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139441A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253325B1 (ko) * | 1997-09-27 | 2000-04-15 | 김영환 | 랜드그리드어레이패키지및그제조방법 |
| US6600221B2 (en) | 2000-08-31 | 2003-07-29 | Nec Electronics Corporation | Semiconductor device with stacked semiconductor chips |
| JP2008277570A (ja) * | 2007-04-27 | 2008-11-13 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8897051B2 (en) | 2012-10-15 | 2014-11-25 | J-Devices Corporation | Semiconductor storage device and method for producing the same |
-
1995
- 1995-11-15 JP JP29692795A patent/JPH09139441A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253325B1 (ko) * | 1997-09-27 | 2000-04-15 | 김영환 | 랜드그리드어레이패키지및그제조방법 |
| US6600221B2 (en) | 2000-08-31 | 2003-07-29 | Nec Electronics Corporation | Semiconductor device with stacked semiconductor chips |
| JP2008277570A (ja) * | 2007-04-27 | 2008-11-13 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8897051B2 (en) | 2012-10-15 | 2014-11-25 | J-Devices Corporation | Semiconductor storage device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812575B2 (en) | Semiconductor device | |
| US6284571B1 (en) | Lead frame assemblies with voltage reference plane and IC packages including same | |
| JP2721093B2 (ja) | 半導体装置 | |
| US20060118924A1 (en) | Lead frame assemblies and decoupling capacitors | |
| JPH0590482A (ja) | 半導体装置およびその製造方法 | |
| JPH01217996A (ja) | 電子装置 | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| KR20010074536A (ko) | 회로기판 | |
| JPH10112517A (ja) | 電子部品収納用パッケージ | |
| US6426468B1 (en) | Circuit board | |
| JPH02237053A (ja) | 半導体チップの実装方法 | |
| JP2000251463A (ja) | メモリモジュール | |
| JPH09139441A (ja) | 半導体装置およびその製造方法 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JP2707996B2 (ja) | 混成集積回路装置およびその製造方法 | |
| US20090057916A1 (en) | Semiconductor package and apparatus using the same | |
| JPH085559Y2 (ja) | プリント基板 | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| JP3016049B2 (ja) | 半導体装置 | |
| JP2706699B2 (ja) | 半導体モジュール | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| KR100256306B1 (ko) | 적층형 멀티 칩 모듈 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH06224369A (ja) | 半導体装置 | |
| JPH11289043A (ja) | 半導体集積回路装置 |