JPH04334049A - 半導体装置用パッケージ及びそれを用いた半導体装置 - Google Patents
半導体装置用パッケージ及びそれを用いた半導体装置Info
- Publication number
- JPH04334049A JPH04334049A JP10453391A JP10453391A JPH04334049A JP H04334049 A JPH04334049 A JP H04334049A JP 10453391 A JP10453391 A JP 10453391A JP 10453391 A JP10453391 A JP 10453391A JP H04334049 A JPH04334049 A JP H04334049A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- semiconductor element
- lead
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 239000007769 metal material Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 239000004033 plastic Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置、特に高
周波、中でもマイクロ波帯以上で使用されるＦＥＴ、ト
ランジスタ、ＩＣのような半導体素子を実装するための
半導体装置用パッケージ及びそれを用いた半導体装置に
関するものである。
周波、中でもマイクロ波帯以上で使用されるＦＥＴ、ト
ランジスタ、ＩＣのような半導体素子を実装するための
半導体装置用パッケージ及びそれを用いた半導体装置に
関するものである。
【０００２】
【従来の技術】従来技術では、例えば、図６及び図７に
示したようなパッケージ及びそれを用いた半導体装置が
実用化されている。即ち、先ず、図６を用いてプラスチ
ックで半導体素子を封止した半導体装置を説明する。こ
の半導体装置はＦＥＴ、トランジスタ、ＩＣのような半
導体素子１を金属製のリードフレーム２のダイパッド３
に載置してダイボンドし、半導体素子１の電極４とリー
ドフレーム２とをボンディングワイヤー５で接続し、半
導体素子１の表面に樹脂をポッティングした後、プラス
チックで封止し、一体成型された構造になっている。
示したようなパッケージ及びそれを用いた半導体装置が
実用化されている。即ち、先ず、図６を用いてプラスチ
ックで半導体素子を封止した半導体装置を説明する。こ
の半導体装置はＦＥＴ、トランジスタ、ＩＣのような半
導体素子１を金属製のリードフレーム２のダイパッド３
に載置してダイボンドし、半導体素子１の電極４とリー
ドフレーム２とをボンディングワイヤー５で接続し、半
導体素子１の表面に樹脂をポッティングした後、プラス
チックで封止し、一体成型された構造になっている。
【０００３】また、図７にはセラミックや金属のパッケ
ージで半導体素子を封止した半導体装置が示されている
。この半導体装置はセラミックや金属でできたパッケー
ジ６及びその中に配置した半導体素子１を金属ベース７
にダイボンドし、半導体素子１の電極４とリード８とを
ボンディングワイヤ５で接続し、その後金属蓋９で封止
された構造になっている。
ージで半導体素子を封止した半導体装置が示されている
。この半導体装置はセラミックや金属でできたパッケー
ジ６及びその中に配置した半導体素子１を金属ベース７
にダイボンドし、半導体素子１の電極４とリード８とを
ボンディングワイヤ５で接続し、その後金属蓋９で封止
された構造になっている。
【０００４】
【発明が解決しようとする課題】しかしながら、図６の
ようなパッケージによる半導体装置では、半導体素子表
面に直接プラスチックが接触し、高周波特性を劣化させ
ており、またボンディングワイヤによるインダクタンス
成分で高周波特性が劣化する。図７のようなパッケージ
による半導体装置では、やはりボンディングワイヤによ
るインダクタンス成分で高周波特性が劣化するほか、プ
ラスチックによるパッケージに比べ高価であるという課
題がある。
ようなパッケージによる半導体装置では、半導体素子表
面に直接プラスチックが接触し、高周波特性を劣化させ
ており、またボンディングワイヤによるインダクタンス
成分で高周波特性が劣化する。図７のようなパッケージ
による半導体装置では、やはりボンディングワイヤによ
るインダクタンス成分で高周波特性が劣化するほか、プ
ラスチックによるパッケージに比べ高価であるという課
題がある。
【０００５】
【課題を解決するための手段】それ故、この発明では枠
型に形成した本体を構成する各側壁の上部に段部を設け
、リードの内端をそれぞれの側壁の内面と同一面に止め
、かつリードの表面をそれぞれの段部の面と同一面に配
置されるように非金属材料で一体成形し、これらの段部
に半導体素子の表面が下向きになるように載置して、そ
の半導体素子の電極を直接または金属パンプ等を用いて
接続し、その半導体素子の表面側に空間を構成するよう
になし、一方前記半導体素子の裏面側を封止するように
して前記課題を解決した。
型に形成した本体を構成する各側壁の上部に段部を設け
、リードの内端をそれぞれの側壁の内面と同一面に止め
、かつリードの表面をそれぞれの段部の面と同一面に配
置されるように非金属材料で一体成形し、これらの段部
に半導体素子の表面が下向きになるように載置して、そ
の半導体素子の電極を直接または金属パンプ等を用いて
接続し、その半導体素子の表面側に空間を構成するよう
になし、一方前記半導体素子の裏面側を封止するように
して前記課題を解決した。
【０００６】
【作用】従って、この発明のパッケージ及びそれを用い
た半導体装置は、ワイヤボンディングが不要になり、従
って前記ワイヤによるインダクタンス成分で高周波特性
が劣化するようなことがなくなった。
た半導体装置は、ワイヤボンディングが不要になり、従
って前記ワイヤによるインダクタンス成分で高周波特性
が劣化するようなことがなくなった。
【０００７】
【実施例】以下、この発明の実施例を図面と共に詳述す
る。図１はこの発明の実施例である半導体装置用パッケ
ージの斜視図、図２は図１の半導体装置用パッケージに
用いたリードフレームの面で切断した平面図である。ま
た図３はは図１の半導体装置用パッケージを用いた第１
の実施例の半導体装置の断面図、図４は図１の半導体装
置用パッケージを用いた第２の実施例の半導体装置の断
面図、そして図５は図１の半導体装置用パッケージの変
形パッケージを用いた第３の実施例の半導体装置である
。
る。図１はこの発明の実施例である半導体装置用パッケ
ージの斜視図、図２は図１の半導体装置用パッケージに
用いたリードフレームの面で切断した平面図である。ま
た図３はは図１の半導体装置用パッケージを用いた第１
の実施例の半導体装置の断面図、図４は図１の半導体装
置用パッケージを用いた第２の実施例の半導体装置の断
面図、そして図５は図１の半導体装置用パッケージの変
形パッケージを用いた第３の実施例の半導体装置である
。
【０００８】先ず、図１及び図２を用いてこの発明の半
導体装置用パッケージ（以下、単に「パッケージ」と記
す）を説明する。符号１０は全体としてパッケージを指
す。このパッケージ１０は本体１１とリードフレーム１
２とから構成されている。本体１１はセラミック、ガラ
ス、プラスチック等の絶縁性非金属材料からなり、上面
が開口した有底の箱型をしており、この箱型本体１１を
形成している４側壁１３ａ、１３ｂ、１３ｃ及び１３ｄ
の前記開口部近辺は肉厚が薄くなるようにして段部１４
ａ、１４ｂ、１４ｃ及び１４ｄ（段部１４ｃ及び１４ｄ
は図２に示した）を構成するように成形する。
導体装置用パッケージ（以下、単に「パッケージ」と記
す）を説明する。符号１０は全体としてパッケージを指
す。このパッケージ１０は本体１１とリードフレーム１
２とから構成されている。本体１１はセラミック、ガラ
ス、プラスチック等の絶縁性非金属材料からなり、上面
が開口した有底の箱型をしており、この箱型本体１１を
形成している４側壁１３ａ、１３ｂ、１３ｃ及び１３ｄ
の前記開口部近辺は肉厚が薄くなるようにして段部１４
ａ、１４ｂ、１４ｃ及び１４ｄ（段部１４ｃ及び１４ｄ
は図２に示した）を構成するように成形する。
【０００９】図２にリードフレーム１２を示した。この
実施例のリードフレーム１２は信号・電源用電極リード
１２ｂと接地電極リード１２ａとからなり（以下、単に
リードと記す）、これらのリード１２ａ及び１２ｂは箱
型本体１１（一点鎖線で示した）の各側壁１３ａ、１３
ｂ、１３ｃ及び１３ｄに対して直角に十字型に構成され
ている。
実施例のリードフレーム１２は信号・電源用電極リード
１２ｂと接地電極リード１２ａとからなり（以下、単に
リードと記す）、これらのリード１２ａ及び１２ｂは箱
型本体１１（一点鎖線で示した）の各側壁１３ａ、１３
ｂ、１３ｃ及び１３ｄに対して直角に十字型に構成され
ている。
【００１０】各リード１２ａ及び１２ｂの内端は各側壁
１３ａ、１３ｂ、１３ｃ及び１３ｄの内側面１５ａ、１
５ｂ、１５ｃ及び１５ｄと面一になるように、そして前
記段部１４ａ、１４ｂ、１４ｃ及び１４ｄの表面と丁度
同一面になるるように、そして更に各リード１２ａ及び
１２ｂの外端は各側壁１３ａ、１３ｂ、１３ｃ及び１３
ｄから充分に長く引き出されるように、それぞれ配置、
構成されるようにして、前記絶縁性非金属材料で本体１
１を成形し、パッケージ１０を形成する。
１３ａ、１３ｂ、１３ｃ及び１３ｄの内側面１５ａ、１
５ｂ、１５ｃ及び１５ｄと面一になるように、そして前
記段部１４ａ、１４ｂ、１４ｃ及び１４ｄの表面と丁度
同一面になるるように、そして更に各リード１２ａ及び
１２ｂの外端は各側壁１３ａ、１３ｂ、１３ｃ及び１３
ｄから充分に長く引き出されるように、それぞれ配置、
構成されるようにして、前記絶縁性非金属材料で本体１
１を成形し、パッケージ１０を形成する。
【００１１】次に、このパッケージ１０を用いた半導体
装置２０を図３を用いて説明する。２１は半導体素子で
、この発明のパッケージ１０の本体１１に形成した段部
１４ａ、１４ｂ、１４ｃ及び１４ｄに搭載する。２２は
金、銅等の金属バンプであって予め半導体素子２１に形
成してもよく、或いはリード１２ａ及び１２ｂに形成し
ておいてもよい。いずれにしてもリード１２ａ及び１２
ｂを半導体素子２１にボンディングして、フリップチッ
プマウントした後、半導体素子２１の裏面からシリコン
樹脂等の封止材料２３で封止する。２４は空間で、半導
体素子２１が取り扱う信号の周波数にもよるが、その周
波数が高く、マイクロ波帯になるほど、半導体素子２１
の表面とパッケージ１０の本体１１の内部底面との距離
を充分に開け、金属物体が近づいても浮遊容量の影響が
少なく、或いは影響がないようにし、高周波特性を損な
わないようにすることが肝要である。
装置２０を図３を用いて説明する。２１は半導体素子で
、この発明のパッケージ１０の本体１１に形成した段部
１４ａ、１４ｂ、１４ｃ及び１４ｄに搭載する。２２は
金、銅等の金属バンプであって予め半導体素子２１に形
成してもよく、或いはリード１２ａ及び１２ｂに形成し
ておいてもよい。いずれにしてもリード１２ａ及び１２
ｂを半導体素子２１にボンディングして、フリップチッ
プマウントした後、半導体素子２１の裏面からシリコン
樹脂等の封止材料２３で封止する。２４は空間で、半導
体素子２１が取り扱う信号の周波数にもよるが、その周
波数が高く、マイクロ波帯になるほど、半導体素子２１
の表面とパッケージ１０の本体１１の内部底面との距離
を充分に開け、金属物体が近づいても浮遊容量の影響が
少なく、或いは影響がないようにし、高周波特性を損な
わないようにすることが肝要である。
【００１２】図４は図１のパッケージ１０を用いた第２
の実施例の半導体装置２０であって、第１の実施例と殆
ど同様の構成をとり、異なる点は半導体素子２１の裏面
上方を金属、セラミック等の蓋２５で封止し、その蓋２
５と半導体素子２１との間に、熱伝導性の良い物質２６
を充填した。この空間は空気のような気体でもよいが、
熱伝導性物質２６を充填することによって一層熱放散が
良くなる。
の実施例の半導体装置２０であって、第１の実施例と殆
ど同様の構成をとり、異なる点は半導体素子２１の裏面
上方を金属、セラミック等の蓋２５で封止し、その蓋２
５と半導体素子２１との間に、熱伝導性の良い物質２６
を充填した。この空間は空気のような気体でもよいが、
熱伝導性物質２６を充填することによって一層熱放散が
良くなる。
【００１３】図１のパッケージ１０は有底のパッケージ
であるが、図５の示したようにモールドパッケージを枠
体２７のみで形成し、その底を金属、セラミック等の底
蓋２８で囲い、空間２４を形成したもので、他は図４の
実施例の構成と同じである。
であるが、図５の示したようにモールドパッケージを枠
体２７のみで形成し、その底を金属、セラミック等の底
蓋２８で囲い、空間２４を形成したもので、他は図４の
実施例の構成と同じである。
【００１４】
【発明の効果】以上のように、この発明のパッケージ及
びそれを用いた半導体装置は、パッケージそのものをプ
ラスチック、セラミック、ガラス等の非金属材料で形成
したので安価にでき、しかもリードフレームをパッケー
ジ成形と一体に埋め込み、そして同時に段部を形成した
ので半導体素子を位置決めし易く、そしてフリップチッ
プマントができるのでワイヤボンディングが不要になり
、配線の信頼性を向上できる。そして更に空間を形成し
た中空構造にしたので高周波特性の劣化を防止すること
ができるなど数々の優れた効果がある。
びそれを用いた半導体装置は、パッケージそのものをプ
ラスチック、セラミック、ガラス等の非金属材料で形成
したので安価にでき、しかもリードフレームをパッケー
ジ成形と一体に埋め込み、そして同時に段部を形成した
ので半導体素子を位置決めし易く、そしてフリップチッ
プマントができるのでワイヤボンディングが不要になり
、配線の信頼性を向上できる。そして更に空間を形成し
た中空構造にしたので高周波特性の劣化を防止すること
ができるなど数々の優れた効果がある。
【図１】この発明の実施例である半導体装置用パッケー
ジの斜視図である。
ジの斜視図である。
【図２】図１の半導体装置用パッケージに用いたリード
フレームの面で切断した平面図である。
フレームの面で切断した平面図である。
【図３】図１の半導体装置用パッケージを用いた第１の
実施例の半導体装置の断面図である。
実施例の半導体装置の断面図である。
【図４】図１の半導体装置用パッケージを用いた第２の
実施例の半導体装置の断面図である。
実施例の半導体装置の断面図である。
【図５】図１の半導体装置用パッケージの変形パッケー
ジを用いた第３の実施例の半導体装置である。
ジを用いた第３の実施例の半導体装置である。
【図６】従来技術の半導体装置及びそのパッケージ方法
の第１の例である。
の第１の例である。
【図７】従来技術の半導体装置用パッケージ及びそれを
用いた半導体装置の第２の例である。
用いた半導体装置の第２の例である。
１０ 半導体装置用パッケージ
１１ 本体
１２ リードフレーム
１３ａ 側壁
１３ｂ 側壁
１３ｃ 側壁
１３ｄ 側壁
１４ａ 段部
１４ｂ 段部
１４ｃ 段部
１４ｄ 段部
１５ａ 内側面
１５ｂ 内側面
１５ｃ 内側面
１５ｄ 内側面
２０ 半導体装置
２１ 半導体素子
２２ 金属バンプ
２３ 封止材料
２４ 空間
２５ 蓋
２６ 熱伝導性物質
２７ 枠体
２８ 底蓋
Claims (2)
- 【請求項１】枠型に形成された本体を構成する各側壁の
上部に段部を設け、リードの内端を該各側壁の内面と同
一面に止め、かつリードの表面を該段部の面と同一面に
配置されるように非金属材料で一体成形されたことを特
徴とする半導体装置用パッケージ。 - 【請求項２】前記段部に半導体素子の表面が下向きにな
るように載置して、該半導体素子の電極を直接または金
属パンプ等を用いて接続し、前記半導体素子の表面側に
空間を構成するようになし、一方前記半導体素子の裏面
側を封止したことを特徴とする請求項１の半導体装置用
パッケージを用いた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10453391A JPH04334049A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置用パッケージ及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10453391A JPH04334049A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置用パッケージ及びそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334049A true JPH04334049A (ja) | 1992-11-20 |
Family
ID=14383136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10453391A Pending JPH04334049A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置用パッケージ及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334049A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239497B1 (en) | 1997-07-23 | 2001-05-29 | Nec Corporation | Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate |
| JP2013171878A (ja) * | 2012-02-17 | 2013-09-02 | New Japan Radio Co Ltd | パワー半導体装置及びその製造方法 |
-
1991
- 1991-05-09 JP JP10453391A patent/JPH04334049A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239497B1 (en) | 1997-07-23 | 2001-05-29 | Nec Corporation | Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate |
| JP2013171878A (ja) * | 2012-02-17 | 2013-09-02 | New Japan Radio Co Ltd | パワー半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559306A (en) | Electronic package with improved electrical performance | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| CN103367268B (zh) | 基于pcb的射频功率封装窗口框架 | |
| US4167647A (en) | Hybrid microelectronic circuit package | |
| US6744124B1 (en) | Semiconductor die package including cup-shaped leadframe | |
| JPS6114668B2 (ja) | ||
| JPS6347353B2 (ja) | ||
| EP3249684A1 (en) | Power module | |
| KR102675634B1 (ko) | 중첩 전기 전도성 영역을 갖는 반도체 패키지 및 그 제조 방법 | |
| KR20200011889A (ko) | 전자기 차폐 구조물을 갖는 반도체 패키지 및 그 제조 방법 | |
| US8395253B2 (en) | Hermetic surface mounted power package | |
| US4067040A (en) | Semiconductor device | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| US20170301603A1 (en) | Semiconductor device | |
| JP2600366B2 (ja) | 半導体チップの実装方法 | |
| JPH04334049A (ja) | 半導体装置用パッケージ及びそれを用いた半導体装置 | |
| KR950009625B1 (ko) | 유리봉지형 세라믹 패키지 | |
| NL2025182B1 (en) | Electronic package and electronic device comprising the same | |
| US6011302A (en) | Semiconductor device with reduced amount of sealing resin | |
| US20240072025A1 (en) | Tunable Fingertip Capacitors with Enhanced Shielding in Ceramic Package | |
| JP3125868B2 (ja) | 樹脂封止半導体装置 | |
| JPS574147A (en) | Semiconductor device and its manufacturing process | |
| KR20200011891A (ko) | 수동 전기 소자를 갖는 반도체 패키지 및 그 제조 방법 | |
| JP4164013B2 (ja) | 半導体装置 | |
| US9040356B2 (en) | Semiconductor including cup-shaped leadframe packaging techniques |