JP4164013B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4164013B2
JP4164013B2 JP2003328546A JP2003328546A JP4164013B2 JP 4164013 B2 JP4164013 B2 JP 4164013B2 JP 2003328546 A JP2003328546 A JP 2003328546A JP 2003328546 A JP2003328546 A JP 2003328546A JP 4164013 B2 JP4164013 B2 JP 4164013B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
inductor
source
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003328546A
Other languages
English (en)
Other versions
JP2005033154A (ja
Inventor
将明 西嶋
毅 田中
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003328546A priority Critical patent/JP4164013B2/ja
Publication of JP2005033154A publication Critical patent/JP2005033154A/ja
Application granted granted Critical
Publication of JP4164013B2 publication Critical patent/JP4164013B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Description

本発明は、マイクロ波、Ｘ帯、あるいはＫｕ帯領域で用いられる半導体装置における実装用パッケージの改良に関するものである。
マイクロ波、Ｘ帯、Ｋｕ帯領域で用いられる高周波デバイスを実装するための半導体実装用パッケージにおいては、小型化、低コスト化、高性能化が求められる。例えば、１２ＧＨｚ帯の受信系に用いられる低雑音増幅器用ＨＥＭＴ（High Electron Mobility Transistor）デバイスの実装用として、図７Ａおよび７Ｂに示す４ピンの樹脂パッケージ構造が知られている（例えば特許文献１参照）。
図７Ａは半導体装置の平面図、図７Ｂは断面図である。プリモールド樹脂１は、ソース用リード２、ゲート用リード３およびドレイン用リード４を一体に埋め込んで成形されている。ソース用リード２は、プリモールド樹脂１の凹部７内に位置するダイパッド部２ａ、内部端子部２ｂ、およびプリモールド樹脂１外に位置する外部端子部２ｃを有する。ダイパッド部２ａには、ＨＥＭＴチップ５が導電性接着剤１０を用いて接合されている。ゲート用リード３およびドレイン用リード４は、ソース用リード２に直交する方向に延在し、内端がＨＥＭＴチップ５に隣接している。ソース用リード２、ゲート用リード３およびドレイン用リード４は、リードフレームの形態で、プリモールド樹脂１とともに成形される。成形後にはフレーム（図示せず）から分離される。
ソース用リード２はＨＥＭＴチップ５のソース（図示せず）と、ボンディングワイヤ６ａによりに電気的に接続されている。ＨＥＭＴチップ５のゲートおよびドレイン（図示せず）は各々ゲート用リード３およびドレイン用リード４と、ボンディングワイヤ６ｂ、６ｃによりに電気的に接続されている。図７Ｂに示すように、プリモールド樹脂１の側壁の上端面に、接着剤８を用いてキャップ９が接着され、凹部７を封止している。
上記半導体装置におけるＨＥＭＴチップ５とボンディングワイヤ６ａ〜６ｃの接続部の構造を、図８Ａおよび８Ｂに示す。図８Ａは平面図、図８Ｂは断面図である。ＨＥＭＴチップ５の上面に形成された、ソース電極・配線１１、ゲート電極・配線１２およびドレイン電極・配線１３に各々、ボンディングワイヤ６ａ〜６ｃが接続されている。
図９Ａ、Ｂは各々、上記従来例の４ピン樹脂パッケージにＨＥＭＴデバイスを実装して構成された半導体装置の回路図およびスミスチャートを示す。図９Ａにおいて、１１ａはソース、１２ａはゲート、および１３ａはドレインである。図９Ｂのスミスチャートは、複素インピーダンス（Ｒ＋ｊ×Ｘ）を図示したものである。水平線上は、純抵抗分（Ｒ、円内はＲ≧０）を表す。上半分が誘導性リアクタンス成分（Ｘ＞０）、下半分が容量性リアクタンス成分（Ｘ＜０）を表す。左端が０Ω（短絡）、右端が∞Ω（開放）、中心が５０Ωである。
図９Ａに示すソースインダクタ１４は、図７Ａ、Ｂの構造において、ボンディングワイヤ６ａと、ソース用リード２におけるボンディングワイヤ６ａの接続位置からソース用リード２の外部端子部２ｃの端までを合わせたインダクタンス成分に相当する。このように従来例では、ボンディングワイヤ６ａを用いてインダクタンス要素を構成し、それにより、Ｇopt（最適利得整合インピーダンス） とΓopt（最小雑音整合インピーダンス）を調整している。すなわち、図９Ｂに示すように、Ｇopt（最適利得整合インピーダンス）とΓopt（最小雑音整合インピーダンス）を近接させた上で、５０Ω近傍に整合させていた。
特開平９−２１３８２６号公報
以上のように従来例の４ピン樹脂パッケージでは、ソースインダクタ１４としてボンディングワイヤ６ａが用いられている。そのため、実装時にボンディングワイヤ６ａの長さがばらつくと、１２ＧＨｚ帯を含むマイクロ波、Ｘ帯、Ｋｕ帯領域では、図９Ｂに示すように、ＨＥＭＴデバイスのＧopt（最適利得整合インピーダンス）、およびΓopt（最小雑音整合インピーダンス）がばらつく。その結果、高周波特性、特に、利得、雑音の特性変動が大きくなり、性能の安定化を損ね、歩留まり低下による高コスト化を招くという問題が生じていた。
本発明は、樹脂パッケージ内に形成されるインダクタンス要素が安定した特性を有し、インピーダンスマッチングを取ることが容易で、高周波特性の安定性を向上させることが可能な半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体チップと、前記半導体チップを封止した封止樹脂と、前記封止樹脂の内部から外部に亘って延在する複数本の導体リードとを備える。前記導体リードにおける前記封止樹脂内に配置された部分が内部端子部を形成し、前記封止樹脂外に配置された部分が外部端子部を形成する。前記半導体チップの電極と前記導体リードの内部端子部とが接続される。前記導体リードのうちの少なくとも１本は、ミアンダ型の２つのインダクタンス要素部を有し、前記２つのインダクタンス要素部を有する前記導体リードの前記外部端子は、前記２つのインダクタンス要素部間より分岐している。
上記構成の半導体装置によれば、樹脂パッケージ内に配置された複数本の導体リードのうちの少なくとも一本は、ミアンダ型の２つのインダクタンス要素部を有し、２つのインダクタンス要素部を有する導体リードの外部端子は、２つのインダクタンス要素部間より分岐することにより、安定したインダクタンス成分を得ることができる。従って、インピーダンスマッチングをとることが容易で、高周波特性の安定性を向上させることが可能である。
本発明の半導体装置において、好ましくは、前記インダクタンス要素部は、ミアンダ型の平面形状を有する。
また好ましくは、前記インダクタンス要素部を有する前記導体リードは、前記半導体チップの下面と重なる重畳部を有し、前記重畳部において前記半導体チップと接続されている。さらに好ましくは、前記半導体チップの電極と前記導体リードの重畳部は、前記半導体チップに形成されたバイアホール中の導電体を介して接続されている。前記導体リードの重畳部は、前記半導体チップが実装されたダイパッド部を形成することができる。
前記インダクタンス要素部を有する導体リードを、前記半導体チップに形成された電界効果トランジスタのソース、またはバイポーラトランジスタのエミッタに接続することができる。あるいは、前記インダクタンス要素部を有する導体リードを、前記半導体チップに形成された電界効果トランジスタのゲートまたはドレイン、あるいはバイポーラトランジスタのベースまたはコレクタに接続してもよい。
前記複数本の導体リードのうちの少なくとも１本は、チョークインダクタまたは整合素子として機能するように構成することができる。
以下、本発明の実施の形態における半導体装置について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１Ａは、実施の形態１における、４ピン樹脂パッケージ構造を有する半導体装置の平面図である。図１Ｂは図１ＡのＡ−Ａ’線に沿った断面図である。図２は、この半導体装置に組み込まれたソース用リードの平面形状を示す概略図である。
プリモールド樹脂１は、ソース用リード２０、ゲート用リード３およびドレイン用リード４を一体に埋め込んで成形されている。ソース用リード２０は、プリモールド樹脂１の凹部７内に位置するダイパッド部２０ａ、内部端子部２０ｂ、およびプリモールド樹脂１外に位置する外部端子部２０ｃを有する。ダイパッド部２０ａには、ＨＥＭＴチップ２１が導電性接着剤１０を用いて接合されている。ゲート用リード３およびドレイン用リード４は、ソース用リード２０に直交する方向に延在し、内端がＨＥＭＴチップ２１の近傍に配置されている。ソース用リード２０、ゲート用リード３およびドレイン用リード４は、リードフレームの形態で、プリモールド樹脂１とともに成形される。成形後にはフレーム（図示せず）から分離される。
図１Ａに示すように、ソース用リード２０の内部端子部２０ｂは、プリモールド樹脂１の内壁とダイパッド部２０ａの間で、ミアンダ型の導体ラインであるソース用ミアンダラインを形成している。このソース用ミアンダラインが形成されたソース用リード２０の全体形状を、図２に示す。内部端子部２０ｂに形成されたミアンダラインは、外部端子部２０ｃ、およびダイパッド部２０ａよりも幅が狭く、外部端子部２０ｃとダイパッド部２０ａの間に蛇行して配置されている。このように形成されたミアンダラインが、インダクタンス要素を構成する。
図１Ｂに示すように、ソース用リード２０はＨＥＭＴチップ２１のソース（図示せず）と、ＨＥＭＴチップ２１の厚さ方向に形成されたバイアホール２１ａの導体を通じて電気的に接続されている。従って本実施の形態では、ＨＥＭＴチップ２１とソース用リード２０との接続には、ボンディングワイヤは用いられない。ＨＥＭＴチップ２１のゲートおよびドレイン（図示せず）は各々、ゲート用リード３およびドレイン用リード４と、ボンディングワイヤ６ｂ、６ｃによりに電気的に接続されている。また、プリモールド樹脂１の側壁の上端面に、接着剤８を用いてキャップ９が接着され、凹部７を封止している。
上記半導体装置におけるＨＥＭＴチップ２１と、ソース用リード２０およびボンディングワイヤ６ｂおよび６ｃとの接続部の構造を、図３Ａおよび３Ｂに示す。図３Ａは平面図、図３Ｂは断面図である。ＨＥＭＴチップ２１の上面に形成された、ソース電極・配線１１は、バイアホール２１ａの導体を介してソース用リード２０と接続されている。一方、ゲート電極・配線１２およびドレイン電極・配線１３は各々、ボンディングワイヤ６ｂおよび６ｃと接続されている。
図４Ａ、Ｂは各々、上記の４ピン樹脂パッケージにＨＥＭＴデバイスを実装して構成された半導体装置の回路図およびスミスチャートを示す。図４Ａにおいて、１１ａはソース、１２ａはゲート、および１３ａはドレインである。ソースインダクタ２２は、図１Ａ、Ｂの構造において、バイアホール２１ａ、およびソース用リード２０におけるバイアホール２１ａが接続された位置から、ソース用リード２０の外部端子部２０ｃの外端までの分布定数線路のインダクタンス成分に相当する。
本実施の形態では、内部端子部２０ｂに形成されたソース用ミアンダラインが主要なインダクタンス成分として寄与する。内部端子部２０ｂは、従来例においてソースインダクタを形成したボンディングワイヤに比べると、長さが安定している。従って、従来例の場合に、実装時に生じていた長さのばらつきを回避することが可能となる。その結果、図４Ｂに示すように、ＨＥＭＴデバイスのＧopt、およびΓoptのばらつきが抑制され、利得、雑音の特性ばらつきが抑制されて、歩留まりが向上し、低コスト化が実現できる。
同時にＧopt とΓoptを近接させて５０Ω近傍に整合させ、高利得と低雑音特性を両立させて実現することが可能となる。
なお、ソース用リード２０は、必ずしもダイパッド部２０ａを有する必要はない。例えば、内部端子部２０ｂの内端部が、ＨＥＭＴチップ２１との重畳部を有し、その重畳部において内部端子部２０ｂがバイアホール２１ａと接続可能であればよい。
また、内部端子部２０ｂは、必ずしもミアンダラインを形成する必要はない。すなわち、内部端子部２０ｂが、外部端子部２０ｃよりも幅狭に形成されることにより、有効なインダクタンス成分を提供することは可能である。そのような例につき、実施の形態２において説明する。
（実施の形態２）
図５は、実施の形態２における半導体装置を示す平面図である。実施の形態１では、図１Ａに示したように、ソース用リード２０におけるダイパッド２０ａに接続される内部端子部２０ｂを、ソース用ミアンダラインとして構成したが、本実施の形態では、ミアンダ型ではなく真っ直ぐである。
図５に示すように、ソース用リード２３は、ダイパッド２３ａとプリモールド樹脂１の側壁との間に配置された、外部端子部２３ｃよりも幅が狭い内部端子部２３ｂを有する。このように幅を狭くすることで、導体リードのインダクタンス成分が増え、ソース用ミアンダライン２０ｂと同様の効果を得ることができる。
（実施の形態３）
実施の形態３における半導体装置について、図６Ａ〜Ｃを参照して説明する。図６Ａは、半導体装置を、その樹脂パッキングを一部取り除いて示した平面図、図６Ｂは図６ＡのＢ−Ｂ’線に沿った断面図、図６Ｃは同半導体装置の回路図である。本実施の形態では、インダクタンス要素部を有する導体リードは、ＨＥＭＴチップのゲートおよびドレインに接続されている。
図６Ａ、６Ｂに示すように、ダイパッド３０の上にＨＥＭＴチップ３１が搭載されている。ＨＥＭＴチップ３１の周囲に、ソース用リード３２、ドレイン用リード３３、およびゲート用リード３４が配置され、各々、ＨＥＭＴチップ３１のソース、ドレイン、およびゲート（図示せず）に、ボンディングワイヤ３５により接続されている。
ドレイン用リード３３には、第１のインダクタ３６および第２のインダクタ３７が形成されている。第１および第２のインダクタ３６、３７の間から、出力用リード端子３８が分岐している。ゲート用リード３４には、第３のインダクタ３９および第４のインダクタ４０が形成されている。第３および第４のインダクタ３９、４０の間から、入力用リード端子４１が分岐している。第１〜第４のインダクタ３６、３７、３９、４０は、ミアンダ型に形成されている。
以上の各要素は封止樹脂４２により封止され、ソース用リード３２、ドレイン用リード３３、およびゲート用リード３４の端部が封止樹脂４２から露出して、各々外部端子部として、ソース端子３２ａ、ドレイン端子３３ａ、およびゲート端子３４ａを形成している。出力用リード端子３８および入力用リード端子４１の端部も封止樹脂４２から露出している。
第１のインダクタ３６、第３のインダクタ３９は、チョークインダクタ、あるいは整合素子として機能する。第２のインダクタ３７、第４のインダクタ４０は、整合素子として機能する。
本実施の形態において、容量性素子、誘導性素子、あるいは抵抗素子（チップ部品など）がリードに接続されていてもよい。例えば、ソース用リード３２などのデバイスの接地端子につながるリードと、第１のインダクタ３６との間にチップ容量部品を接続配置する。その他、第３のインダクタ３９、第２のインダクタ３７、第４のインダクタ４０のいずれかの間、あるいはそれ以外のリード部との間にチップ容量部品を接続配置してもよい。このようなチップ容量部品の接続配置は、実施の形態１、２の場合にも適用できる。
なお、以上の実施の形態において、半導体チップとして、ＨＥＭＴチップ以外の電界効果型トランジスタ、バイポーラトランジスタを実装する場合でも、各実施の形態の構成を適用して、上述と同様の効果を得ることが可能である。
本発明によれば、導体リードにより安定したインダクタンス成分を得ることができる。従って、インピーダンスマッチングをとることが容易で、高周波特性の安定性を向上させることが可能であるので、マイクロ波、Ｘ帯、あるいはＫｕ帯領域で用いられる半導体装置に好適である。
本発明の実施の形態１における半導体装置のキャップを削除して示した平面図 同半導体装置の断面図 同半導体装置に用いられるソース用リードの平面図 同半導体装置における半導体チップとソース用リードとの接続構造を示す平面図 同断面図 本発明の実施の形態１における半導体装置の回路図 同半導体装置のスミスチャート 本発明の実施の形態２における半導体装置のキャップを削除して示した平面図 本発明の実施の形態３における半導体装置の平面図 同半導体装置の断面図 同半導体装置の回路図 従来例の半導体装置のキャップを削除して示した平面図 同半導体装置の断面図 同半導体装置における半導体チップとソース用リードとの接続構造を示す平面図 同断面図 同半導体装置の回路図 同半導体装置のスミスチャート
符号の説明
１ プリモールド樹脂
２ ソース用リード
２ａ ダイパッド部
２ｂ 内部端子部
２ｃ 外部端子部
３ ゲート用リード
４ ドレイン用リード
５ ＨＥＭＴチップ
６ａ、６ｂ、６ｃ ボンディングワイヤ
７ 凹部
８ 接着剤
９ キャップ
１０ 導電性接着剤
１１ ソース電極・配線
１１ａ ソース
１２ ゲート電極・配線
１２ａ ゲート
１３ ドレイン電極・配線
１３ａ ドレイン
２０ ソース用リード
２０ａ ダイパッド部
２０ｂ 内部端子部
２０ｃ 外部端子部
２１ ＨＥＭＴチップ
２１ａ バイアホール
２２ ソースインダクタ
２３ ソース用リード
２３ａ ダイパッド
２３ｂ 内部端子部
２３ｃ 外部端子部
３０ ダイパッド
３１ ＨＥＭＴチップ
３２ ソース用リード
３２ａ ソース端子
３３ ドレイン用リード
３３ａ ドレイン端子
３４ ゲート用リード
３４ａ ゲート端子
３５ ボンディングワイヤ
３６ 第１のインダクタ
３７ 第２のインダクタ
３８ 出力用リード端子
３９ 第３のインダクタ
４０ 第４のインダクタ
４１ 入力用リード端子
４２ 封止樹脂

Claims (3)

  1. 半導体チップと、前記半導体チップを封止した封止樹脂と、前記封止樹脂の内部から外部に亘って延在する複数本の導体リードとを備え、前記導体リードにおける前記封止樹脂内に配置された部分が内部端子部を形成し、前記封止樹脂外に配置された部分が外部端子部を形成し、前記半導体チップの電極と前記導体リードの内部端子部とが接続された半導体装置において、
    前記導体リードのうちの少なくとも１本は、ミアンダ型の２つのインダクタンス要素部を有し、
    前記２つのインダクタンス要素部を有する前記導体リードの前記外部端子は、前記２つのインダクタンス要素部間より分岐している半導体装置。
  2. 前記２つのインダクタンス要素部を有する前記導体リードは、前記半導体チップに形成された電界効果トランジスタのゲートまたはドレイン、あるいはバイポーラトランジスタのベースまたはコレクタに接続されている請求項１記載の半導体装置。
  3. 前記２つのインダクタンス要素部は、第１のインダクタ及び第２のインダクタであり、
    前記第１のインダクタはチョークインダクタとして機能し、
    前記第２のインダクタは整合素子として機能する請求項２記載の半導体装置。
JP2003328546A 2002-09-27 2003-09-19 半導体装置 Expired - Fee Related JP4164013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003328546A JP4164013B2 (ja) 2002-09-27 2003-09-19 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002283165 2002-09-27
JP2003328546A JP4164013B2 (ja) 2002-09-27 2003-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2005033154A JP2005033154A (ja) 2005-02-03
JP4164013B2 true JP4164013B2 (ja) 2008-10-08

Family

ID=34219805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328546A Expired - Fee Related JP4164013B2 (ja) 2002-09-27 2003-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4164013B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816758B1 (ko) 2006-11-07 2008-03-25 삼성전자주식회사 반사파억제를 통한 신호특성이 향상된 멀티 칩 패키지 모듈을 테스트하는 테스트 장치

Also Published As

Publication number Publication date
JP2005033154A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
US5656857A (en) Semiconductor device with insulating resin layer and substrate having low sheet resistance
US9438184B2 (en) Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9111920B2 (en) Semiconductor device
JP7133305B2 (ja) ビデオ帯域幅が強化されたｒｆ電力増幅器用のマルチベースバンド終端コンポーネント
US20150243649A1 (en) Power Transistor Die with Capacitively Coupled Bond Pad
CN109585561B (zh) 具有漏极通孔布置的晶体管管芯以及其制造方法
JP6273247B2 (ja) 高周波半導体増幅器
JP2020535701A (ja) バイアスストリップを有するｒｆ増幅器パッケージ
US6982479B2 (en) Semiconductor package with leadframe inductors
US20160056131A1 (en) Semiconductor device
US20220415833A1 (en) Semiconductor device
JP4164013B2 (ja) 半導体装置
US11469192B2 (en) Semiconductor device capable of realizing a wide band impedance matching
CN113141162A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
JP2010183100A (ja) 半導体増幅器
US8610237B2 (en) Semiconductor apparatus
JP4579040B2 (ja) 半導体増幅器
US20230230904A1 (en) Semiconductor device
JPS6112680Y2 (ja)
JPH0244904A (ja) マイクロ波発振装置
JP2023006531A (ja) 半導体装置およびパッケージ
JP3096046B2 (ja) マイクロ波半導体装置
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
CN117936482A (zh) 半导体装置
JP2570638B2 (ja) 半導体用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees