KR100595317B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100595317B1
KR100595317B1 KR1020000039577A KR20000039577A KR100595317B1 KR 100595317 B1 KR100595317 B1 KR 100595317B1 KR 1020000039577 A KR1020000039577 A KR 1020000039577A KR 20000039577 A KR20000039577 A KR 20000039577A KR 100595317 B1 KR100595317 B1 KR 100595317B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit
circuit component
lead
semiconductor package
Prior art date
Application number
KR1020000039577A
Other languages
English (en)
Other versions
KR20020006105A (ko
Inventor
안병훈
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000039577A priority Critical patent/KR100595317B1/ko
Publication of KR20020006105A publication Critical patent/KR20020006105A/ko
Application granted granted Critical
Publication of KR100595317B1 publication Critical patent/KR100595317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키기에 관한 것으로서, 반도체 칩이 발생시키는 전자파를 차단하는 부재의 고정이 용이하도록 구조를 개선하여 몰딩작업이 용이하며, 구멍 또는 미충진과 같은 불량이 발생하지 않는 새로운 구조의 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
이를 위해 본 발명은 반도체 칩(110)과; 상기 반도체 칩(110)이 장착되고, 일정 패턴의 회로배선(125)이 형성되어 상기 회로배선(125) 일단이 상기 반도체 칩(110)과 와이어(160)본딩되는 회로구성부재(120)와; 상기 회로구성부재(120)의 둘레 가장자리부에서 회로배선(125) 타단과 접착 연결되는 리드(130)와; 상기 리드(130)에 지지되어 상기 반도체 칩(110)의 상부에서 상기 반도체 칩(110)이 발생시키는 전자파를 차단하도록 외부로 노출되게 설치되는 전자파차단부재(140)와; 상기 반도체 칩(110), 회로구성부재(120), 그리고 전자파차단부재(140)를 외부로부터 보호하는 몰드몸체(150)를 포함하여 구성되는 반도체 패키지가 제공된다.
또한, 본 발명은 반도체 칩(110)을 회로구성부재(120)에 장착하고 상기 반도체 칩(110)과 상기 회로구성부재(120)를 와이어(160)본딩하는 단계와; 리드(130)프레임의 패들에 미세한 작은 구멍을 뚫어 메쉬형상의 전자파차단부재(140)를 형성하고, 상기 전자파차단부재(140)를 리드(130)보다 높은 상측에 위치시키는 단계와; 상기 리드(130)프레임의 리드(130)의 하면 또는, 상기 회로구성부재(120)의 회로배선(125)의 타단 상면에 접착제(170)를 도포하는 단계와; 상기 리드(130)프레임과 상기 회로구성부재(120)를 접착 연결함으로써 상기 반도체 칩(110)의 상부에 전자파차단부재(140)를 위치시키는 단계; 상기 반도체 칩(110)을 몰딩하여 몸체(150)를 형성하는 단계를 포함하여 제조되는 반도체 패키지 제조방법이 제공된다.
반도체 패키지, 전자파

Description

반도체 패키지{semiconductor package}
도 1 은 종래 전자파 누출방지부재가 구비된 반도체 패키지의 단면도
도 2 는 종래 전자파 누출방지부재의 사시도
도 3 은 본 발명의 제1실시예에 따른 반도체 패키지의 단면도
도 4 는 본 발명의 제1실시예에 따른 반도체 패키지의 회로구성부재, 리드, 전자파차단부재의 분해사시도
도 5 는 본 발명의 제2실시예에 따른 반도체 패키지의 단면도
도 6 은 본 발명의 제2실시예에 따른 반도체 패키지의 아웃리드가 포밍된 일예를 나타내는 단면도
도 7 은 본 발명의 제2실시예에 따른 다른 형태의 리드프레임을 갖는 반도체 패키지의 단면도
도 8 은 본 발명의 제3실시예에 따른 반도체 패키지의 단면도.
도 9 는 본 발명의 제4실시예에 따른 반도체 패키지의 단면도.
도 10 은 본 발명의 제4실시예에 따른 반도체 패키지의 회로구성부재, 리드, 전자파차단부재, 솔더볼의 분해사시도.
도면의 주요부분에 대한 부호설명
100,101,102,103. 반도체 패키지 110,113. 반도체 칩
120,123. 회로구성부재 125,126. 회로배선
130,133. 리드 140,143. 전자파차단부재
150,151,152,153. 몰딩몸체 160,163. 와이어
170,173. 접착제 183. 솔더볼
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 패키지 내부에 반도체 칩이 발생시키는 전자파를 방지하기 위한 전자파차단부재를 구비한 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩을 외부 환경으로부터 안전하게 보호하기 위해 패키징함으로써, 필요한 장소에 실장할 수 있도록 한 것이다.
그런데, 최근에는 반도체가 소형화, 복잡화되면서 좁은 공간에 많은 반도체가 실장됨에 따라, 인접한 반도체의 칩에서 발생한 전자파의 영향을 받아 다른 반도체가 오작동하게 되는 경우가 생기고 있다.
또한, 요즈음은 대부분의 제품이 반도체를 장착하고 있기 때문에, 다른 제품에 장착된 반도체 칩에서 발생한 전자파의 영향을 받아 반도체가 오작동할 수도 있다.
그리고, 이러한 전자파는 비단 반도체의 오작동을 발생시킬 뿐만 아니라, 인체에도 해로운 영향을 끼친다.
이에 대해, 반도체 칩에서 발생하는 전자파가 반도체 패키지 외부로 누출되는 것을 방지하기 위한 반도체 패키지가 개발되고 있으며, 이러한 반도체 패키지의 일 예가 실용신안 공개공보 1995-53424 호에 기재되어 있다.
이를 구체적으로 설명하면, 도 1 은 전술한 바와 같이 반도체 칩의 전자파를 차단하기 위한 전자파 누출방지부재가 구비된 반도체 패키지의 단면도이고, 도 2 는 종래 전자파 누출방지부재의 사시도이다.
도시한 바와 같이, 종래 전자파 누출방지부재(3),(4)가 구비된 반도체 패키지(1)는 다이패드(7) 상면에 장착되는 반도체 칩(6)과, 상기 다이패드(7) 주위에 위치하는 리드(2)와, 상기 반도체 칩(6)과 리드(2)를 전기적으로 연결하는 와이어(8)와, 상기 반도체 칩(6) 상하부에 설치되는 전자파 누출방지부재(4),(5)와, 전체 구성을 감싸는 몰드몸체(9)로 구성된다.
그러나, 이와 같은 반도체 패키지의 전자파 누출방지부재(3),(4)는 반도체 칩(6)의 상부 및 하부에 별도로 구비됨에 따라, 상기 전자파 누출방지부재(3),(4)는 테이프(5)에 의해 리드(2)에 부착되어 고정 위치된 후 몰딩되었다.
따라서, 전술한 종래 반도체 패키지(1)에서는 전자파 누출방지부재(3),(4)를 고정하기 어렸웠으며, 또한 몰딩 공정후, 반도체 패키지(1) 내부에 구멍(void)이 생기거나, 몰딩이 완전히 충진되지 못하는 등의 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 전자파의 누출 및 침투를 차단하는 부재의 고정이 용이하도록 구조를 개선하여 몰딩작업이 용이하며, 구멍 또는 미충진과 같은 불량이 발생하지 않는 새로운 구조의 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 형태에 따르면, 반도체 칩과; 상기 반도체 칩이 장착되고, 일정 패턴의 회로배선이 형성되어 상기 회로배선 일단이 상기 반도체 칩과 와이어본딩되는 회로구성부재와; 상기 회로구성부재의 둘레 가장자리부에서 회로배선 타단과 접착 연결되는 리드와; 상기 리드에 지지되어 상기 반도체 칩의 상부에서 상기 반도체 칩이 발생시키는 전자파를 차단하도록 외부로 노출되게 설치되는 전자파차단부재와; 상기 반도체 칩, 회로구성부재, 그리고 전자파차단부재를 외부로부터 보호하는 몰드몸체를 포함하여 구성되는 반도체 패키지가 제공된다.
특히, 상기 전자파차단부재는 메쉬형으로 형성되며, 상기 회로구성부재와 상 기 리드는 전도성 에폭시에 의해 연결되는 것을 특징으로 한다.
그리고, 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 반도체 칩을 회로구성부재에 장착하고 상기 반도체 칩과 상기 회로구성부재를 와이어본딩하는 단계와; 리드프레임의 패들에 미세한 작은 구멍을 뚫어 메쉬형상의 전자파차단부재를 형성하고, 상기 전자파차단부재를 리드보다 높은 상측에 위치시키는 단계와; 상기 리드프레임의 리드의 하면 또는, 상기 회로구성부재의 회로배선의 타단 상면에 접착제를 도포하는 단계와; 상기 리드프레임과 상기 회로구성부재를 접착 연결함으로써 상기 반도체 칩의 상부에 전자파차단부재를 위치시키는 단계; 상기 반도체 칩을 몰딩하여 몸체를 형성하는 단계를 포함하여 제조되는 반도체 패키지 제조방법이 제공된다.
이하, 본 발명의 바람직한 실시예를 첨부한 도 3 내지 도 8 을 참조하여 상세히 설명하면 다음과 같다.
도 3 은 본 발명의 제1실시예에 따른 반도체 패키지의 단면도이고, 도 4 는 본 발명의 제1실시예에 따른 반도체 패키지의 회로구성부재, 리드, 전자파차단부재의 분해사시도이다.
도시한 바와 같이 본 발명의 제1실시예에 따른 반도체 패키지(100)는 반도체 칩(110)과, 상기 반도체 칩(110)이 장착되는 회로구성부재(120)와, 상기 회로구성부재(120)와 연결되는 리드(130)와, 상기 반도체 칩(110) 상부에 구비되는 전자파차단부재(140)와, 반도체 패키지의 몸체(100)를 이루는 몰드몸체(150)로 크게 구성된다.
특히, 상기 회로구성부재(120)의 중앙부에는 상기 반도체 칩(110)이 장착되며, 상기 회로구성부재(120)의 둘레 가장자리부에는 일정 패턴의 회로배선(125)이 형성되어, 상기 반도체 칩(110)과 상기 회로배선(125)의 일단이 와이어(160)에 의해 본딩된다.
그리고, 상기 회로배선(125)의 각각의 타단에는 전도성 에폭시와 같은 접착제(170)에 의해 리드(130)에 연결되고, 상기 반도체 칩(110)의 상부에는 전자파차단부재(140)가 상기 리드(130)부에 의해 지지되어 구비된다.
이 때, 상기 전자파차단부재(140)는 반도체 칩(110)으로부터 발생되는 전자파를 보다 효과적으로 흡수, 차단할 수 있도록 메쉬형태로 형성하는 것이 바람직하다.
한편, 일반적으로 리드프레임의 중앙부에는 반도체 칩을 장착하기 위한 패들이 구비되어 있음에 따라, 본 발명은 별도의 전자파차단부재를 설치하지 않고, 상기 패들을 전자파차단부재로 형성한 것이다.
즉, 리드프레임의 패들에 미세한 작은 구멍을 뚫어 메쉬형상의 전자파차단부재(140)를 형성하고, 상기 전자파차단부재(140)를 반도체 칩(110) 및 와이어(160)와 간섭되지 않도록 상측으로 위치시킨 것이다.
따라서, 본 발명은 별도의 전자파차단부재를 구비하지 않고, 일반적인 리드프레임의 패들을 전자파차단부재(140)로 형성하면, 전자파차단부재(140)가 리드(130)부에 지지되므로, 상기 전자파차단부재(140)를 상기 반도체 칩(110) 상부에 일정한 간격으로 이격하여 위치시키는 것이 용이하다.
한편, 본 제1실시예를 포함하여 후술하는 각 실시예에서는 리드프레임에 구비되는 패들에 의해 전자파차단부재(140)가 형성되는 것을 일 예로 설명하지만, 이에 한정하는 것은 아니며, 본 발명의 전자파차단부재(140)는 별도로 구비될 수도 있다.
또한, 상기 회로구성부재(120)로 회로테이프를 적용할 경우에는 반도체 패키지의 두께를 줄일 수 있으며, 회로기판를 적용할 경우에는 멀티 레이어(multi-layer)가 가능하여 파워플레인(power plane) 및 그라운드플레인(ground plane)을 구성할 수 있기 때문에 전기적 특성을 향상시킬 수 있는 것으로, 부재의 특성에 따라 다양한 부재를 사용할 수 있다.
이와 같이 구성된 본 발명의 제1실시예에 따른 반도체 패키지에 대한 패키지공정을 설명한다.
먼저, 회로구성부재(120)에 반도체 칩(110)을 장착하고, 상기 반도체 칩(110)과 상기 회로구성부재(120)를 와이어(160)본딩 한다.
한편, 리드(130)프레임의 패들에 미세한 작은 구멍을 뚫어 메쉬형상의 전자파차단부재(140)를 형성하고, 타이바을 벤딩(bending)하여 상기 전자파차단부재(140)를 리드(130)보다 높은 상측에 위치시킨다.
그리고, 상기 리드(130)프레임의 하면 또는, 상기 회로구성부재(120)의 회로배선(125)의 타단 상면에 전기가 잘 통하는 전도성 에폭시와 같은 전도성 접착제(170)를 도포하여, 상기 리드(130)프레임과 상기 회로구성부재(120)를 접착 연결한다.
이 때, 상기 전자파반차단부재(140)는 상기 반도체 칩(110)의 상부에 일정거리 이격되도록 한다.
마지막으로, 반도체 칩(110), 리드(130), 그리고 전자파차단부재(140)가 외부와 차단되도록 몰딩하여 몰딩몸체(150)를 형성한다.
상기한 바와 같이 본 발명은 기존의 리드프레임을 형태를 그대로 사용하는 것이기 때문에, 기존의 마더보드(미도시)를 설계변경할 필요없이 실장하는 것이 가능하다.
또한, 도시하여 설명하지는 않지만, 아웃리드의 형태에 따라 마더보드에 삽입하여 실장할 수도 있으며, 마더보드의 표면에 실장할 수 있는 것으로, 본 발명의 반도체 패키지는 여러가지 형태로 마더보드에 실장할 수 있다.
도 5 는 본 발명의 제2실시예에 따른 반도체 패키지의 단면도이다.
도시한 바와 같이 본 발명의 제2실시예에 따른 반도체 패키지(101)의 전체적인 구성은 전술한 제1실시예와 동일하므로, 동일구성에 대한 구체적인 설명은 생략하고 본 실시예의 특징부에 대해서 설명하도록 한다.
즉, 본 발명의 제2실시예에서는 반도체 칩(110)이 장착되는 회로구성부재(120)가 몰드몸체(151) 외부로 노출되도록 구성함으로써, 상기 반도체 칩(110)에서 발생하는 열이 외부로 보다 원활하게 방출되도록 함과 함께 반도체 패키지(101)의 두께를 줄이도록 한 것이다.
한편, 본 발명의 제2실시예에 따른 반도체 패키지(101)의 제조공정은 전술한 제1실시예의 반도체 패키지(100)의 제조공정과 동일하며, 다만 마지막 몰딩단계에 서 회로구성부재(120)가 몰드몸체(151) 외부로 노출되도록 하면 됨에 따라 구체적인 설명은 생략한다.
도 6 은 본 발명의 제2실시예에 따른 반도체 패키지의 아웃리드가 포밍된 일예를 나타내는 단면도로서, 도시한 바와 같이 제2실시예에 따른 반도체 패키지(101)의 아웃리드를 몰드몸체(151)의 외부 측면에서 하향하도록 포밍(forming) 형성하여, 마더 보드 등에 실장하도록 한 것이다.
물론, 본 실시예는 이에 한정하는 것은 아니며, 마더보드등에 실장하는 방식에 따라, 다양한 형태로 아웃리드를 포밍하는 것이 가능하다.
도 7 은 본 발명의 제2실시예에 따른 다른 형태의 리드 프레임을 갖는 반도체 패키지의 단면도이다.
도시한 바와 같이 본 발명의 제2실시예에 따른 다른 형태의 리드프레임(130a)을 갖는 반도체 패키지(101a)는, 상기 리드프레임(130a)이 몰드몸체(151)의 외부 측면으로 돌출되도록 하지 않고, 몰드몸체(151)의 외부 측면으로 돌출되도록 하지 않고, 몰드몸체(151)의 하면을 통해 마더보드 등에 실장하도록 형성한 것이다.
상기와 같이 리드프레임(130a)을 형성하면, 상기 리드프레임(130a)이 몰드몸체(151) 외부 측면으로 돌출되지 않으므로, 반도체 패키지(101a)의 실장면적을 더욱 줄일 수 있게 된다.
한편, 상기 리드프레임(130a)은 하프 에칭(half etching)등의 방법으로 형성할 수 있다.
도 8 은 본 발명의 제3실시예에 따른 반도체 패키지의 단면도이다.
도시한 바와 같이 본 발명의 제3실시예에 따른 반도체 패키지(102)의 전체적인 구성은 전술한 제1실시예 및 제2실시예와 동일하므로, 동일구성에 대한 구체적인 설명은 생략하고 본 실시예의 특징부에 대해서 설명하도록 한다.
즉, 본 발명의 제3실시예에서는 반도체 칩(110)이 장착되는 회로구성부재(120) 및 전자파차단부재(140)가 몰드몸체(152) 외부로 노출되도록 구성함으로써, 상기 반도체 칩(110)에서 발생하는 열이 외부로 보다 원활하게 방출되도록 함과 함께 반도체 패키지(102)의 두께를 줄이도록 한 것이다.
그리고, 본 발명의 제3실시예에 따른 반도체 패키지(102)의 제조공정 역시 전술한 제1실시예 및 제2실시예의 반도체 패키지(100),(101)의 제조공정과 동일하며, 다만 마지막 몰딩단계에서 회로구성부재(120) 및 전자파차단부재(140)가 몰드몸체(152) 외부로 노출되도록 하면 된다.
한편, 도시하여 설명하지는 않지만, 본 발명의 제3실시예에 따른 반도체 패키지(102) 역시 본 발명의 제2실시예에서 설명한 바와 같이, 다양한 형태로 아웃리드를 포밍할 수 있을 뿐만 아니라, 도 7 과 같이 리드프레임(130a)이 몰드몸체(151)의 하면으로 돌출되도록 하면, 반도체 패키지(102)의 실장면적을 줄일 수 있다.
또한, 전술한 본 발명의 제1실시예 내지 제3실시예에 따른 각 반도체 패키지(100),(101),(102)의 회로구성부재(120) 저면에 별도의 반도체차단부재를 부착할 수 있다.
이와 같이 회로구성부재(120)의 저면에 별도의 반도체차단부재를 부착하는 경우에는 반도체칩(110)의 상부를 통해 누출 및 침투되는 전자파 뿐만 아니라, 하부를 통해 누출 및 침투되는 전자파 역시 차단하는 것이 가능하다.
도 9 는 본 발명의 제4실시예에 따른 반도체 패키지의 단면도이고, 도 10 은 본 발명의 제4실시예에 따른 반도체 패키지의 회로구성부재, 리드, 전자파차단부재의 분해사시도이다.
도시한 바와 같이 본 발명의 제4실시예에 따른 반도체 패키지(103)는 반도체 칩(113)과, 상기 반도체 칩(113)이 장착되는 회로구성부재(123)와, 상기 회로구성부재(123) 하면에 구비되는 솔더볼(180)과; 상기 회로구성부재(123)와 연결되는 리드(133)와, 상기 반도체 칩(113) 상부에 구비되는 전자파차단부재(143)와, 반도체 패키지(103)의 몸체를 이루는 몰드몸체(153)로 크게 구성된다.
특히, 상기 회로구성부재(123)의 중앙부에 상기 반도체 칩(113)이 장착되며, 상기 회로구성부재(123)의 둘레 가장자리부에는 일정 패턴의 회로배선(126)이 형성되어, 상기 반도체 칩(113)과 상기 회로배선(126)의 일단이 와이어(163) 본딩된다.
한편, 본 실시예에서는 상기 회로배선(126)의 타단이 상기 회로구성부재(123)의 하면에 구비되는 솔더볼(180)과 연결되어, 상기 솔더볼(180)이 외부접속단자의 역할을 하게 된다.
따라서, 상기 회로구성부재(123)의 둘레 가장자리부에는 회로배선(126)이 형성되지 않고 절연된 상태이고, 이러한 회로구성부재(123)의 둘레 가장자리부에서 접착재(173)에 의해 리드(133)와 연결된다.
그리고, 상기 반도체 칩(113)의 상부에는 메쉬형상의 전자파차단부재(143)가 상기 리드(133)에 의해 지지되고, 상기 솔더볼(183)이 구비되는 회로구성부재(123)의 하면 이외의 부분은 몰딩되어 몰딩몸체(153)를 형성한다.
또한, 본 실시예에서는 반도체 칩(113)의 전기신호가 상기 솔더볼(183)을 통해 외부로 전달되기 때문에 몰드몸체(153)의 외부로 노출되는 리드(133)는 절단하는 것이 바람직하다.
즉, 본 실시예의 반도체 패키지(103)는 흡사 BGA(ball grid array)형태를 갖음에 따라, 반도체 패키지(103)의 외측으로 노출되는 리드를 제거하여 반도체 패키지(103)의 실장면적을 줄일 수 있다.
이와 같이 구성된 본 발명의 제4실시예에 따른 반도체 패키지에 대한 패키지공정을 설명한다.
먼저, 회로구성부재(123)에 반도체 칩(113)을 장착하여, 상기 반도체 칩(113)과 상기 회로구성부재(123)를 와이어(163)본딩 한다.
한편, 리드(163)프레임의 패들에 미세한 작은 구멍을 뚫어 메쉬형상의 전자파차단부재(143)를 형성하고, 상기 전자파차단부재(140)를 리드(130)보다 높은 상측에 위치시킨다.
그리고, 상기 리드(133)의 하면 또는, 상기 회로구성부재(123)의 회로배선(126) 타단 상면에 접착제(173)를 도포하여, 상기 리드(133)프레임과 상기 회로구성부재(123)를 접착 연결하여, 반도체 칩(113)의 상부에 전자파차단부재(143)가 위치하도록 한다.
다음으로, 상기 회로구성부재(123)의 하면에 솔더볼(183)을 장착하고, 마지막으로 상기 솔더볼(183)이 장착되는 상기 회로구성부재(123)의 하면을 이외를 부분을 에폭시로 몰딩하여 몰딩몸체(153)를 형성한다.
한편, 몰딩시에 회로구성부재(123)가 몰딩몸체(153) 외부로 노출되도록 하면, 반도체 패키지(153)의 두께를 더욱 줄일 수 있게 된다.
이상에서 설명한 바와 같이 본 발명은 다음과 같은 효과이 있다.
첫째, 본 발명에 따른 반도체 패키지는 전자파차단부재를 기존 리드프레임에 구비되는 패드에 구멍을 뚫어 메쉬형상의 전자파차단부재를 형성하여, 반도체 칩에서 발생하는 전자파의 누출 및 외부 전자파가 반도체 칩에 침투하는 것을 방지하여 반도체의 오작동을 막을 수 있다.
따라서, 전자파차단부재가 리드부에 의해 지지됨에 따라 별도의 지지수단 없이도 상기 전자파차단부재의 지지 고정이 용이하여, 몰딩작업이 수월하게 이루어지고, 또한 구멍 또는 미충진과 같은 불량을 줄일 수 있다.
둘째, 본 발명의 반도체 패키지는 마더보드에 실장되는 리드의 형상이 변경되지 않으므로, 리드프레임을 사용하는 기존의 반도체 패키지에 형태를 그대로 활용할 수 있는 장점이 있다.
셋째, 전자파차단부재를 다수의 미세한 구멍을 갖는 메쉬형태로 형성함으로써, 반도체 칩으로부터 발생되는 전자파의 누출 및 외부 전자파의 침입을 효과적으로 차단할 수 있다.

Claims (11)

  1. 반도체 칩과;
    상기 반도체 칩이 장착되고, 일정 패턴의 회로배선이 형성되어 상기 회로배선 일단이 상기 반도체 칩과 와이어본딩되는 회로구성부재와;
    상기 회로구성부재의 둘레 가장자리부에서 회로배선 타단과 접착 연결되는 리드와;
    상기 리드에 지지되어 상기 반도체 칩의 상부에서 상기 반도체 칩이 발생시키는 전자파를 차단하도록 외부로 노출되게 설치되는 전자파차단부재와;
    상기 반도체 칩, 회로구성부재, 그리고 전자파차단부재를 외부로부터 보호하는 몰드몸체를 포함하여 구성되는 반도체 패키지.
  2. 제1항에 있어서,
    상기 회로구성부재의 하면이 몰드몸체의 외부로 노출되는 것을 특징으로 하는 반도체 패키지.
  3. 삭제
  4. 제2항에 있어서,
    상기 회로구성부재의 하면에는 솔더볼이 구비됨과 함께 상기 솔더볼에 상기 회로구성부재의 회로배선 타단이 연결되는 것을 특징으로 하는 반도체 패키지
  5. 제1항에 있어서,
    상기 전자파차단부재는 메쉬형으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 회로구성부재와 상기 리드는 전도성 에폭시에 의해 연결되는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 회로구성부재는 회로테이프임을 특징으로 하는 반도체 패키지.
  8. 제6항에 있어서,
    상기 회로구성부재는 회로기판임을 특징으로 하는 반도체 패키지.
  9. 제 1항 또는 제 2항에 있어서,
    상기 회로구성부재의 저면에는 다른 전자파차단부재가 부착되는 것을 특징으로 하는 반도체 패키지.
  10. 반도체 칩을 회로구성부재에 장착하고 상기 반도체 칩과 상기 회로구성부재를 와이어본딩하는 단계와;
    리드프레임의 패들에 미세한 작은 구멍을 뚫어 메쉬형상의 전자파차단부재를 형성하고, 상기 전자파차단부재를 리드보다 높은 상측에 위치시키는 단계와;
    상기 리드프레임의 리드의 하면 또는, 상기 회로구성부재의 회로배선의 타단 상면에 접착제를 도포하는 단계와;
    상기 리드프레임과 상기 회로구성부재를 접착 연결함으로써 상기 반도체 칩의 상부에 전자파차단부재를 위치시키는 단계;
    상기 반도체 칩을 몰딩하여 몸체를 형성하는 단계를 포함하여 제조되는 반도체 패키지 제조방법.
  11. 제10항에 있어서,
    상기 회로구성부재의 회로배선 타단과 연결되도록 상기 회로구성부재의 하면에 솔더볼을 구비하는 단계를 더 포함하여 제조되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020000039577A 2000-07-11 2000-07-11 반도체 패키지 KR100595317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039577A KR100595317B1 (ko) 2000-07-11 2000-07-11 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039577A KR100595317B1 (ko) 2000-07-11 2000-07-11 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20020006105A KR20020006105A (ko) 2002-01-19
KR100595317B1 true KR100595317B1 (ko) 2006-07-03

Family

ID=19677360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039577A KR100595317B1 (ko) 2000-07-11 2000-07-11 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100595317B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204842B2 (en) * 2017-02-15 2019-02-12 Texas Instruments Incorporated Semiconductor package with a wire bond mesh

Also Published As

Publication number Publication date
KR20020006105A (ko) 2002-01-19

Similar Documents

Publication Publication Date Title
US7145222B2 (en) Leadless semiconductor package
US6599779B2 (en) PBGA substrate for anchoring heat sink
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5543657A (en) Single layer leadframe design with groundplane capability
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR100611880B1 (ko) 측면 높이가 낮은 볼 격자 배열 반도체 패키지 및 이를 반도체 소자에 장착하는 방법
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
US20040262734A1 (en) Stack type ball grid array package and method for manufacturing the same
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US6876087B2 (en) Chip scale package with heat dissipating part
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
KR20040075245A (ko) 적층형 반도체 패키지 및 그 제조방법
JPH1092972A (ja) 集積回路用パッケージ
JPH11312776A (ja) 集積回路パッケージ
KR100595317B1 (ko) 반도체 패키지
KR20010037246A (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR100646474B1 (ko) 반도체패키지 및 그 제조방법
US7112473B2 (en) Double side stack packaging method
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
KR200313831Y1 (ko) 바텀리드패키지
JPH0536889A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 14