KR100261572B1 - 반도체 칩 사이즈 볼 그리드 어레이 패키지 - Google Patents

반도체 칩 사이즈 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR100261572B1
KR100261572B1 KR1019980010759A KR19980010759A KR100261572B1 KR 100261572 B1 KR100261572 B1 KR 100261572B1 KR 1019980010759 A KR1019980010759 A KR 1019980010759A KR 19980010759 A KR19980010759 A KR 19980010759A KR 100261572 B1 KR100261572 B1 KR 100261572B1
Authority
KR
South Korea
Prior art keywords
chip
base tape
grid array
ball grid
semiconductor chip
Prior art date
Application number
KR1019980010759A
Other languages
English (en)
Other versions
KR19990076096A (ko
Inventor
이현규
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980010759A priority Critical patent/KR100261572B1/ko
Publication of KR19990076096A publication Critical patent/KR19990076096A/ko
Application granted granted Critical
Publication of KR100261572B1 publication Critical patent/KR100261572B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 사이즈 볼 그리드 어레이 패키지에 관한 것으로, 내설된 회로선(13)에 연결되도록 베이스 테이프(12)의 외측에 리드(14)들을 돌출형성키키고, 그 돌출된 리드(14)들을 베이스 테이프(12)의 상면에 뒤집어서 부착되는 칩(11)의 칩패드(11a)에 직접연결함으로서, 종래와 같이 금속와이어로 와이어본딩하는 경우보다 패키지를 경박단소화시키게 되고, 칩의 상면이 외부로 노출되도록 하여 열방출효율이 극대화된다.

Description

반도체 칩 사이즈 볼 그리드 어레이 패키지
본 발명은 반도체 칩 사이즈 볼 그리드 어레이 패키지(CHIP SIZE BALL GRID ARRAY PACKAGE)에 관한 것으로, 특히 패키지를 경박단소화 시킴과 동시에 열방출이 잘되도록 하는데 적합한 반도체 칩 사이즈 볼 그리드 어레이 패키지에 관한 것이다.
일반적으로 패키지의 고집적화에 따라, 칩에서 외부로의 신호연결단자인 외부단자들의 다핀화가 필수적으로 요구되었고, 이와 같은 다핀화의 필요성에 의하여 볼 그리드 어레이 패키지가 개발되었으며, 이와 같은 종래 볼 그리드 어레이 패키지가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
다수개의 회로선이 내설되어 있는 사각판체의 서브스트레이트(SUBSTRATE)(1)의 상면 중앙에 접착제(미도시)로 반도체 칩(2)이 고정부착되어 있고, 그 칩(2)의 상면에 형성된 칩패드(CHIP PAD)(2a)들과 서브스트레이트(1)에 상면에 노출된 회로선(3)이 전기적으로 연결되도록 다수개의 금속와이어(4)들이 형성되어 있으며, 상기 칩(2), 금속와이어(4)들을 보호하기 위하여 서브스트레이트(1)의 상면 일정부분에 에폭시로 몸체부(5)가 몰딩되어 있고, 상기 서브스트레이트(1)의 하면에 회로선(3)들의 하단부에 연결되도록 다수개의 솔더볼(SOLDER BALL)(6)들이 부착되어 있다.
상기와 같이 구성되어 있는 종래 볼 그리드 어레이 패키지는 서브스트레이트(1)의 상면에 접착제(미도시)로 반도체 칩(2)을 고정부착하는 다이본딩을 실시하고, 그 부착된 칩(2)의 칩패드(2a)들과 서브스트레이트(1)의 회로선(3)들을 금속와이어(4)로 각각 연결하는 와이어본딩을 실시하며, 상기 칩(2)과 금속와이어(4)들을 보호하기 위한 몸체부(5)를 서브스트레이트(1)의 상면에 몰딩하고, 서브스트레이트(1)의 하면에 솔더볼(6)들을 부착하여 패키지를 완성한다.
그러나, 상기와 같이 구성되어 있는 종래 볼 그리드 어레이 패키지는 금속와이어(4)가 루프 하이트(LOOP HEIGHT)만큼 필수적으로 일정 높이를 가져야 하므로 패키지의 경박단소화에 한계가 있는 것이었고, 칩(2)이 에폭시로된 몸체부(5)에 의하여 감싸도록 설치되어 있어서, 칩(2)의 동작시 충분한 열방출이 이루어지지 못하여 장기간 반복사용시 오동작이 발생하는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 칩 사이즈 볼 그리드 어레이 패키지를 제공함에 있다.
본 발명의 다른 목적은 패키지를 경박단소화시키도록 하는데 적합한 반도체 칩 사이즈 볼 그리드 어레이 패키지를 제공함에 있다.
본 발명의 또다른 목적은 칩의 동작시 충분한 열방출이 이루어지도록 하여 신뢰성을 향상시키도록 하는데 적합한 반도체 칩 사이즈 볼 그리드 어레이 패키지를 제공함에 있다.
도 1은 종래 볼 그리드 어레이 패키지의 구조를 보인 종단면도.
도 2는 본 발명 반도체 칩 사이즈 볼 그리드 어레이 패키지의 구조를 보인 사시도.
도 3은 본 발명 반도체 칩 사이즈 볼 그리드 어레이 패키지의 구조를 보인 평면도.
도 4는 도 3의 A-A'를 절취하여 보인 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 칩 11a : 칩패드
12 : 베이스 테이프 13 : 회로선
14 : 리드 15 : 팬스
16 : 충진제 17 : 솔더볼
상기와 같은 본 발명의 목적을 달성하기 위하여 베이스 테이프의 상면에 반도체 칩이 고정부착되어 있고, 상기 베이스 테이프에는 다수개의 회로선들이 내설되어 있으며, 그 회로선들의 일단부에 각각 연결됨과 아울러 칩의 칩패드들에 각각 연결되도록 베이스 테이프의 측면에는 리드들이 돌출형성되어 있으며, 상기 칩, 베이스 테이프의 외측에는 일정거리를 두고 팬스가 설치되어 있고, 상기 칩, 베이스 테이프의 외측면과 팬스의 사이에는 리드들을 감싸도록 충진제가 채워져 있으며, 상기 베이스 테이프의 하면에는 상기 회로선의 타단부에 연결되도록 다수개의 솔더볼들이 부착되어 있는 것을 특징으로 하는 반도체 칩 사이즈 볼 그리드 어레이 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 반도체 칩 사이즈 볼 그리드 어레이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 반도체 칩 사이즈 볼 그리드 어레이 패키지의 구조를 보인 사시도이고, 도 3은 본 발명 반도체 칩 사이즈 볼 그리드 어레이 패키지의 구조를 보인 평면도이며, 도 4는 도 3의 A-A'를 절취하여 보인 단면도로서, 도시된 바와 같이,
칩(11) 보다 크기가 작은 사각형의 베이스 테이프(12) 상면에 칩(11)이 고정 고정부착되어 있고, 그 베이스 테이프(12)의 내측에는 회로선(13)들이 설치되어 있으며, 그 회로선(13)에 연결되도록 베이스 테이프(12)의 측면에는 리드(14)들이 돌출되어 상기 칩(11)의 칩패드(11a)들에 각각 부착되어 있고, 상기 베이스 테이프(12), 칩(11)의 외측에는 일정거리를 두고 일정두께와 높이를 갖는 사각틀체상의 팬스(15)가 설치되어 있으며, 그 팬스(15)의 내측 공간부에는 리드(14)들을 보호할 수 있도록 고강도의 충진제(16)가 충진되어 있고, 상기 베이스 테이프(12)의 하면에는 상기 회로선(14)들의 일단부에 각각 연결되도록 다수개의 솔더볼(17)들이 부착되어 있다.
그리고, 상기 칩(11)은 외부공기와 열교환이 용이하도록 상면에 노출면(11b)이 형성되도록 설치되는 것이 바람직하다.
또한, 도면에는 도시되어 있지 않으나 상기 베이스 테이프(12)의 모서리부분과 상기 팬스(15)의 내측 모서리부분은 각각 베이스 테이프(12)와 동일재질의 일체로 팬스(15)의 내측에 베이스 테이프(12)가 위치되도록 소정폭의 연결테이프(미도시)들이 설치되어 있다.
상기와 같이 구성되어 있는 본 발명 반도체 칩 사이즈 볼 그리드 어레이 패키지는 회로선(13)들이 내설되어 있고, 그 회로선(13)의 일단부에 연결되도록 외측으로 리드(14)들이 설치되어 있으며, 모서리부분이 팬스(15)의 내측면 모서리에 각각 연결테이프(미도시)로 연결되어 있는 탭테이프 형식의 베이스 테이프(12)를 준비한다.
그런 다음, 상기 베이스 테이프(12)의 상면에 접착제(미도시)로 반도체 칩(11)을 고정부착하거나, 접착제가 도포된 베이스 테이프(12)의 상면에 커버(미도시)가 씌워져 있는 경우에는 사용할 때 커버를 벗겨서 접착제 도포작업을 배제할수도 있다.
상기와 같이 칩(11)을 부착한 다음에는 리드(14)들을 열압착하여 칩(11)의 칩패드(11a)들에 각각 부착하고, 상기 팬스(15)의 내측에 고강도의 충진제(16)를 주입하여 리드(14)들이 외부의 충격으로부터 보호되도록 한다.
그런 다음, 마지막으로 상기 베이스 테이프(12)의 하면에 상기 회로선(13)의 타단부에 연결되도록 솔더볼(17)들을 부착하여 패키지를 완성한다.
상기의 실시예에서는 단품 패키지의 제조방법을 설명하였으나, 베이스 테이프(12)가 각각 설치된 팬스(15)들이 여러개 연결된 스트립단위로 공정을 진행한 다음, 나중에 개개의 단품 패키지로 분리할 수도 있다.
이상에서 상세히 설명한 바와 같이, 본 발명 반도체 칩 사이즈 볼 그리드 어레이 패키지는 회로선에 연결된 리드들을 칩의 칩패드에 연결되도록 하여, 종래와 같이 금속와이어에 의한 전기적인 연결을 배제함으로써, 패키지를 경박단소화시키는 효과가 있고, 칩의 상면을 외부로 노출시켜서 칩의 동작시 노출면을 통하여 충분한 열교환이 이루어지도록 하여, 패키지의 신뢰성을 향상시키는 효과가 있다.

Claims (2)

  1. 베이스 테이프의 상면에 반도체 칩이 고정부착되어 있고, 상기 베이스 테이프에는 다수개의 회로선들이 내설되어 있으며, 그 회로선들의 일단부에 각각 연결됨과 아울러 칩의 칩패드들에 각각 연결되도록 베이스 테이프의 측면에는 리드들이 돌출형성되어 있으며, 상기 칩, 베이스 테이프의 외측에는 일정거리를 두고 팬스가 설치되어 있고, 상기 칩, 테이프의 외측면과 팬스의 사이에는 리드들을 감싸도록 충진제가 채워져 있으며, 상기 베이스 테이프의 하면에는 상기 회로선의 타단부에 연결되도록 다수개의 솔더볼들이 부착되어 있는 것을 특징으로 하는 반도체 칩 사이즈 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 칩의 상면은 외부로 노출되는 노출면이 형성되도록 설치되는 것을 특징으로 하는 반도체 칩 사이즈 볼 그리드 어레이 패키지.
KR1019980010759A 1998-03-27 1998-03-27 반도체 칩 사이즈 볼 그리드 어레이 패키지 KR100261572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980010759A KR100261572B1 (ko) 1998-03-27 1998-03-27 반도체 칩 사이즈 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980010759A KR100261572B1 (ko) 1998-03-27 1998-03-27 반도체 칩 사이즈 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR19990076096A KR19990076096A (ko) 1999-10-15
KR100261572B1 true KR100261572B1 (ko) 2000-07-15

Family

ID=19535487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010759A KR100261572B1 (ko) 1998-03-27 1998-03-27 반도체 칩 사이즈 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100261572B1 (ko)

Also Published As

Publication number Publication date
KR19990076096A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
US6657296B2 (en) Semicondctor package
US5293301A (en) Semiconductor device and lead frame used therein
US5679975A (en) Conductive encapsulating shield for an integrated circuit
US6743658B2 (en) Methods of packaging an integrated circuit
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
KR19990037421A (ko) 몰드 bga 형 반도체 장치 및 그 제조 방법
US6137170A (en) Mount for semiconductor device
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
JPS6318860B2 (ko)
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR100595317B1 (ko) 반도체 패키지
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR0161620B1 (ko) 센터패드형 반도체 칩을 갖는 세라믹 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR100384080B1 (ko) 반도체 패키지
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JP3358697B2 (ja) 半導体パッケージ
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR20000006787U (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee