KR920007120B1 - 표면장착용 배선기판의 제조방법 - Google Patents

표면장착용 배선기판의 제조방법 Download PDF

Info

Publication number
KR920007120B1
KR920007120B1 KR1019900007209A KR900007209A KR920007120B1 KR 920007120 B1 KR920007120 B1 KR 920007120B1 KR 1019900007209 A KR1019900007209 A KR 1019900007209A KR 900007209 A KR900007209 A KR 900007209A KR 920007120 B1 KR920007120 B1 KR 920007120B1
Authority
KR
South Korea
Prior art keywords
wiring board
plating
pad
manufacturing
mounting
Prior art date
Application number
KR1019900007209A
Other languages
English (en)
Other versions
KR900019545A (ko
Inventor
하루미 다시로
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900019545A publication Critical patent/KR900019545A/ko
Application granted granted Critical
Publication of KR920007120B1 publication Critical patent/KR920007120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.

Description

표면장착용 배선기판의 제조방법
제1도 본 발명에 따른 배선기판의 제조방법에서 다이패드와 본딩패드에 전해 Au도금을 수행한 다음 다이패드-본딩패드 사이를 전기적으로 적절한 상태를 모식적으로 나타낸 평면도.
제2도는 본 발명에 따른 표면장착용 배선기판을 이용해서 구성한 하이브리드회로예를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 다이패드 2 : 본딩패드
3 : 도금용 도통단자(도금선) 4 : 배선기판절제부
5 : 배선기판
[산업상의 이용분야]
본 발명은 표면장착용 배선기판의 제조방법에 관한 것으로, 특히 다이패드라던지 본딩패드의 Au도금 피복공정을 개량한 표면장착용 배선기판의 제조방법에 관한 것이다.
[종래의 기술과 그 문제점]
예컨대 다층형배선기판등의 배선기판의 일측면 또는 양면에 SOP-LSI, QFP-LSI, 칩콘덴서, 칩저항, 베어칩(bare-chip)등의 전자부품이 탑재·장착되어 이루어지는 하이브리드회로(장치)가 각종 전자기기류에 폭넓게 실용되고 있다.
여기서, 앙기 하이브리드회로(장치)의 구성에서는 배선기판의 소정영역에 피착형성된 다이패드부에 각종 전자부품이 탑재·장착됨과 더불어, 한편으로는 본딩패드부에 와이어본딩되고 있다. 즉, Cu라던지 Al등에 의해 형성된 디이패드와 본딩패드를 Au도금층에 의해 더 피복해서 안정화 되도록 한 다이패드부에는 예컨대 크림땝납을 매개해서 전자부품이 탑재배치되어 재납땜에 의해 장착되고, 또 본딩패드부는 본딩와이어에 의해 IC칩과 접속되어 소용되는 각종 전자부품이 탑재·장착된 하이브리드회로가 구성되고 있다.
그런데, 상기한 표면장착용 배선기판은 일반적으로 다음과 같이 해서 제조되고 있는 바, 즉 배선기판의 일측면 또는 양면의 소정영역에 먼저 다른 회로패턴과 더불어 다이패드라던지 본딩패드를 선택적인 엣칭처리에 의해 형성하게 되고, 이 경우 다이패드라던지 본딩패드는 각각 전해 Au도금을 수행하기 위한 도통단자(도금선)를 각각 배선기판의 외주부까지 인출형성해 놓고서, 이 도통단자를 도금단자로 해서 필요한 AU전해 도금을 수행하여 표면장착용 배선기판을 언게 된다.
그러나, 상기한 표면장착용 배선기판의 제조방법에는 다음과 같은 결점이 있다. 즉 다이패드라던지 본딩패드에 각각 전해 Au도금을 수행하기 위해 각각 배선기판의 외주부까지 도통단자를 인출하는 구성이 채용되기 때문에 신호선의 배선밀도에 제약이 초래되고, 특히 탑재·장착되는 전자부품수가 많은 경우라던지 전자부품의 단자리드수가 많은 경우에는 상기 패드수도 많아지게 되기 때문에 전해 Au도금용 도통단자가 점유하는 영역도 필연적으로 증대되므로 실질적으로 장착밀도의 저하가 초래되게 된다.
[발명의 목적]
본 발명은 상기한 시정을 감안해서 이루어긴 것으로, 다이패드라던지 본딩패드의 Au 도금피복공정을 개량한 표면장착용 배선기판의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
본 발명에 따른 표면장착용 배선기판의 제조방법은 배선기판의 소정영역면에 Cu 또는 Al로 이루어진 다이패드와 본딩패드의 최소한 어느 하나를 상호 전기적으로 접속시켜 복수개 형성하는 공정과, 이 형성된 각 패드면위에 전해도금에 의해 Au 도금층을 피복형성하는 공정, 이 Au도금층이 피복형성된 배선기판의 필요한 영역을 선택적으로 절제해서 각 패드를 전기적으로 접속해주는 도체를 분리시켜 각 패드를 상호 전기적으로 격절(隔絶)시키는 공정을 구비해서 구성된 것을 특징으로 한다.
즉, 본 발명은 배선기판의 소정영역면에 형성된 복수개의 다이패드라던지 본딩패드등을 미리 미세한 배선패턴에 의해 상호 전기적으로 접속시켜 놓고, 1개의 도금용 도통단자에 의해 각 패드면상에 전해 Au도금층을 피복형성한 다음 상기 미세한 배선패턴을 절단해서 다이패드라던지 본딩패드를 상호 전기적으로 격절, 독립화되도록 하는 것을 골자로 하는 것이다.
[작용]
상기한 바와 같이 본 발명에 따르면, 배선기판의 소정영역면상의 필요한 다이패드라던지 본딩패드에 대한 전해 Au도금이 1개의 도금용도통단자에 의해 수행되게 되고, 이에 따라 배선패턴(신호선)의 설계상 제약도 대폭적으로 제거되면서, 전자부품의 탑재·장칙영역면이 충분하게 확보되어 상기 필요한 전해 Au도금을 용이하게 확실히 수행할 수 있게 된다. 그리고, 상기 전해 Au도금후에는 각 다이패드라던지 본딩패드를 전기적으로 접속해 주는 미세패턴을 절단해서 다이패드라던지 본딩패드가 상호 전기적으로 격절되도록 하기 때문에 필요한 전자부품을 탑재·장착해서 하이브리드회로(장치1를 구성하는 경우 하등 지장이 없게 된다.
[실시예]
이하, 도면을 참고해서 본 발명의 실시예를 설명한다.
먼저, 양면에 얇은 구리층(銅箔層)이 대립된 내층회로패턴층을 갖춘 다층형 배선기판을 준비하여 상기 양면동박층의 필요한 영역면 즉 SOP-LSI, QFP-LSI, 칩콘덴서, 칩저항, 베이칩등의 전자부품이 탑재·장칙될 영역(다이패드부)과, 이들 전자부품에 대한 본딩패드부, 이러한 다이패드와 본딩패드를 전기적으로 접속하는 미세패턴영역과 회로패턴(신호선)영역을 예컨대 포토레지스트를 이용해서 선택적인 노광·현상처리하여 레지스트마스킹를 수행하게 되고, 이와 같이 해서 필요한 마스킹을 수행한 다음 선택적인 엣칭처리를 실시해서 상기 다이패드부등을 형성한 다음 마스킹을 제거하여 상기 다이패드부와 본딩패드부, 다이패드와 본딩패드등을 전기적으로 접속하는 미세패턴영역 및 회로패턴(신호선)영역을 갖춘 배선기판을 얻게 된다. 이후 미세패턴영역에 의해 상호 전기적으로 접속된 다이패드와 본딩패드에 전해도금용 도통단자를 접속시키는 한편, 전해 Au도금액에 침적시켜 상기 다이패드와 본딩패드표면을 0.5㎛ 두께정도의 Au도금층으로 피복하게 되고, 이러한 전해 Au도금 종료후 다이패드와 본딩패드를 상호 전기적으로 접속해주는 미세패턴영역이 분리되도록 상기 배선기판면을 선택적으르 절제함으로써 필요로 하는 표면장착용 배선기판을 얻게 된다.
제1도는 이 단계의 상태예를 모식적으로 나타낸 평면도로서, 도면의 참조부호 1은 IC다이패드, 2는 본딩패드, 3은 IC다이패드(1)와 본딩패드(2)를 접속해 주는 미세패턴(도금용 선), 4는 이 미세패턴(도금용선 : 3)을 절단해서 상기 IC다이패드(1)와 본딩패드(2)를 전기적으로 결절시키기 위해 배선기판(5)면을 1㎜폭 정도로 도랑을 파낸 영역이다.
다음에, 상기한 바와 같이 해서 제조된 표면장착용 배선기판에 대한 전자부풍의 탑재·장착예를 설명한다.
먼저, 배선기판면의 각 다이패드부에 예컨대 크림땜납을 인쇄피착시키고서 필요한 전자부푸 예컨대SOP-LSI, QFP-LSI 칩콘덴서, 칩저항을 탑재해서 리플로우(reflow)납땜을 각각 수행한 다음 베어칩을 소정의 다이패드부에 장착함에 이어 필요한 와이어본딩을 수행하게 되고, 이와 같이 하여 필요한 탑재·장착된 회로에 대해 기능테스트를 수행하여 이 테스트에 합격하면 프리고팅용 수지로 본딩하고서 외장용 수지층을 피복형성한 다음 가열처리해서 피복수지를 경화시키고, 이어 재차 기능 테스트를 수행하여 소망하는 하이브리드회로를 얻게 된다.
제2도는 상기와 같이 해서 장착·구성된 하이브리드회로(장치)를 단면적으로 나타낸 도면으로, 도면의 참조부호 5는 다층배선기판, 6은 SOP-LSI라던지 QFP-LSI, 7은 칩콘덴서라던지 칩저항, 8은 베어칩, 9a는 프리코팅수지층, 9b는 외장용 수지층, 10은 리드핀이다.
또, 상기한 표면장착용 배선기판의 제조예에저는 양면장착 다층배선기판의 경우를 나타내었지만, 일측면 장착다층형 배선기판이라던지 양면 내지 일측면형 비다층배선기판의 경우이어도 좋다. 또 전해 Au도금에 의해 피복형성되는 패드는 다이패드와 본딩패드 양자를 항상 대상으로 할 필요는 없어 어느 한쪽 패드만이라도 좋다. 더욱이 전지부품의 탑재·창착에 있어서 예컨대 베어칩만을 한쪽의 주면에 장착하는 방식을 채용하면 크링땜납등을 이용한 리플로우납땜을 보다 용이하게 할 수 있다. 또한 외장용수지로서 예컨대 폐눌수지를 이용하는 경우에는 이 외장용수지를 용해해서 제거하는데 산용액이 필요하게 되기 때문에 본딩와이어등도 더불어 용해되므로 안정성도 바람직하게 된다.
[발명의 효과]
상기한 바와 같이 본 발명에 따른 표면장착용 배선기판의 제조방법에 의하면 전자부품을 신호선(베선패턴)에 접속하기 위한 본딩패드를 피복하는 전해 Au도금에 대해 도금용 도통단자를 공용하게 되므로 전해 Au도금용 단자(도금선)의 수가 대폭적으로 저감되기 때문에 이 도금용 도통단자(도금선)에 의한 배선기판의 점유면적도 저감되는 한편 그 만큼 실장면적을 크게 취할 수 있게 되므로 장착밀도의 향상에 기여하게 된다. 그리고, 상기 전해 Au도금에 대해 공용되는 도금용 도통단자(도금선)는 도금종료후 절단되어 구성하려는 하이브리드회로에서는 하등 문제가 없게 된다.

Claims (1)

  1. 배선기판(5)의 소정영역면에 Cu 또는 Al로 이루어진 다이패드(1)와 본딩패드(2)의 최소한 어느 하나를 상호 전기적으로 접속해서 복수개 형성하는 공정과, 이 형성된 각 패드면상에 전해도금에 의해 Au 도금층을 피복형성하는 공정 및, 이 Au도금층이 피복형성된 배선기판(5)의 필요한 영역을 선택적으로 절제하고 각 패드를 전기적으로 접속해 주는 도체를 절단해서 각 패드를 상호 전기적으로 격절시키는 공정을 구비해서 구성된 것을 특징으로 하는 표면장착용 배선기판의 제조방법.
KR1019900007209A 1989-05-22 1990-05-19 표면장착용 배선기판의 제조방법 KR920007120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP89-128038 1989-05-22
JP1-128038 1989-05-22
JP1128038A JPH02306690A (ja) 1989-05-22 1989-05-22 表面実装用配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR900019545A KR900019545A (ko) 1990-12-24
KR920007120B1 true KR920007120B1 (ko) 1992-08-24

Family

ID=14974977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007209A KR920007120B1 (ko) 1989-05-22 1990-05-19 표면장착용 배선기판의 제조방법

Country Status (5)

Country Link
US (1) US5042147A (ko)
EP (1) EP0399768B1 (ko)
JP (1) JPH02306690A (ko)
KR (1) KR920007120B1 (ko)
DE (1) DE69015879T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9202077L (sv) * 1992-07-06 1994-01-07 Ellemtel Utvecklings Ab Komponentmodul
KR100209457B1 (ko) 1992-07-24 1999-07-15 토마스 디스테파노 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
KR100407055B1 (ko) 1995-09-18 2004-03-31 테세라, 인코포레이티드 유전체층을갖는마이크로전자리드구조
US5724717A (en) * 1996-08-09 1998-03-10 The Whitaker Corporation Method of making an electrical article
JPH11135898A (ja) * 1997-10-31 1999-05-21 Asahi Optical Co Ltd プリント配線基板
JP3468179B2 (ja) * 1999-11-25 2003-11-17 株式会社村田製作所 表面実装部品
KR100389314B1 (ko) * 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
JP4484444B2 (ja) * 2003-04-11 2010-06-16 三洋電機株式会社 回路装置の製造方法
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US10754439B2 (en) * 2018-06-29 2020-08-25 Intel Corporation Selectively displaced keys for input and output

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483570A (ko) * 1965-06-23 1967-09-06
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
NL7101602A (ko) * 1971-02-05 1972-08-08
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US3996603A (en) * 1974-10-18 1976-12-07 Motorola, Inc. RF power semiconductor package and method of manufacture
JPS5559795A (en) * 1978-10-30 1980-05-06 Nippon Electric Co Printed circuit board and method of manufacturing same
JPS5822767B2 (ja) * 1978-12-29 1983-05-11 富士ゼロックス株式会社 和文タイプライタ
DE3430290A1 (de) * 1984-08-17 1986-02-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur selektiven metallisierung
DE3704547A1 (de) * 1987-02-13 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
JPH01108798A (ja) * 1987-10-21 1989-04-26 Nec Corp プリント配線板の製造方法

Also Published As

Publication number Publication date
EP0399768A2 (en) 1990-11-28
EP0399768B1 (en) 1995-01-11
EP0399768A3 (en) 1991-07-17
US5042147A (en) 1991-08-27
JPH02306690A (ja) 1990-12-20
KR900019545A (ko) 1990-12-24
DE69015879D1 (de) 1995-02-23
DE69015879T2 (de) 1995-05-04

Similar Documents

Publication Publication Date Title
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US7094060B2 (en) Via providing multiple electrically conductive paths
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR920007120B1 (ko) 표면장착용 배선기판의 제조방법
US7163847B2 (en) Method of making circuitized substrate
US6896173B2 (en) Method of fabricating circuit substrate
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
JP2000091722A (ja) プリント配線板及びその製造方法
JPH07183627A (ja) 部品実装プリント基板
US6395994B1 (en) Etched tri-metal with integrated wire traces for wire bonding
JPH06112395A (ja) 混成集積回路装置
JP4535588B2 (ja) 回路基板および電子デバイス
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JPH06296076A (ja) Ｓｍｄモジュールの側面電極形成方法
US6608257B1 (en) Direct plane attachment for capacitors
JPS63283051A (ja) 混成集積回路装置用基板
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
JP2002076598A (ja) 部品搭載基板の製造方法
JP2002026174A (ja) 回路基板の製造方法
JPS62222644A (ja) テ−プキヤリヤ
KR20000065371A (ko) 베어 칩 실장 인쇄회로기판
GB2213319A (en) A method of forming electrical conductors on an insulating substrate
JPH09283888A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee