KR100407055B1 - 유전체층을갖는마이크로전자리드구조 - Google Patents

유전체층을갖는마이크로전자리드구조 Download PDF

Info

Publication number
KR100407055B1
KR100407055B1 KR10-1998-0701999A KR19980701999A KR100407055B1 KR 100407055 B1 KR100407055 B1 KR 100407055B1 KR 19980701999 A KR19980701999 A KR 19980701999A KR 100407055 B1 KR100407055 B1 KR 100407055B1
Authority
KR
South Korea
Prior art keywords
support structure
lead
dielectric
microelectronic
strip
Prior art date
Application number
KR10-1998-0701999A
Other languages
English (en)
Other versions
KR19990045755A (ko
Inventor
젤스타드 죠셉
더블유 스미스 존
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR19990045755A publication Critical patent/KR19990045755A/ko
Application granted granted Critical
Publication of KR100407055B1 publication Critical patent/KR100407055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

마이크로 전자 접속 부품(62)은 금속 도체가 있는 폴리머띠(46, 50)에 의해 형성되는 유연성 리드(36)를 갖는다. 금속 도체(46, 50)는 매우 얇은, 바람직하게는 5 ㎛ 이하의 두께를 가지며, 피로 강도가 우수하다. 각 유전체띠 (46, 50)는 2개의 도체를 가질 수도 있는데, 하나는 칩(62)의 접촉부에 연결되는 주도체, 즉 신호 도체의 역할을 하고, 다른 하나는 기준 전위, 즉 접지 도체의 역할을 한다. 리드의 기준 전위 도체에 의해 누화의 방지가 개선된다.

Description

유전체층을 갖는 마이크로 전자 리드 구조체{MICROELECTRONIC LEAD STRUCTURES WITH DIELECTRIC LAYERS}
반도체 칩과 기타 마이크로 전자 소자들은 지지 기판, 즉 배선판의 회로와 같은 외부 회로에 접속되어야 하는 접촉부를 가지는 것이 보통이다. 지금까지 이러한 접촉부를 연결시키기 위한 여러 가지 부품과 공정들이 있어 왔다. 예를 들어, 와이어 본딩 기술을 사용한 조립 공정에서는 반도체 칩을 기판에 물리적으로 실장한 다음, 반도체 칩의 접촉부와 기판의 접속 패드를 미세 와이어로 연결한다. 한편, 탭(TAB; Tape Automated Boning) 공정에서는 폴리머로 이루어진 박막과 같은 유전체 지지 테이프에 반도체 칩보다 조금 더 큰 구멍을 형성하고, 그 유전체 지지 테이프의 한쪽 표면에 금속 리드를 배열한다. 금속 리드는 구멍 안쪽으로 뻗어 있어 각 리드의 안쪽 끝은 구멍의 테두리를 지나 안쪽으로 돌출된다. 리드의 안쪽 끝은 반도체 칩의 접촉부의 간격과 대응하는 간격을 가지고 배열되어 있다. 리드의 안쪽 끝은 반도체 칩의 접촉부에 접합(bonding)되며, 리드의 바깥쪽 끝은 기판의 접속 패드에 부착된다. 빔 리드(beam lead) 공정에서는, 반도체 칩에는 이 반도체 칩의 접촉부로부터 칩 외부로 뻗는 리드가 마련된다. 이러한 칩을 기판 위에 놓으면, 리드의 바깥쪽 끝이 기판의 접속 패드 위로 올라오고 리드는 접속 패드에 접합된다.
반도체 기술이 급속히 발전함에 따라 한정된 공간에서 보다 더 많은 수의 접촉부와 리드를 필요하게 되었고, 심지어 하나의 칩이 수백 개 또는 수천 개의 접촉부와 리드를 필요로 하는 것도 있다. 예를 들어, 현재 사용되고 있는 반도체 칩 중에는 중심간 거리가 0.5mm 이하인 접촉부가 여러 줄 배열된 것이 있다. 이러한 접촉부 사이의 거리는 반도체 기술의 지속적인 발전과 더불어 점점 더 줄어드는데, 이와 같이 접촉부의 간격이 작으면 반도체 칩의 접촉부에 연결되는 리드, 예컨대 와이어 본딩 공정의 와이어와, 탭 및 빔 리드 공정에 사용되는 리드들은 폭이 0.1 mm 이하의 초미세 구조를 가져야 한다. 이러한 미세 구조 리드는 제조하는 도중에 손상되기 쉽고 변형이 잘 된다. 그리고, 본딩 공정에서 원래 위치에서 리드가 조금만 벗어나도 최종 조립품에 불량이 일어날 수 있다.
예를 들어, 미국 특허 제5,489,749호와 제5,536,909호 및 1994년 2월 3일 공개된 국제 공개 번호 제WO94/03036호에 개시된 것처럼(위 특허들의 개시 내용은 본 명세서의 일부로서 포함됨), 반도체 칩을 실장하기 위한 부품은 하나 이상의 갭과 이러한 갭을 지나 뻗어 있는 하나 이상의 리드를 갖는 폴리머 필름과 같은 지지 구조체를 포함한다. 이 지지 구조체 위에는 단자가 있는 것이 보통이다. 각각의 리드는 갭의 한쪽에서 지지 구조체에 영구히 부착되는 제1 단부와 이 제1 단부와 떨어져 있는 제2 단부가 있는 접속단을 갖는다. 리드 접속단의 제1 단부는 보통 지지 구조체의 단자에 접속되고, 각 접속단의 제2 단부는 갭의 반대쪽에 분리 가능하도록 부착된다. 예를 들어서, 각각의 리드는 접속단의 제2 단부와 지지 구조체를 연결하는 분리 가능한 연결단(frangible section)을 포함한다. 따라서, 각각의 리드는 지지 구조체의 갭에 걸쳐 있다. 리드의 적절한 위치와 방향을 유지함으로써, 접속 부품이 반도체 칩에 위치했을 때 각각의 리드는 반도체 칩 상의 접속단과 대응되는 원하는 위치에 정확하게 또는 그 근처에 놓이게 된다. 그 다음, 지지 구조체의 갭에 들어맞는 접합 기구에 각각의 리드를 맞물리고, 접합 기구는 각각의 리드를 아래쪽으로 밀어서 리드가 반도체 칩의 해당 접촉부에 맞물리도록 한다. 이때, 각각의 리드는 접합 기구에 의해 안내되는 것이 바람직하다. 각각의 리드는 양쪽 끝에서 지지되기 때문에 리드는 본딩 공정이 진행되기 전에는 고정된 상태이다. 리드가 칩의 접촉부에 접합되면, 지지 구조체의 단자들은 반도체 칩과 전기적으로 연결된다. 따라서 납땜 접합법(solder bonding) 등에 의해 지지 구조체의 단자를 다른 기판에 접속함으로써 반도체 칩은 외부 회로와 연결된다. 접합된 리드는 반도체 칩의 접촉부와 지지 구조체의 단자 사이에 유연성있는 상호 접속을 제공하기 때문에 반도체 칩과 기판의 열팽창과 열수축을 완화시킬 수 있다. 전술한 '749 특허와 '909 특허 및 '036 국제 공개에 개시된 부품과 접합법은 필름을 사용한 소형의 경제적인 칩 실장을 가능하게 하며 많은 이점을 제공한다. 이 보다 더 개선되고 발전된 칩 실장법은 미국 특허 제5,398,863호와 미국 특허 제5,491,302호에 개시되어 있다(이 특허의 개시 내용은 본 명세서의 일부로 포함됨). 전술한 '794 특허와 '036 국제 공개에 개시된 바에 따라 리드를 접합시키는 데 사용되거나 기타 목적으로 사용되는 접합 기구는 미국 특허 제5,390,844호에 개시되어 있다(이 특허의 개시 내용은 본 명세서의 일부로 포함됨).
앞에서 열거한 특허와 국제 공개에 개시된 바에 따라 제조된 리드의 접속단은 구리, 금, 백금, 니켈, 알루미늄, 은 또는 이들의 합금으로 만드는 것이 가장 보편적이지만, 여러 금속층을 조합한 것도 사용할 수 있다. 상기 '749 특허와 '909 특허에는 지지 구조체와 일체형으로 형성된 폴리머 띠(polymer strip)를 리드에 사용하는 것을 개시하고 있다. 여기서 폴리머 띠는 하나 이상의 금속층과 마찬가지로 리드 구조의 일부를 이룬다. 이들 특허의 어떤 실시예에 있어서는, 분리 가능한 접속단은 금속층들을 부분적으로 불연속적이 되게 함으로써 형성된다. 이 실시예에서 폴리머층은 분리 가능한 접속단을 지나 뻗어 있기 때문에, 접속단의 끝이 아래로 이동하여 칩과 물리게 될 때 폴리머층이 파괴된다. 이들 특허에도 역시 이들 특허의 실시예에 따른 접합을 행하기 전에 양쪽 끝이 지지되지 않는 리드에 폴리머 띠를 사용하는 것이 개시되어 있다. 이들 특허에 개시된 또 다른 구조에 따르면, 폴리머 띠는 리드 접속단의 제1 단부, 즉 지지 구조체에 부착된 리드의 단부 근처만 강화하는 역할을 하며, 따라서 이 제1 단부에 응력(스트레스)이 집중되는 것을 방지한다. 리드의 나머지 부분은 금속층으로만 구성된다.
또 다른 리드 구조가 미국 특허 제5,518,964호에 개시되어 있다(개시 내용은본 명세서의 일부로 포함됨). 상기 '964 특허의 특정 실시예에 개시된 것처럼, 접속 부품은 길이가 긴 띠 형태의 리드가 배열된 유전체판을 포함할 수도 있다. 리드 각각의 한쪽 끝에는 유전체판에 영구히 부착된 단자가 있고, 다른 쪽 끝에는 유전체판에 분리 가능 하도록 부착된 팁(tip)이 있다. 유전체판은 사용시 반도체 칩이나 전체 웨이퍼와 같은 전자 소자에 놓이게 된다. 리드의 팁은 칩의 접촉부에 접합되는 반면, 팁은 유전체판에 부착된 상태로 있다. 접합 공정이 종료되고 나면, 유전체판과 마이크로 전자 소자는 서로 분리되고, 이에 따라 리드 팁은 유전체판에서 떨어지고 리드는 유전체판 외부로 구부러진다. 이와 같이 함으로써 리드는 수직 방향으로 배열된 유연한 구조체를 갖게 된다.
이러한 개선점에도 불구하고 좀 더 개선이 필요하다. 즉, 폴리머에 의해 강화된 리드 구조에서 리드의 제조를 용이하게 하고, 접합 공정을 쉽게 하는 개선이 요구된다.
또한, 리드 설계에 있어서도 동작 중에 발생할 수 있는 변형에 보다 더 강하고, 비교적 부스러지기 쉽고 피로가 잘 되는 금속을 사용하더라도 변형에 대한 강도가 좋은 리드 설계가 필요하다.
또한, 전기적 접속 소자의 전기적 특성이 전자 회로의 성능에 전반적인 영향을 미친다. 예컨대, 문헌 [1993년, Doane and Franzon 감수 논문 "Multichip Module Technologies and Alternatives - The Basics"의 525∼568쪽, 제11장, Paul D. Franzon 저 "Electrical Design of Digital Multichip Modules"]에 설명되어 있는 바와 같이, 접속 소자의 전기적 특성은 회로의 동작 속도에 영향을 미친다. 전자 회로의 회로 설계를 전부 취급하는 것은 본 명세서의 개시 범위를 넘는 것이지만, 전송 신호의 질이나 하나의 회로 소자에서 다른 회로 소자로 신호가 전달되는 데 걸리는 시간은 접속에 필요한 전송선의 길이나 특성 임피던스 등과 같은 요인에 의해 결정된다. 회로판 내부에 깔려 있는 도체들은 공통으로 연결되어 스트립라인(stripline)으로서 공급된다. 스트립라인 구조에 있어서, 신호를 전송하는 도체는 전원판이나 접지판과 같은 기준 전위 전위판과 병렬로 배치된다. 도체와 기준 전압판 사이에는 통상 유전체층이 존재한다.
그러나, 지금까지 회로판으로부터 칩의 접촉부까지 연장되는 리드들은 스트립라인으로 공급되지 않았다. 그래서, 와이어 본딩, 탭, 빔 리드 공정에서는 기준 전위판이 인접하지 않은 단일 도체를 리드로 사용한다. 이러한 리드는 스트립라인과는 판이하게 다른 특성 임피던스와 같은 전기적 성질을 갖는다. 또한, 앞에서 설명한 구조에 사용되는 리드는 누화(crosstalk)가 잘 발생한다. 하나의 리드를 통해 전송되는 신호는 인접 리드에 기생 신호를 유발하고, 리드와 연결된 회로의 구성 소자에도 기생 신호를 유발할 수 있다. 이러한 누화 문제는 리드 사이의 간격이 좁아짐에 따라 악화되고, 회로 소자의 동작 속도가 빨라짐에 따라 더 심각해진다. 따라서, 리드의 전기적 특성을 보다 잘 제어할 수 있고 누화가 잘 일어나지 않는 접속 부품 및 접속 방법을 제공할 필요가 있다. 특히, 접촉부의 간격이 좁은 마이크로 전자 소자에 적용될 수 있도록 소형이고 경제적인 구조를 갖는 리드가 필요하다.
관련 출원
본 출원은 1995년 9월 18일에 출원된 미국 가출원 제60/003,927호의 우선권을 주장하고 그 가출원의 개시 내용을 본 발명의 일부로 포함한다.
본 발명은 반도체 칩과 같은 마이크로 전자 소자들을 실장하고 접속하는 데에 사용되는 부품 및 방법에 관한 것이다.
도 1은 본 발명의 일실시예에 따른 접속 부품을 반도체 칩과 결합된 상태로 나타낸 개략 평면도.
도 2는 도 1에 도시한 접속 부품의 배면도.
도 3은 도 1의 부분 확대도.
도 4는 반도체 칩과 접속 부품을 접합 기구와 결합된 상태로 나타낸 도 3의 4-4선을 따라 절단한 단면도.
도 5는 도 1 - 도 4의 칩과 부품으로부터 제조된 조립품을 나타내는 부분 개략 단면도.
도 6은 도 5의 조립품이 후속되는 제조 공정을 거친 상태를 나타내는 도 5의 6-6 선을 따라 절단한 부분 개략 단면도.
도 7은 본 발명의 다른 실시예에 따른 접속 부품의 일부분을 나타내는 부분 평면도.
도 8은 도 7의 8-8 선을 따라 절단한 단면도.
도 9는 도 8의 부품을 후속되는 제조 공정을 거쳐 반도체 칩과 결합시킨 상태를 나타내는 단면도.
도 10은 도 9의 반도체 칩과 부품이 후속되는 제조 공정을 거친 상태를 나타내는 단면도.
도 11A - 도 11H는 도 7 - 도 10의 부품이 후속되는 제조단계를 거친 상태를 나타내는 부분도.
도 12A - 도 12H는 각각 도 11A - 도 11H에 도시한 부품의 단면도.
도 13A 및 도 13B는 본 발명의 또 다른 실시예에 따른 부품의 부분 평면도 및 배면도.
도 13C는 도 13A의 13C 선을 따라 절단한 단면도.
도 13D는 도 13C의 부품을 본 발명의 또 다른 실시예에 따라 나타낸 단면도.
도 14는 도 13A 및 도 13B의 부품에 의해 제조된 조립품의 부분 개략 사시도.
도 15A 및 도 15B는 각각 본 발명의 또 다른 실시예에 따른 부품의 부분 개략 배면도 및 평면도.
도 15C는 도 15B의 15C 선을 따라 절단한 단면도.
도 15D는 도 15C의 부품을 본 발명의 또 다른 실시예에 따라 나타낸 단면도.
본 발명은 이러한 요구들에 부응하는 것이다.
본 발명의 제1 특징에 따르면, 유전체 지지 구조체와 이 지지 구조체에 부착된 복수 개의 유연성 리드를 갖는 전자 접속 부품이 제공된다. 각각의 리드는 유연성 유전체, 주도체(principal conductor), 상기 유전체를 따라 주도체와 동일한 방향으로 배열된 기준 도체를 포함한다. 유연성 유전체 각각은 윗면과 밑면을 갖는 유전체띠인 것이 바람직하다. 각 리드의 주도체는 유전체띠의 윗면이나 밑면 위에 놓이고, 기준 도체는 유전체띠의 반대쪽 면에 놓인다. 지지 구조체는 유전체띠의 윗면, 밑면과 연속적인 윗면과 밑면을 갖는 편평한 판인 것이 바람직하다. 지지 구조체의 하나 이상의 면에는 단자들이 배열되며, 리드의 주도체는 이 단자에 연결된다. 유전체띠와 지지 구조체는 일체형으로 형성될 수 있으며, 서로 두께가 같을 수도 있고 다를 수도 있다. 가장 바람직하기로는, 지지 구조체와 유전체띠를 공통 유전체판의 일부로서 형성하는 것이다. 접속 부품은 지지 구조체의 표면 위에 놓이는 전도성 제1 기준 전원 요소, 즉 전위판을 포함하는 것이 바람직하다. 최소한 몇 개의 리드로 구성된 기준 도체들은 제1 기준 전위 요소에 전기적으로 연결된다.
하나의 구성예에 따르면, 제1 기준 전위 요소는 지지 구조체의 윗면 위에 놓이고 제1 기준 전위 요소에는 구멍들이 형성된다. 단자들은 기판의 윗면에서 구멍에 배치된다. 최소한 몇 개의 단자들은 제1 기준 전위 요소와 전기적으로 절연된다. 리드의 기준 도체들은 유전체띠의 윗면 위에 놓인 제1 기준 전위 요소와 연속적인 반면에, 리드의 주도체들은 유전체띠의 밑면에 배치된다. 접속 부품은 최소한 몇 개의 단자들로부터 지지 구조체의 밑면까지 연장된 전도성 비아(conductivevias)를 포함한다. 이들 리드 중의 최소한 몇 개의 주도체들은 지지 구조체의 밑면을 따라 배열된 전기 전도성 트레이스에 의해 상기 비아와 연결된다.
본 발명의 이러한 제1 특징에 따른 접속 부품에 있어서, 기준 도체, 주도체 및 유전체는 유연성 리드를 따라 배열되는 도체쌍을 형성한다. 이러한 도체쌍은 각각 트레이스와 제1 기준 전위 요소에 의해 이루어지는 다른 스트립라인 또는 도체쌍과 이어져 있다. 도체 리드쌍은 거의 누화가 일어나지 않는다. 리드 접속은 칩이나 다른 전자 소자의 접촉부에 접합시키기에 적합하다.
본 발명의 제2 특징에는, 마이크로 전자 소자를 포함하는 조립품이 있는데, 앞에서 설명한 접속 부품과 함께 지지 구조체 및 유전체띠의 밑면을 향한 전면(front surface)이 있는 상기 마이크로 전자 소자의 활성면에는 접촉부가 있다. 리드의 주도체는 마이크로 전자 소자의 접촉부와 연결되고, 리드의 기준 도체는 접촉부 근처까지 뻗어 있다.
본 발명의 제3 특징에 따르면, 지지 구조체와 하나 이상의 유연성 리드를 포함하는 접속 부품이 제공된다. 각 리드에는 지지 구조체에 부착된 제1 단부와 이 제1 단부와는 거리가 떨어져 있는 제2 단부를 갖는 접속단이 포함되어 있다. 상기 각 리드는 제1 단부와 제2 단부 사이에 배열된 유연성 유전체띠를 포함하는데, 이 유전체띠는 서로 마주보는 윗면과 밑면을 갖는다. 상기 각 리드에는 제1 도체, 즉 유전체띠의 일면에 놓이는 전도층도 역시 포함된다. 제1 도체는 두께가 10 ㎛ 미만, 보다 바람직하기로는 약 5 ㎛ 미만, 가장 바람직하기로는 약 2 ㎛와 약 5 ㎛ 사이이다. 본 발명의 이러한 특징에 따른 접속 부품은 유연성 유전체띠의 다른 면에 놓이는 제2 도체를 더 포함한다. 이 제2 도체의 두께는 제1 도체의 두께와 같다. 제1 도체와 제2 도체는 금속인 것이 바람직하다. 유전체띠는 두께가 약 10 ㎛와 약 50 ㎛ 사이인 유연성 폴리머 띠인 것이 바람직하다. 본 발명의 이 특징에 따르면, 유연성 유전체띠는 리드 접속단의 구조적 강도를 결정하는 중요한 부분인데, 구조적 강도가 유전체띠에 의해 대부분 결정되도록 하는 것이 바람직하다. 따라서, 전도층들은 전기적인 도통 역할을 주로 한다. 본 발명의 이 특징에는, 두께가 10 ㎛, 바람직하기로는 약 5 ㎛ 이하인 매우 얇은 층들은 일반적으로 부서지기 쉽거나 굽힘 피로 강도(flex fatigue resistance)가 부족한 것으로 간주되는 금속과 같은 재료로 전도층을 형성하는 경우에도 우수한 굽힘 피로 강도를 제공할 수 있는 실현성이 포함된다. 따라서, 금속 전도층은 구리나 구리 합금과 같은 값싼 금속으로 형성할 수 있다. 금속 전도층은 금과 같은 다른 금속으로 된 복수 개의 소형층 또는 피막을 포함하거나 또는 전체를 금과 같은 금속으로 형성할 수도 있다. 금과 같이 비교적 비싼 금속을 사용하는 경우에도, 그러한 얇은 층을 형성하는 데 요하는 금의 양은 최소로 된다. 더우기, 전도층의 두께가 얇기 때문에 전도층을 도금하거나 식각하는 데 걸리는 공정 시간이 현저하게 줄어든다.
가장 바람직한 것은 리드의 접속단의 제2 단부가 지지 구조체와 분리 가능하게 부착되게 하는 것이다. 예를 들어, 각 리드의 제2 단부는 분리 가능한 연결단에 의해 지지 구조체에 부착된다. 본 발명의 제3면에 따른 리드는 상기 '749 특허와 '909 특허를 참조로 설명한 것과 유사한 장점을 제공한다. 본 발명의 상기 제3 특징에 따른 특히 양호한 접속 부품은 제1 단부로부터 제2 단부까지 연장되어 있으나상기 분리 가능한 연결단을 지나 연장되지는 않는 유연성 폴리머층을 구비한다. 그리하여, 분리 가능한 연결단에는 폴리머층이 없고, 하나 이상의 금속층만 포함된다. 특히, 앞에서 설명한 매우 얇은 금속층을 사용하는 경우에, 금속층은 쉽게 부러질 수 있으므로 분리 가능한 접속단의 분리가 확실하게 이루어진다.
본 발명의 제4 특징에 따르면, 앞에서 설명한 폴리머층을 갖는 리드를 상기 '964 특허에 개시된 구조체에 포함시킬 수 있고, 이 '964 특허에 설명된 접합 공정과 리드 구부림 공정에 사용할 수 있다.
본 발명의 제5 특징에 따르면, 접속 부품은 접합이 용이한 리드를 포함한다. 즉, 각각의 리드는 앞의 경우와 마찬가지로 지지 구조체에 부착된 제1 단부와 이 제1 단부와 거리가 떨어져 있는 제2 단부를 갖는 접속단을 포함한다. 여기서도, 각각의 접속단은 서로 마주보는 윗면과 밑면이 있는 폴리머 띠와 폴리머 띠의 일면에 놓이는 제1 금속층을 포함한다. 본 발명의 제5 특징에 따른 접속 부품은 금속 돌기를 갖는데, 금속 돌기는 리드의 금속층으로부터 밑으로 연장되어 있고, 접속단의 제2 단부 근처의 접합 영역에서 나머지 리드 부분으로부터 아래쪽으로 돌출된다. 금속 돌기는 리드를 통해 공급되는 음파 또는 초음파 에너지를 집중시키는 것을 도와준다. 제1 금속층이 폴리머 띠의 윗면에 배치되는 경우에, 그 금속 돌기는 유전체띠를 관통하여 돌출된다. 또는, 칩이나 다른 마이크로 전자 소자의 접촉부에 본딩되는 주도체를 이루는 층을 유전체띠의 밑면에 둘 수도 있다. 이 경우 유전체띠는 접합 영역 위치에 구멍을 갖는 것이 바람직하다. 아래에서 자세하게 설명하겠지만, 이 구멍에는 접합 기구가 맞물리고, 따라서 접합 기구에서 나오는 에너지를 중간에 폴리머층을 경유하지 않고 밑면에 있는 금속층에 바로 공급하는 것이 가능하다. 또한, 상기 구멍은 접합 기구와 리드의 물림이 견고하게 되도록 하므로, 접합 공정이 진행되는 동안 접합 기구는 리드를 안내할 수 있다.
본 발명은 또한 앞에서 설명한 접속 부품을 접합시키는 방법과 제조하는 방법을 제공한다.
본 발명의 일실시예에 따른 접속 부품은 폴리머 필름 지지 구조체(10)를 포함하며, 폴리머 필름 지지 구조체(10)는 중심 영역(12), 주변 영역(14) 및 중심 영역과 주변영역을 나누는 일련의 슬롯(17)을 갖는다. 이들 슬롯(17)은 서로 연결되어 있어서 중심 영역을 둘러싸는 고리 형상의 통로를 형성한다. 지지 구조체, 즉 필름(10)은 예컨대, 듀퐁 케미칼 사(DuPont Chemical Corporation)에서 KAPTON E라는 상표명으로 판매하는 유연성 판형상 유전체 재료인 폴리이미드로 형성될 수 있으며, 필름(10)의 두께는 약 10 ㎛(micron)와 약 50 ㎛ 사이, 보다 바람직하기로는 약 10 ㎛와 약 25 ㎛ 사이이다. 필름(10)은 도 1에서 볼 수 있는 윗면(16)과 도 2에서 볼 수 있는 밑면(18)을 갖는다. 중심 영역(12)에서 윗면(16)은 얇은 금속 전도층 형태의 제1 기준 전위층(20)에 의해 거의 덮여 있다. 기준 전위층(20)은, 이하에서 설명되겠지만, 접지판으로 사용될 수 있다. 상기 기준 전위층(20)에는 많은 구멍(22)이 뚫려 있고, 복수 개의 금속 비아 라이너(24; via liner)가 구멍(22)과 지지 구조체, 즉 유전체 필름을 통과하여 중심 영역(12)의 밑면(18)까지 연장되어 있다. 비아 라이너(24)는 지지 구조체의 윗면(16)에서 노출 단자를 형성한다. 대부분의 비아 라이너(24)는 상기 층(20)과 전기적으로 절연되어 있지만, 몇 개의 비아 라이너(24a)는 도 6에서 볼 수 있는 것처럼 구멍(20)의 테두리로부터 비아 라이너(24a)를 향하여 안쪽으로 뻗어 있는 크기가 작은 유연성 금속 브리지(26)에 의해 상기 층(20)과 전기적으로 접속되어 있다. 금속 버스(28)는 지지 구조체의 윗면(16)에서 슬롯(17)의 바깥 테두리와 평행한 주변 영역(14)의 둘레를 따라 형성되어 있다. 버스(30)는 지지 구조체의 밑면(18)에서 주변 영역의 둘레를 따라 형성되어 있다.
제2 기준 전위 요소(32)는 지지 구조체의 밑면의 중심 영역(12)에 배치되어 있다. 제2 기준 전위 요소(32) 역시 얇은 금속층으로 형성될 수 있지만, 제2 기준전위 요소(32)는 중심 영역의 일부분만 덮고 있다. 복수의 금속 트레이스(trace) (34)는 중심 영역의 밑면을 따라 비아 라이너(24)의 아래쪽 끝에서부터 중심 영역의 테두리를 향해, 즉 슬롯(17)을 향해 뻗어 있다.
복수 개의 리드(36)는 슬롯(17)을 지나 뻗어 있다. 각각의 리드에는 접속단이 있는데, 이들 접속단은 지지 구조체의 중심 영역(12)에 부착되는 제1 끝단(38)과 지지 구조체의 중심 영역과 제1 끝단(38)과 떨어져 있는 제2 끝단(40)을 갖는다. 각각의 리드의 접속단은 절연체 띠(41)를 포함하는데, 절연체 띠(41)의 윗면(44)은 중심 영역에서 지지 구조체의 윗면(16)과 연속적이고, 절연체 띠(41)의 밑면(46)은 중심 영역에서 지지 구조체의 밑면(18)과 이어져 있다. 각각의 리드 역시 절연체 띠(40)의 밑면(46) 위에 놓이는 금속 띠 형태의 주도체(48)와, 절연체 띠(40)의 윗면 위에 놓이는 기준 전위 도체(50)를 포함한다. 도체(48, 50)는 얇은 금속층으로 형성된다. 도체(48, 50)는 두께가 약 10 ㎛ 미만인 것이 바람직하며, 보다 바람직하기로는 약 5 ㎛ 미만, 가장 바람직하기로는 약 2 ㎛와 약 5 ㎛ 사이이다. 각각의 주도체(48)는 트레이스(34)와 연속적이어서 최소한 하나의 비아 라이너(24)와 전기적으로 연결되고, 따라서 그 비아 라이너에 의해 정의되는 윗면상의 최소한 하나의 단자와 전기적으로 연결된다. 수 개의 트레이스(34)는 제2 기준 전위 요소(32)와 전기적으로 연결되고, 따라서 이러한 트레이스에 부착된 특정 주도체(48)들은 여러 개의 비아 라이너에 연결된다. 그래서, 제2 기준 전위 요소(32)에 연결된 트레이스, 주도체(48), 비아 라이너(24)는 모두 전기적으로 서로 연결된다. 이하에서 보다 자세하게 설명되겠지만, 이것들은 해당 반도체 칩의 전원 접촉부의역할을 한다. 여러 리드의 기준 전원 도체(50)들은 모두 제1 기준 전원 요소, 즉 접지판(20)과 이어져 있다.
각각의 리드(36)는 리드의 제2 단부(40) 근처에 있는 접속단의 접합 영역에서 주도체, 즉 금속층(48)으로부터 아래쪽으로 형성된 돌출부(52)를 갖는다. 각각의 리드는 또한 접합 영역에서 폴리머층(41) 내부로 파고 들어간 구멍(54)을 갖는데, 이 구멍(54)은 돌출부(52)와 정렬되고, 기준 전위 도체(50)의 구멍은 구멍(54)과 정렬되어 구멍(54)은 부품의 윗면에 대하여 노출된다. 각 폴리머 띠(41)의 윗면의 기준 전위 도체를 형성하는 금속층은 주변 영역(14)의 윗면에 있는 버스(28)와 연속적이다. 그러나, 폴리머층(41)과 하부 금속층(48)은 연속적이지 못하고, 접속단의 제2 단부(40)와 주변 영역(14)의 폴리머층 사이에 갭(56)을 형성한다. 이것은, 접속단의 제2 단부(40)가 윗면의 금속층의 일부 소면부(小面部)(58)를 통해서만 주변 영역(14)에 부착되도록 한다. 도 3에 잘 나타낸 것처럼, 소면부(58)의 폭 W는 금속층의 근처 다른 부분의 폭보다 더 작다. 따라서, 금속층의 소면부(58)는 접속단의 제2 단부(40)와 지지 구조체의 주변 영역(14)을 연결하는 분리 가능한 연결단(frangible connection)을 이룬다. 발포(foam) 재료, 겔(gel) 재료 또는 탄성 중합체(elastomer)로 형성된 유전체 패드(60)는 중심 영역의 밑면(18) 아래에 배치된다.
사용시, 접속 부품은 전면(front surface)(64)과 그 위에 형성된 접촉부(66)를 갖는 칩(62)과 조립된다. 접촉부(66)는 칩의 주변을 따라 여러 줄로 배열된다. 접속 부품은 각 줄의 접촉부(66)가 하나의 슬롯(17)을 따라 배열되도록 칩과 정렬된다. 리드의 접속단(36), 그리고 특히 리드의 접속 영역과 돌출부(52)는 접촉부(66)와 정렬된다. 지지 구조체의 중심 영역은 칩의 중앙에 놓이고 유전체 층(60)을 통하여 칩의 활성면(64) 위에 고정된다. 링 형상의 지지체(68)는 칩의 주변을 둘러싸며 지지 구조체의 주변 영역(14)을 지지한다. 접합 기구(70)는 조립품의 위쪽에서 아래로 진행하여 각각의 리드(36)와 맞물린다. 도 4에 도시한 바와 같이, 접합 기구는 밑부분에 돌출부(72)가 있다. 이 돌출부는 상부 금속층, 즉 기준 도체(50)와 유전체띠(41)의 두께를 합친 것보다 조금 더 길기 때문에, 돌출부(72)는 하부 금속층, 즉 주도체(48)의 윗면에 받쳐 있다. 접합 기구의 어깨부(78)는 상부 금속층, 즉 기준 도체(50)에 받쳐 있다. 접합 기구가 아래로 진행함에 따라, 접속단의 제2 단부(40)는 아래로 내려가게 되고 따라서 분리 가능한 연결단(58)의 위치에서 상부 금속층이 파괴된다.
접합 기구가 계속 진행하면, 접속단의 제2 단부(40)는 돌출부(52)가 칩의 접촉부(66)에 물릴 때까지 아래로 내려간다. 접합 기구(70)는 하강 운동을 하면서도 수평운동을 할 수 있으므로, 각각의 리드가 해당 접촉부(66)에 정확하게 정렬되도록 리드를 안내한다. 접합 기구는 적절한 기계 시지각 시스템(machine vision system; 도시 생략)에 의해 제어될 수 있다. 또한 접합 기구는 리드의 제1 단부(38) 쪽으로 향해 있는 리드에 대하여 수직방향으로도 움직이는 것이 바람직한데, 이렇게 함으로써 리드는 전체적으로 S자로 구부러진 형상을 갖는다. 이러한 리드의 정렬, 구부림 및 접합 공정들은 본 명세서의 일부로 참고로 포함시킨 각 특허에 더 상세하게 설명되어 있다. 그러나, 도 1 - 6의 리드를 사용한 공정에서 접합기구와 리드의 맞물림은 돌출부(72)를 구멍(54)에 맞물림으로써 실현된다. 이러한 맞물림은 접합 기구에 의해 리드의 제2 단부가 수평 방향과 수직 방향으로 움직이는 것을 가능하게 한다. 리드가 해당 접촉부(66)에 맞물렸을 때, 돌출부(52)는 이 접촉부에 받쳐 있다. 열 음파 또는 초음파 에너지를 돌출부(36)에 가하면, 에너지는 접합 기구(70)를 통해 접촉부(66)에 가해진다. 돌출부(76)는 하부 금속층, 즉 주도체(48)의 금속과 직접 접하기 때문에 에너지는 폴리머 유전체띠(41)를 거치지 않고 금속간 접촉을 통해 효과적으로 전달된다.
최종 조립품은 칩 활성면(64)의 중심 영역 위에 놓이는 지지 구조체의 중심 영역(12)과, 칩의 접촉부(66)에 부착된 여러 리드의 접속단(50)을 갖는다. 폴리머 띠 각각의 밑면에 있는 하부 금속층, 즉 주도체(46)는 칩의 접촉부(66)에 연결된다. 그래서, 칩의 접촉부(66)는 중심 영역(12)의 밑면에 있는 트레이스(34)와 비아 라이너(24) 중 하나에 연결되고, 결국 각각의 접촉부는 중심 영역, 즉 칩 캐리어(12)의 윗면에 형성된 단자와 연결된다. 앞에서 설명한 바와 같이, 수 개의 트레이스(34)와 주도체(46) 및 칩 접촉부(66)는 중심 영역(12)의 밑면에 형성된 제2 기준 전위 요소(32)에 공통으로 연결된다(도 6). 이와 같이 연결된 리드들은 칩에 전원을 공급하는 통로로 사용하는 것이 바람직하다. 따라서, 이 리드와 연결된 칩의 접촉부는 전원 입력 단자가 된다. 기준 전위 도체(50)와 제1 기준 전위 요소(20)는 대부분의 주도체(46)와 전기적으로 분리되어 있다. 따라서, 리드 접속단(36)은 전기적으로 분리된 한 쌍의 도체(46과 50)를 갖는 개별 스트립라인 접속단을 제공한다. 앞에서 설명한 것처럼, 수 개의 비아(24a)들은 제1 기준 전위요소(20)와 전기적으로 연결되어 있기 때문에 특정 도체(46)와 칩 접촉부(66)는 제1 기준 전위 요소와 연결된다. 제1 기준 전위 요소, 이와 연결된 칩 접촉부 및 단자들은 접지 전원과 연결되어 조립품의 기준 접지 역할을 하는 것이 바람직하다.
솔더 마스크층(76)(도 6 참조)은 중심 영역(12)의 윗면과 주변 영역(14)의 윗면에 도포된다. 솔더 마스크층은 비아 라이너, 즉 단자(24)와 정렬되는 개방부를 갖는다. 겔이나 탄성 중합체와 같은 연성 봉지재(78)는 리드 접속단(36)을 둘러싸는 공간에서 솔더 마스크층의 아래에 공급된다. 솔더 볼(80)과 같은 전기 전도성 본딩재가 단자(24) 위에 공급된다. 칩(62)의 뒷면(65)과 지지체(68)의 뒷면에는 금속 방열기(82; heat spreader)가 깔린다. 최종 조립품은 완전히 패키지된 칩이다. 최종 조립품은 표준 표면 실장 기술을 사용하여 접합 재료(80)를 매개체로 하여 회로 기판이나 기타 회로판에 실장된다.
사용시, 가열 또는 냉각에 의한 치수의 변화로 인하여 비아 라이너, 즉 단자(24)가 칩 접촉부(66)에 대하여 움직일 수 있는데, 칩의 활성면(64)과 평행한 수평방향으로 움직일 수도 있고, 칩 가까이 또는 멀리 떨어지는 수직방향으로 움직일 수도 있다. 연성 봉지층(60)과 유연성 리드(36) 및 유연성 칩 캐리어[즉, 지지 구조체의 중심 영역(12)]는 연성 및 유연성을 가지기 때문에 단자들이 칩 접촉부에 대해 자유롭게 움직일 수 있다. 두께가 매우 얇은 금속 도체(46, 50)는 큰 피로를 겪지 않고서도 구부러질 수 있다. 따라서, 금속 도체들은 반복적인 리드의 구부림에 의해 발생하는 피로 불량이 거의 없다. 봉지재는 리드에 가해지는 응력(스트레스)을 한층 더 방지하고 조립품의 피로 저항을 더 향상시킨다.
단자(24)와 칩 접촉부(66) 사이에 신호가 전송되는 등 조립품이 동작 중일 때, 리드는 이중 도체 구조체를 가지고, 인접 도체 상의 신호들 사이의 누화를 거의 방지한다. 트레이스(34)와 제1 기준 전위 요소, 즉 접지판(20) 또한 칩 캐리어, 즉 중심 영역(12)의 밑면을 따라 전송되는 신호에 대해 이중 도체, 즉 스트립라인 리드 구조를 이룬다. 리드(36)는 이중 도체, 즉 스트립라인 리드 구조로 실현되기 때문에 각각의 리드와 이에 연관된 트레이스 사이에는 연속성이 좋고, 따라서 트레이스와 리드의 연결부에서 단위 길이당 특성 임피던스가 급격하게 변하지 않고 자연스러운 임피던스 정합이 이루어진다. 이러한 점들 덕분에 최종 조립품은 고속 동작이 용이하게 이루어진다.
중심 영역(12)의 윗면에 있는 제1 기준 전위 요소(20)와 유전체띠(41)의 윗면에 있는 기준 전위 도체(50) 및 주변 영역의 윗면에 있는 버스(28)는 일체형으로 형성하는 것이 바람직하고, 중심 영역의 밑면에 있는 트레이스(34)와 유전체띠의 밑면에 있는 주도체(46) 및 주변 영역의 밑면에 있는 버스(30)를 일체형으로 형성하는 것이 바람직하다. 좀 더 바람직하기로는 연속적인 폴리머 판 위와 아래에 연속적인 금속층이 덮여 있는 폴리머 판을 사용하여 접속 부품의 제조를 시작한다. 마스크층을 선택적으로 도포하고 마스크층을 사진식각기술로 패터닝하는 공정에 의해 금속층들을 식각하여 여러 구조를 형성한다. 비아 라이너(24)를 포함하여 층(10)에 형성되는 비아들뿐만 아니라 폴리머층의 슬롯(17), 구멍(54), 갭(56)들은 폴리머층의 레이저 식각 및/또는 화학적 식각에 의해 형성된다. 상하부 금속층들, 즉 전원판 요소, 도체층, 트레이스들은 구리나 구리 합금 또는 가장 바람직하기로는 베릴륨 구리로 형성된다. 각각의 금속층에는 금, 플라티늄 등과 같은 금속층을 코팅하거나 이러한 금속으로 이루어진 층이 추가될 수 있다. 이와 같이 추가 또는 코팅된 부금속층(副金屬層)의 두께는 약 0.2∼2.0 ㎛로 된다. 부금속층은 그 아래에 있는 금속이 산화, 부식되는 것을 방지한다. 비아 라이너(24)와 돌출부(52)는 구리, 니켈, 금 또는 기타 적절한 재료에 의해 형성될 수 있다. 일반적인 도 금 공정에 의해 비아 라이너와 돌출부를 도포하는 것이 바람직하다. 돌출부(52)의 밑면에는 금이나 기타 칩 접촉부(66)와 금속 야금학적 접합(metallurgical bond)에 적합한 재료를 입히는 것이 바람직하다.
본 발명의 다른 실시예에 따른 접속 부품은 도 1∼도 6에 도시한 부품의 리드와 비슷한 리드(도 7의 '136')를 갖는다. 각각의 리드(136)는 폴리머 띠(141)를 포함하며, 폴리머 띠의 윗면에는 기준 도체, 즉 상부 금속층(150)이 놓이고 유전체띠의 밑면에는 주도체, 즉 하부 금속층(148)이 놓인다. 또한, 각각의 리드의 제1 단부(138)는 유전체판, 즉 지지 구조체(110)에 영구히 부착되는 반면, 리드의 제2 단부(140)는 분리 가능한 연결단(158)에 의해 유전체판, 즉 지지 구조체에 분리 가능하도록 연결되어 있다. 분리 가능한 연결단(158)은 리드의 제2 단부와 지지 구조체를 연결시키는 상부 금속층의 일부분이다. 그러나, 이 실시예에서 리드들은 "구역 배열(area array)" 방식, 또는 지지체의 거의 전표면에 걸쳐 연장되어 있는 격자 형태의 방식으로 배열되어 있다. 각각의 리드는 지지 구조체(117)의 개별 갭 또는 구멍을 지나 연장되어 있다. 단자나 비아(124)들 또한 지지 구조체의 거의 전표면에 걸쳐 연장된 구역 배열 방식으로 배열되어 있어서, 단자 여기저기에는 리드와구멍이 흩어져 있다. 각 리드의 주도체(148)는 지지 구조체의 밑면을 따라 뻗어 있는 짧은 트레이스(134)에 의해 인접 비아(124)의 아래쪽 끝에 연결된다. 지지 구조체의 윗면은 지지 구조체의 윗면에서 제1 기준 전위 요소(120)에 의해 거의 덮여 있고, 제1 기준 전위 요소(120)는 리드 윗면에 있는 기준 도체(150)와 일체로 형성된다. 비아(124)는 유전체 지지층(110)을 관통하고, 또한 지지 구조체 윗면에 있는 기준 전위 요소(120)의 구멍을 통과한다. 따라서, 비아(124)와 이와 관련된 지지 구조체 밑면의 주도체(148) 및 트레이스(134)는 윗면의 제1 기준 전위 요소와 전기적으로 분리된다. 그러나, 몇 개의 비아(24a)는 전술한 실시예에서와 마찬가지로 브리지(126)에 의해 제1 기준 전위 요소와 연결되어 있다.
도 7 및 도 8에 나타낸 접속 부품은 도 1∼도 6을 참조로 하여 설명한 접속 부품과 거의 동일한 방식으로 사용된다. 다만, 칩의 접촉부는 칩의 활성면에서 면 배열 방식으로 배치되어 있다. 또한 접속 부품은 접촉부가 있는 칩의 활성면 위에 놓이고, 구멍(117)과 정렬되는 연성 봉지재(도시 생략)에 의해 칩 활성면 위에 고정된다. 도 4를 참조로 하여 앞에서 설명한 접합 기구와 유사한 접합 기구는 각 리드의 윗면에 있는 구멍(154)에 맞물려서 리드를 아래쪽으로 밀고 리드의 접촉부에 돌출부(152)가 맞물리도록 한다.
이러한 접속 부품은 도 9와 도 10에 나타낸 접속 공정에도 사용될 수 있다. 도 7과 도 8에 나타낸 접속 부품은 리드가 위에 놓이는 지지 구조체를 포함하며, 마이크로 전자 소자(162)와 정렬된다. 접속 부품과 마이크로 전자 소자는 대향하는 판 형상의 한 쌍의 기구(190, 192) 사이에 배치되고 열압착되어 리드 밑면의 돌출부(152)와 칩의 접촉부(166)가 접합된다. 이러한 접합 과정 중에, 리드(136)의 팁, 즉 제2 단부(140)는 분리 가능한 연결단(158)에 의해 유전체 지지층(110) 위에 고정되어 있다. 접합이 끝나면, 솔더 마스크층(176)(도 10 참조)이 접속 부품의 윗면에 도포되고, 따라서 유전체 지지층에 형성된 구멍(117)(도 7 참조)이 채워진다. 접속 부품과 마이크로 전자 소자(162)는 상대 운동을 하는데, 접속 부품이 수직 방향 V로 운동하면 접속 부품의 지지 구조체(110)는 전자 소자(162)로부터 멀어지는 위쪽으로 이동한다. 따라서, 리드의 팁, 즉 제2 단부(140)는 리드의 단자, 즉 제1 단부(138)에 대해 아래쪽으로 이동함으로써 리드는 수직방향으로 전체적으로 S 자 형상으로 구부러진다. 흐름성이 있는 액상의 연성 재료(160)가 접속 부품의 유전체층(110)과 칩(162)의 활성면 사이에 주입되고 경화되어 칩 활성면과 유전체층 사이에는 연질층이 존재하게 된다. 이러한 접합 공정과 이동 공정 및 주입 공정은 앞에서 언급한 미국 특허 제5,518,964호와 거의 일치한다. 유전체 층과 칩의 상대 운동은 유전체층과 마이크로 전자 소자, 즉 칩 사이에 일정 압력으로 유체를 전체적으로 또는 부분적으로 주입함으로써 가능하게 할 수 있다. 일정 압력하에 주입되는 액체는 유동성이 있는 액상 봉지재(160)일 수도 있고, 아니면 가스를 사용할 수도 있는데, 가스 사용 후에는 유동성 액체를 사용한다. 상기 '518 특허에 더 구체적으로 설명되어 있는 것처럼, 유전체 층과 전자 소자의 수직 운동은 각 리드의 팁, 즉 제2 단부(140)를 리드의 단자, 즉 제1 단부(138) 쪽으로 이동시키는 수평 방향 상대 운동에 의해 달성되고, 따라서 리드를 S자 형상으로 쉽게 구부릴 수 있다. 이것과는 또 다른 방법으로서, 유전체판(110)과 마이크로 전자 소자, 즉 칩(162)의 수평 방향 상대 운동 없이도 수직 운동이 달성될 수 있다. 즉, 미국특허 제5,518,964호에 개시된 것처럼, 제조단계에서 리드를 접속 부품의 수평면 상에서 구부러지게 할 수 있다. 이렇게 하면 수직운동이 용이하다. 이와 다른 구조로서, 본 발명에 따라 폴리머 띠와 이 폴리머 띠 위에 놓이는 금속 도체를 갖는 리드를 1995년 9월 12일에 출원된 미국 가출원 제60/003,613호(본 출원인과 동일한 양수인에게 양도되고, 그 개시 내용은 본 명세서의 일부로 포함됨) 또는 상기 가출원의 우선권을 주장하여 1996년 9월 12일에 출원된 미국 출원(발명의 명칭이 "Lead Configurations"이고, 발명자가 Thomas DiStefano와 John W. Smith이며, 본 출원인과 양수인이 동일하고 개시 내용은 본 명세서의 일부로 포함됨)에 설명되어 있는 물리적인 구성을 갖도록 제조할 수 있다. 또한, 본 발명에 따른 리드는 본 출원인과 양수인이 동일하며 1996년 9월 12일에 출원된 미국 가출원(발명의 명칭이 "Curved Lead Configurations"이고 발명자가 Thomas DiStefano이며, 그 개시 내용은 본 명세서의 일부로 포함됨)에 개시된 구조로 제조될 수 있다.
접속 부품을 도 9와 도 10의 조립 방법에 사용하려면, 리드의 팁, 즉 제2 단부에 있는 돌출부(152)에는 앞에서 얘기한 '964 특허에 개시된 것과 같이 열이나 압력에 의한 활성화에 적합한 접합 재료가 공급되어야 한다. 접합 재료로는 공융(eutectic) 접합 재료를 사용할 수 있다. 예를 들어서, 리드나 칩 접촉부가 금을 함유하고 있는 경우에는 금과 저융점 혼합물을 형성할 수 있는 금속, 예컨대 주석, 게르마늄 및 그 조합물로 구성된 그룹으로부터 선택되는 금속을 접합 재료로 사용할 수 있다. 다른 접합 재료로는 전도성 금속층, 즉 주도체와 칩 접촉부 사이에 액체 상태를 형성하지 않고 접합부를 형성할 수 있는 확산(diffusion) 본딩재나 솔더(solder)를 사용하거나, 금속을 함유한 폴리머 혼합물을 사용할 수 있다. 이와는 달리, 리드를 아래로 구부리지 않고, 도 1∼도 8을 참조로 앞에서 설명한 접합 기구에 리드가 맞물리게 함으로써 리드의 팁을 해당 칩 접촉부에 접합시킬 수도 있다. 접합이 끝나면, 마이크로 전자 소자(162)로부터 유전체층(110)을 분리할 수 있으므로, 리드를 아래로 구부린 다음 도 9 및 도 10을 참조로 앞에서 설명한 방식으로 분리 가능한 연결단(158)을 절단한다.
상기 '964 특허에 상세히 설명되어 있는 것처럼, 하나의 접속 부품은 여러 칩을 포함하는 웨이퍼의 활성면에 접합될 수도 있고, 여러 개별 칩이나 다른 마이크로 전자 소자들의 집합체에 접합시킬 수도 있다. 또한, 접속 부품은 여러 개의 칩이나 마이크로 전자 소자들을 서로 연결시키기 위하여 지지 구조체(110)의 표면 또는 내부에 배열된 리드나 트레이스(도시 아니함)를 추가로 구비할 수도 있다.
도 11A∼도 11H 및 도 12A∼도 12H에 도시한 것처럼, 도 7∼도 10의 접속 부품을 만드는 공정은 앞에서 설명한 바와 같이 윗면과 밑면에, 연속적인 금속층(200, 210)을 갖추고 있는 유전체 층(110)으로부터 시작된다. 감광막(230, 240)을 금속층(200,210)에 도포한 다음 사진 기술에 의해 도 11B 및 도 12B에 나타낸 것처럼 패터닝된다. 상하부 금속층들을 도 11C와 도 12C에 도시한 것처럼 식각한 다음, 감광막을 제거하면 도 11D 및 도 12D에 도시한 것과 같은 금속 패턴층을 갖는 유전체층(110)이 형성된다. 이 과정에서 구멍(242)과 링(244)이 상부 금속층에 형성된다. 링(244)은 최종적으로 비아 라이너(124)의 윗부분을 형성하게 된다.개방부(246)도 또한 이 공정에 의해 형성되는데, 상기 개방부(246)는 상부 금속층의 리드가 형성되는 영역 양쪽에 형성(구획)된다. 개방부(246)는 분리 가능한 연결단(158)이 될 폭이 좁은 브리지 영역을 구획한다. 이러한 마스킹(masking) 공정과 식각 공정도 역시 리드를 형성시킬 영역 각각의 팁 근처의 상부 금속층에 구멍(247)을 형성하고 링(244)의 중심부에 또 다른 구멍(249)을 형성한다. 하부 금속층에서 감광막을 패터닝하고 하부 금속층을 식각함으로써 유전체층의 밑면에 개별 스트립, 즉 주도체(148)를 형성하고, 또한 이 스트립(148)이 연장된 트레이스(134)를 형성한다. 각각의 트레이스(134)는 링(244) 내부의 구멍(249) 아래까지 연장된다. 레이저와 이 레이저 방사를 막아주는 몰리브덴 등과 같은 물질로 형성된 마스크(252)를 사용하여 층(110)에 구멍(154, 155)을 형성하는데, 이들 구멍(154, 155)은 윗면에서 시작하여 상부 금속층의 구멍(247, 249)을 관통한다. 이 과정에서, 상부 금속층 역시 마스크 역할을 하며 구멍(154, 155)의 위치를 정확하게 제한한다. 구멍(249)과 정렬된 구멍들만 남겨 두고 또 다른 감광막을 도포하고 전도성 비아 라이너(124)를 구멍(249)에 형성하면, 비아 라이너 각각은 트레이스(134)와 금속 야금학적으로 결합된다. 비아 라이너는 통상적인 전기도금법이나 기타 적절한 피막 형성 방법에 의해 형성시킬 수 있다(도 11F 및 도 12F). 밑면에 다시 감광막을 입히고, 전기전도성 본딩물질을 리드(148)의 팁 영역에 도금하면 돌출부(152)가 형성된다(도 11G 및 도 12G). 감광막을 제거한 후 상부 금속층의 개방부(246)를 레이저로 더 식각하면 구멍(117)이 형성되는데, 이 구멍은 각 리드(136)의 일부 구성 요소인 가늘고 긴 유전체 띠를 형성한다.
본 발명의 또 다른 실시예에 따른 접속 부품(도 13A∼도 13C 및 도 14)에는 폴리머 띠(341)의 윗면에 하나의 도체(348)만 형성된다. 전도성 금속 돌기, 즉 범프(352; bump)는 리드 본딩 영역에서 폴리머 유전체 층(341)의 구멍을 통해 도체(348)에서부터 아래쪽으로 돌출되어 있다. 분리 가능한 영역(358)은 근처의 리드보다 폭이 더 좁지만, 금속층, 즉 도체(348)와 폴리머 층(341)의 양자를 모두 포함한다. 본 실시예에서 리드에는 윗면을 관통하는 구멍이 없다. 이러한 리드를 사용하는 경우, 리드는 미국 특허 제5,390,844호에 개시된 접합 기구에 물린다. 이 접합 기구는 열과 초음파 에너지를 금속층(348)의 윗면에 공급하고, 열과 초음파 에너지는 금속 돌기(352)를 통해 칩의 접촉부로 전달된다. 도 13A∼도 13C 및 도 14에 나타낸 리드는 유전체 지지 구조체의 중심 영역(312)과 주변 영역(314)에 연결되고, 전체적으로 도 1∼도 6을 참조로 앞에서 설명한 것과 같은 배열을 가질 수 있다. 리드는 또한 접합 기구에 의해 아래로 구부러지고, 이에 따라 리드 각각의 분리 가능부(358)가 부러진다. 도 14에 도시한 것처럼, 하나의 도체, 즉 금속층(348)은 폴리머 띠(341)의 윗면에서 트레이스(334)와 이어져 있는데, 상기 트레이스(334)는 중심 영역, 즉 칩 캐리어(312)에서 유전체층의 윗면(316)을 따라 깔려 있다. 접합이 끝난 리드는 도 14에서 보는 것처럼 돌기(352)가 칩의 접촉부(366)에 접합된 구조를 갖는다. 따라서, 리드와 이것과 이어진 트레이스(334)는 윗면 (316) 중심부에 있는 단자(324)와 연결된다. 본 실시예에 따른 접속 부품과 조립품은 기준 전위 도체가 없기 때문에 이러한 기준 도체에 의해 전기적 특성 향상은 없다. 그러나, 본 실시예에 따른 접속 부품은 두께가 얇은 하나의 금속 도체층을 갖는 폴리머 스트립 리드를 사용하기 때문에 유연성과 피로 강도가 향상된다. 도 13D에 도시한 것처럼, 리드는 폴리머층(341')이 불연속적인 부분이 있는 분리 가능부(358')를 가질 수 있고, 이 경우 분리 가능부(358')는 좁은 금속층(348')으로만 연결되어 있다.
반대 배열의 리드가 도 15A∼15C에 도시되어 있다. 이 리드는 윗면과 밑면을 갖는 폴리머층(441)과 하나의 금속층, 즉 도체(448)를 포함하는데, 이 도체(448)는 폴리머 띠(441)의 밑면에 존재한다. 분리 가능부(458)는 폴리머층과 금속층을 갖는 좁은 리드 영역으로 구성된다. 접합 재료로 이루어진 작은 돌기(452)는 하부 금속층(448)에서 아래쪽으로 형성된다. 이 리드는 또한 층(448)으로 이루어진 하나의 주도체만을 갖는다. 접속 부품에서 도체층(448)은 지지 구조체의 밑면에 있는 트레이스(도시 생략)와 이어져 있고, 각 트레이스는 지지 구조체의 밑면에 있는 단자와 연결되거나, 아니면 앞에서 설명한 것과 유사한 구조체를 갖는 비아에 의해 지지 구조체의 윗면에 있는 단자와 연결된다. 도 15B에 도시한 리드는 폴리머층(441)이 제거된 분리 가능부(458')를 가지고 리드의 접합 영역에 구멍(454)이 형성되어 있다는 점을 제외하고는 다른 리드와 유사하다. 구멍(454)은 돌기(452')와 정렬되어 있어서 도 4를 참조하여 설명한 접합 기구에 의해 물리도록 할 수 있다.
지금까지 설명한 본 발명의 특징들은 청구항에 정의된 본 발명을 벗어나는 일이 없이 변형이나 조합이 가능하다는 것을 쉽게 알 수 있을 것이다. 일례로, 앞에서 언급한 특허와 국제(PCT) 공개에는 리드의 여러 배열과 패턴들이 개시되어 있다. 이러한 리드 배열은 모두 본 발명에서 개시된 바에 따라 만들어 질 수 있다.예컨대, 도 1∼도 6에는 칩의 주변부에 있는 접촉부로부터 칩의 중심 영역에 있는 단자를 향하여 리드와 트레이스가 안쪽으로 뻗어 있는 팬-인(fan-in) 구조가 설명되어 있다. 그러나, 본 발명은 리드가 칩의 바깥으로 뻗어 있는 팬-아웃(fan-out) 구조에도 적용될 수 있고, 어떤 리드와 트레이스는 지지 구조체의 중심 영역에 있는 단자를 향해 안쪽으로 뻗어 있고 어떤 리드와 트레이스는 지지 구조체의 주변 영역에 있는 단자를 향해 바깥쪽으로 뻗어 있는 팬-인-팬-아웃 복합 구조에도 적용될 수 있다. 실제로 본 발명은 유연성 리드 구조를 갖는 모든 전자 접속 부품에 적용될 수 있다. 지금까지 설명한 구조를 제조하기 위해서는, 본 명세서에서 설명한 특정의 제조방법 이외에 여러 가지 제조방법이 사용될 수 있다. 본 발명의 범위를 벗어나지 않고서도 본 발명의 특징들은 여타 변형이나 조합이 가능하기 때문에, 본 발명의 최선의 양호한 실시예에 대한 설명은 청구항에 의해 정의되는 발명을 한정하기 위한 것이 아니라, 단지 본 발명을 예시하기 위한 것으로만 취급되어야 한다.

Claims (41)

  1. (a) 단자들이 구비된 유전체 지지 구조체와,
    (b) 상기 유전체 지지 구조체에 부착되는 복수의 유연성 리드를 포함하며,
    상기 복수의 유연성 리드는 서로 분리되어 있고 그 분리되어 있는 리드는 상기 유전체 지지 구조체로부터 돌출되어 있으며,
    상기 복수의 유연성 리드는 각각 유연성 유전체와, 상기 단자들 중 적어도 하나의 단자에 접속된 주도체와, 상기 유연성 유전체를 따라 동일한 방향으로 뻗어있는 기준 도체를 구비하는 것인 마이크로 전자 접속 부품.
  2. 제1항에 있어서, 상기 유연성 유전체는 각각 윗면과 밑면을 갖는 유전체띠이고, 상기 주도체는 해당 리드의 상기 유전체띠의 윗변과 밑면 중 일면 위에 놓이며, 상기 기준 도체는 해당 리드의 상기 유전체띠 일면의 반대면 위에 놓이는 것인 마이크로 전자 접속 부품.
  3. 제2항에 있어서, 상기 유전체 지지 구조체는 윗면과 밑면을 가지며, 상기 단자들은 상기 유전체 지지 구조체의 윗면과 밑면 중 일면에 배치되는 것인 마이크로 전자 접속 부품.
  4. 제3항에 있어서, 상기 유전체띠의 윗면 및 밑면은 각각 상기 유전체 지지 구조체의 윗면 및 밑면과 연속적인 것인 마이크로 전자 접속 부품.
  5. 제4항에 있어서, 상기 유전체띠와 상기 유전체 지지 구조체는 서로 일체형으로 형성되는 것인 마이크로 전자 접속 부품.
  6. 제5항에 있어서, 상기 유전체띠와 상기 유전체 지지 구조체는 동일한 두께를 갖는 것인 마이크로 전자 접속 부품.
  7. 제3항에 있어서, 상기 유전체 지지 구조체의 윗면과 밑면 중 일면 위에 놓이는 전도성 제1 기준 전위 요소를 더 포함하며,
    상기 복수의 유연성 리드 중 적어도 일부의 유연성 리드의 상기 기준 도체는 상기 제1 기준 전위 요소에 전기적으로 접속되는 것인 마이크로 전자 접속 부품.
  8. 제7항에 있어서, 상기 제1 기준 전위 요소는 상기 유전체 지지 구조체의 윗면에 놓이고 또한 구멍을 가지며, 상기 단자들은 상기 유전체 지지 구조체의 윗면의 상기 구멍 위치 내에 배치되고, 상기 단자들 중 적어도 일부의 단자는 상기 제1 기준 전위 요소로부터 전기적으로 격리되며, 상기 복수의 유연성 리드의 상기 기준 도체는 상기 유전체띠의 윗면에 놓이고 또한 상기 제1 기준 전위 요소와 연속적이며, 상기 복수의 유연성 리드의 상기 주도체는 상기 유전체띠의 밑면에 배치되는 것인 마이크로 전자 접속 부품.
  9. 제8항에 있어서, 상기 단자들 중 적어도 일부의 단자로부터 상기 유전체 지지 구조체의 밑면까지 뻗어 있는 전기 전도성 비아들을 더 포함하며,
    상기 복수의 유연성 리드 중 적어도 일부의 유연성 리드의 주도체는 상기 비아들에 접속되는 것인 마이크로 전자 접속 부품.
  10. 제9항에 있어서, 상기 유전체 지지 구조체의 밑면을 따라 뻗어 있고, 상기 비아들 중 적어도 일부의 비아를 상기 주도체들 중 적어도 일부의 주도체에 전기적으로 접속시키는 트레이스들을 더 포함하는 것인 마이크로 전자 접속 부품.
  11. 제10항에 있어서, 상기 주도체들 중 적어도 일부의 주도체는 상기 트레이스들과 연속적인 것인 마이크로 전자 접속 부품.
  12. 제7항에 있어서, 상기 단자들 중 적어도 하나의 단자는 상기 제1 기준 전위 요소에 전기적으로 접속되는 것인 마이크로 전자 접속 부품.
  13. 제12항에 있어서, 상기 복수의 유연성 리드 중 적어도 하나의 유연성 리드의 주도체는 상기 제1 기준 전위 요소에 전기적으로 접속되는 것인 마이크로 전자 접속 부품.
  14. 제13항에 있어서, 상기 제1 기준 전위 요소가 놓인 상기 유전체 지지 구조체면의 반대면에 놓이고 또한 상기 제1 기준 전위 요소로부터 전기적으로 격리되는 제2 기준 전위 요소를 더 포함하며,
    상기 단자들 중 적어도 하나의 단자와 상기 복수의 유연성 리드 중 적어도 하나의 유연성 리드의 주도체는 상기 제2 기준 전위 요소와 전기적으로 접속되는 것인 마이크로 전자 접속 부품.
  15. 제3항에 있어서, 상기 도체들은 두께가 약 10 ㎛ 이하인 금속으로 형성되는 것인 마이크로 전자 접속 부품.
  16. 제15항에 있어서, 상기 도체들은 두께가 약 5 ㎛ 이하인 금속으로 형성되는 것인 마이크로 전자 접속 부품.
  17. 제16항에 있어서, 상기 금속은 약 2 ㎛와 약 5 ㎛ 사이의 두께를 갖는 것인 마이크로 전자 접속 부품.
  18. 제15항에 있어서, 상기 금속은 구리와 구리 합금들로 이루어진 구성된 그룹중에서 선택되는 것인 마이크로 전자 접속 부품.
  19. (a) 서로 대향하는 윗면과 밑면을 갖는 유전체 지지 구조체와,
    (b) 상기 유전체 지지 구조체에 부착되는 복수의 유연성 리드를 포함하며,
    각 상기 리드는 서로 분리되어 있고, 상기 분리되어 있는 리드는 상기 유전체 지지 구조체로부터 돌출되어 있으며,
    상기 복수의 유연성 리드는 각각 윗면과 밑면을 갖는 유연성 유전체띠와, 상기 유전체띠의 윗면과 밑면 중 일면에 배치되는 주도체와, 상기 유전체띠 일면의 반대면에 배치되는 기준 도체를 구비하는 것인 마이크로 전자 접속 부품.
  20. 제19항에 있어서, 상기 유전체띠와 상기 유전체 지지 구조체는 공통의 유연성 유전체판의 일부분으로서 서로 일체형으로 형성되는 것인 마이크로 전자 접속 부품.
  21. 제19항에 있어서, 상기 유전체 지지 구조체의 일면에 놓인 상기 기준 도체들 중 적어도 일부의 기준 도체에 전기적으로 접속되는 제1 기준 전위 요소를 더 포함하는 마이크로 전자 접속 부품.
  22. 제19항에 있어서, 상기 유전체 지지 구조체의 일면에 배치되고, 상기 주도체들 중 적어도 일부의 주도체에 전기적으로 접속되는 단자들을 더 포함하는 마이크로 전자 접속 부품.
  23. 제2항, 제3항, 제8항, 제15항, 제19항 및 제21항 중 어느 한 항에 청구된 마이크로 전자 접속 부품을 포함하는 조립품에 있어서,
    상기 유전체 지지 구조체 및 상기 유전체띠의 밑면을 향한 활성면과 이 활성면 상에 배치되는 접촉부들을 갖는 마이크로 전자 소자를 더 포함하며,
    상기 복수의 유연성 리드의 주도체는 각각 상기 접촉부들 중 하나의 접촉부에 접속되고, 상기 복수의 유연성 리드의 기준 도체는 각가 상기 동일한 유연성 리드의 주도체에 접속된 접촉부 근처로 뻗어 있는 것인 조립품.
  24. 제23항에 있어서, 상기 마이크로 전자 소자는 반도체 칩인 것인 조립품.
  25. (a) 유전체 지지 구조체와,
    (b) 하나 이상의 유연성 리드를 포함하며,
    각 상기 유연성 리드는 상기 유전체 지지 구조체로부터 돌출되어 있으며,
    각 상기 유연성 리드는 상기 유전체 지지 구조체에 부착되는 제1 단부와 이 제1 단부와 멀리 떨어진 제2 단부를 갖는 접속단과, 서로 대향하는 윗면과 밑면을 갖는 폴리머띠와, 상기 윗면과 밑면 중 일면에 놓이고 두께가 10 ㎛ 이하인 제1 금속 전도층을 구비하는 것인 마이크로 전자 접속 부품.
  26. 제25항에 있어서, 상기 제1 금속 전도층은 금속인 것인 마이크로 전자 접속 부품.
  27. 제26항에 있어서, 상기 금속 전도층은 약 2 ㎛와 약 5 ㎛ 사이의 두께를 갖는 것인 마이크로 전자 접속 부품.
  28. 제25항에 있어서, 상기 각 유연성 리드는 상기 제1 금속 전도층이 놓인 상기 유전체 지지 구조체면의 반대면에 놓이고 두께가 10 ㎛ 이하인 제2 전도층을 더 구비하는 것인 마이크로 전자 접속 부품.
  29. 제25항에 있어서, 상기 폴리머띠는 약 10 ㎛와 약 50 ㎛ 사이의 두께를 갖는 것인 마이크로 전자 접속 부품.
  30. (a) 갭을 형성하는 지지 구조체와,
    (b) 상기 갭을 따라 뻗어 있는 하나 이상의 리드를 포함하며,
    상기 각 리드는 상기 갭의 한쪽에서 상기 지지 구조체에 부착되는 제1 단부와 제2 단부를 갖는 접속단과, 분리 가능한 연결단을 더 구비하고,
    상기 접속단의 제2 단부는 상기 분리 가능한 연결단을 통해 상기 지지 구조체에 부착되고, 상기 각 리드의 접속단은 상기 접속단의 제2 단부로 뻗어 있는 유연성 폴리머층과 이 폴리머층 위에 놓이는 하나 이상의 금속층을 구비하며, 상기 분리 가능한 연결단은 상기 폴리머층을 제외한 상기 하나 이상의 금속층을 구비하는 것인 마이크로 전자 접속 부품.
  31. 제30항에 있어서, 상기 하나 이상의 금속층은 상기 폴리머층의 양면에 배치된 2개의 금속층을 구비하며, 상기 분리 가능한 연결단은 상기 금속층 중 단지 하나의 금속층만을 구비하는 것인 마이크로 전자 접속 부품.
  32. 제31항에 있어서, 상기 분리 가능한 연결단에 구비된 상기 하나의 금속층은 두께가 약 10 ㎛ 이하인 것인 마이크로 전자 접속 부품.
  33. 제32항에 있어서, 상기 분리 가능한 연결단 부분에서의 상기 금속층의 폭은 상기 리드의 인접 부분에서의 상기 금속층의 폭보다 더 작은 것인 마이크로 전자 접속 부품.
  34. 지지 구조체와 이 지지 구조체로부터 돌출된 하나 이상의 리드를 포함하는 마이크로 전자 접속 부품에 있어서,
    상기 각 리드는 상기 지지 구조체에 부착되는 제1 단부와 이 제1 단부로부터 거리가 떨어진 제2 단부를 갖는 접속단을 구비하며,
    상기 접속단은 서로 대향하는 윗면과 밑면을 갖는 폴리머띠와, 상기 윗면과 밑면 중 일면에 놓이는 제1 금속층과, 상기 금속층으로부터 아래쪽으로 연장되어 상기 제2 단부와 인접한 리드로부터 아래쪽으로 돌출된 금속 돌기를 구비하는 것인 마이크로 전자 접속 부품.
  35. 제34항에 있어서, 상기 제1 금속층은 관련된 폴리머띠의 윗면에 배치되며,
    상기 금속 돌기는 상기 관련된 폴리머띠를 통해 연장되는 것인 마이크로 전자 접속 부품.
  36. 제35항에 있어서, 상기 제1 금속층은 관련된 폴리머띠의 밑면에 배치되는 것인 마이크로 전자 접속 부품.
  37. 제36항에 있어서, 상기 폴리머띠는, 상기 금속 돌기와 일직선으로 그 폴리머띠의 윗면에서부터 상기 폴리머띠를 통해 적어도 일부분 연장된 구멍을 갖는 것인 마이크로 전자 접속 부품.
  38. 제37항에 있어서, 상기 각 리드는 상기 폴리머띠 윗면에 놓이는 제2 금속층을 더 구비하며,
    상기 제2 금속층은 리드의 제2 단부까지 연장되고, 상기 리드의 금속 돌기 및 상기 폴리머띠의 구멍과 일직선으로 정렬된 구멍을 갖는 것인 마이크로 전자 접속 부품.
  39. 지지 구조체와 하나 이상의 리드를 포함하는 마이크로 전자 접속 부품에 있어서,
    상기 각 리드는 상기 지지 구조체에 부착되는 제1 단부와 제1 단부로부터 거리가 떨어진 제2 단부를 갖는 접속단을 구비하며, 상기 접속단은 서로 대향하는 윗면과 밑면을 갖는 폴리머띠와, 상기 폴리머띠의 밑면에 놓이는 제1 금속층과, 상기 폴리머띠의 윗면에 놓이는 제2 금속층을 구비하며, 상기 제1 및 제2 금속층은 모두 상기 제2 단부에 인접한 리드의 접합 영역까지 연장되고, 상기 제2 금속층과 상기 폴리머띠는 상기 접합 영역에서 서로 일직선으로 정렬되는 구멍을 갖는 것인 마이크로 전자 접속 부품.
  40. 지지 구조체와 하나 이상의 리드를 포함하는 마이크로 전자 접속 부품에 있어서,
    상기 각 리드는 상기 지지 구조체에 부착되는 제1 단부와 제1 단부로부터 거리가 떨어진 제2 단부를 갖는 접속단을 구비하며, 상기 접속단은 서로 대향하는 윗면과 밑면을 갖는 폴리머 띠와, 상기 폴리머띠의 밑면에 놓이는 제1 금속층을 구비하고, 상기 제1 금속층은 상기 제2 단부에 인접한 리드의 접합 영역까지 연장되고, 상기 폴리머띠는 상기 접합 영역에의 상기 폴리머띠의 윗면에서부터 상기 폴리머띠를 통해 적어도 일부분 연장된 구멍을 갖는 것인 마이크로 전자 접속 부품.
  41. 제37항 내지 제40항 중 어느 한 항에서 청구된 마이크로 전자 접속 부품을 마이크로 전자 소자의 접촉부 상에 접합하는 방법에 있어서,
    상기 리드들의 제2 단부들을 상기 마이크로 전자 접속 부품의 접촉부들에 병치시키는 단계와,
    상기 리드들의 구멍 내부로 접합 기구를 삽입하여 상기 접합 기구가 상기 제1 금속층에 맞물리도록 한 후, 상기 접합 기구를 통해 상기 제1 금속층에 에너지를 인가함으로써, 상기 리드들을 상기 접촉부들에 접합하는 단계를 포함하는 것인 접합 방법.
KR10-1998-0701999A 1995-09-18 1996-09-18 유전체층을갖는마이크로전자리드구조 KR100407055B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US392795P 1995-09-18 1995-09-18
US60/003927 1995-09-18

Publications (2)

Publication Number Publication Date
KR19990045755A KR19990045755A (ko) 1999-06-25
KR100407055B1 true KR100407055B1 (ko) 2004-03-31

Family

ID=21708266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0701999A KR100407055B1 (ko) 1995-09-18 1996-09-18 유전체층을갖는마이크로전자리드구조

Country Status (7)

Country Link
US (1) US6329607B1 (ko)
EP (1) EP0956745A1 (ko)
JP (2) JP3807508B2 (ko)
KR (1) KR100407055B1 (ko)
CN (1) CN1103179C (ko)
AU (1) AU7161596A (ko)
WO (1) WO1997011588A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6848173B2 (en) 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US6261863B1 (en) 1995-10-24 2001-07-17 Tessera, Inc. Components with releasable leads and methods of making releasable leads
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
EP1059019A4 (en) * 1998-02-09 2007-10-17 Tessera Inc COMPONENTS HAVING DETACHABLE WIRES
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
WO2000008685A1 (fr) * 1998-08-03 2000-02-17 Shinko Electric Industries Co., Ltd. Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6675469B1 (en) 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US6664621B2 (en) 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US20050155957A1 (en) * 2001-02-26 2005-07-21 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6809848B2 (en) * 2001-06-01 2004-10-26 Agere Systems Inc. MEMS device
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
DE10211875A1 (de) * 2002-03-18 2003-10-02 Mann & Hummel Filter Verfahren zum Vibrationsschweissen und Werkzeug zu dessen Durchführung
JP2004087802A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 光通信装置
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
US7172465B2 (en) * 2005-02-22 2007-02-06 Micron Technology, Inc. Edge connector including internal layer contact, printed circuit board and electronic module incorporating same
US7332799B2 (en) * 2005-12-28 2008-02-19 Tessera, Inc. Packaged chip having features for improved signal transmission on the package
US7147479B1 (en) * 2006-02-08 2006-12-12 Lotes Co., Ltd. Electrical connector
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
SG148054A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
TWI378546B (en) * 2009-09-16 2012-12-01 Powertech Technology Inc Substrate and package for micro bga
JP6001956B2 (ja) * 2012-08-10 2016-10-05 株式会社東芝 半導体装置
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect
EP3345248A1 (en) * 2015-09-01 2018-07-11 R&D Circuits Inc. Trace anywhere interconnect
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2758797A (en) 1952-05-09 1956-08-14 Western Electric Co Tool for winding wire on terminals
NL283807A (ko) 1961-09-29
US3331125A (en) 1964-05-28 1967-07-18 Rca Corp Semiconductor device fabrication
US3374537A (en) 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3517438A (en) 1966-05-12 1970-06-30 Ibm Method of packaging a circuit module and joining same to a circuit substrate
JPS4826069B1 (ko) 1968-03-04 1973-08-04
US3684818A (en) 1970-10-20 1972-08-15 Sprague Electric Co Multi-layer beam-lead wiring for semiconductor packages
NL162580B (nl) 1970-12-17 1980-01-15 Philips Nv Werkwijze voor het ultrasoonlassen van draden op het metalen oppervlak van een drager.
US4030657A (en) 1972-12-26 1977-06-21 Rca Corporation Wire lead bonding tool
CH592365A5 (ko) 1975-12-23 1977-10-31 Esec Sales Sa
US4141712A (en) 1977-07-18 1979-02-27 Diacon Inc. Manufacturing process for package for electronic devices
US4234666A (en) 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4323914A (en) 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4320572A (en) 1980-03-19 1982-03-23 Gte Products Corporation Die-stamped circuit board assembly having relief means-method of making
US4331740A (en) 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4312926A (en) 1980-04-14 1982-01-26 National Semiconductor Corporation Tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4413404A (en) 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4435741A (en) 1980-09-03 1984-03-06 Canon Kabushiki Kaisha Electrical circuit elements combination
US4616412A (en) 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
JPS5856360A (ja) 1981-09-29 1983-04-04 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム及びその製造方法
US4812421A (en) 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPS6320846A (ja) 1986-07-15 1988-01-28 Shinkawa Ltd 外部リ−ド接合装置
GB8624513D0 (en) 1986-10-13 1986-11-19 Microelectronics & Computer Single point bonding method
US5057461A (en) 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
US4891104A (en) 1987-04-24 1990-01-02 Smithkline Diagnostics, Inc. Enzymatic electrode and electrode module and method of use
US5162896A (en) 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
JPH0638417B2 (ja) 1987-10-07 1994-05-18 株式会社東芝 半導体装置
US5059559A (en) 1987-11-02 1991-10-22 Hitachi, Ltd. Method of aligning and bonding tab inner leads
JPH01183837A (ja) 1988-01-18 1989-07-21 Texas Instr Japan Ltd 半導体装置
US4859806A (en) 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US4912547A (en) 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JPH02306690A (ja) 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
US5217154A (en) 1989-06-13 1993-06-08 Small Precision Tools, Inc. Semiconductor bonding tool
US4949453A (en) 1989-06-15 1990-08-21 Cray Research, Inc. Method of making a chip carrier with terminating resistive elements
US4931134A (en) 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
JPH03120746A (ja) 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
JP2501473B2 (ja) 1989-10-05 1996-05-29 シャープ株式会社 配線基板の製造方法
EP0433997A2 (en) 1989-12-19 1991-06-26 Rogers Corporation Improved connector arrangement system and interconnect element
US5007576A (en) 1989-12-26 1991-04-16 Hughes Aircraft Company Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US4989069A (en) 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
DE4115043A1 (de) 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
JP3280394B2 (ja) 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
KR920702545A (ko) 1990-06-26 1992-09-04 아이자와 스스무 반도체 장치 및 그 제조 방법
US5127570A (en) 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
DE59005028D1 (de) 1990-06-30 1994-04-21 Heidenhain Gmbh Dr Johannes Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder.
US5189363A (en) 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JP2789384B2 (ja) 1990-10-16 1998-08-20 株式会社新川 タブテープへの半導体素子接合方法及び超音波ボンデイング装置
JP2513076B2 (ja) 1990-10-19 1996-07-03 日本電気株式会社 半導体装置の製造方法及びその装置
JPH04162543A (ja) 1990-10-25 1992-06-08 Fujitsu Ltd インナーリードボンディング用ツール
US5065504A (en) 1990-11-05 1991-11-19 Microelectronics And Computer Technology Corporation Method of forming flexible metal leads on integrated circuits
US5252784A (en) 1990-11-27 1993-10-12 Ibiden Co., Ltd. Electronic-parts mounting board and electronic-parts mounting board frame
JP2780498B2 (ja) 1991-01-31 1998-07-30 日本電気株式会社 シングルポイントボンディングツール
JPH04287939A (ja) 1991-02-21 1992-10-13 Mitsubishi Electric Corp ボンディング・ツール
US5130783A (en) 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
US5148967A (en) 1991-07-15 1992-09-22 Hughes Aircraft Company Apparatus and method for detecting missing interconnect material
US5225633A (en) 1991-10-04 1993-07-06 The United States Of America As Represented By The Secretary Of The Air Force Bridge chip interconnect system
US5193732A (en) 1991-10-04 1993-03-16 International Business Machines Corporation Apparatus and methods for making simultaneous electrical connections
JP3330387B2 (ja) 1992-01-24 2002-09-30 日本メクトロン株式会社 可撓性多層回路配線基板
US5177863A (en) * 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
WO1994003036A1 (en) 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5398863A (en) 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5390844A (en) 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5548091A (en) 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5629239A (en) 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
JP2716005B2 (ja) 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置

Also Published As

Publication number Publication date
JP3807508B2 (ja) 2006-08-09
JP2006108704A (ja) 2006-04-20
CN1103179C (zh) 2003-03-12
US6329607B1 (en) 2001-12-11
EP0956745A1 (en) 1999-11-17
AU7161596A (en) 1997-04-09
JPH11513532A (ja) 1999-11-16
CN1196869A (zh) 1998-10-21
WO1997011588A1 (en) 1997-03-27
KR19990045755A (ko) 1999-06-25
EP0956745A4 (ko) 1999-11-17

Similar Documents

Publication Publication Date Title
KR100407055B1 (ko) 유전체층을갖는마이크로전자리드구조
EP0683517B1 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US4949224A (en) Structure for mounting a semiconductor device
US4652970A (en) High density LSI package for logic circuits
US8558386B2 (en) Methods of making compliant semiconductor chip packages
US6239384B1 (en) Microelectric lead structures with plural conductors
US4692839A (en) Multiple chip interconnection system and package
EP0704895B1 (en) Process for manufacturing semiconductor device and semiconductor wafer
US4814855A (en) Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
US6107682A (en) Compliant wirebond packages having wire loop
US5060052A (en) TAB bonded semiconductor device having off-chip power and ground distribution
GB2307336A (en) Integrated circuit package
EP1198004A2 (en) Semiconductor device having power distribution lines thereon
US6791169B2 (en) Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
KR20010051538A (ko) 집적 회로 테스팅 방법
KR100198682B1 (ko) 반도체 디바이스 제조방법
JP2974840B2 (ja) 半導体素子の実装方法
JP3021508B2 (ja) 導電突起の形成方法
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置
JP3632883B2 (ja) 半導体装置
JP2000299399A (ja) 半導体装置
JP3042468B2 (ja) 半導体装置のボンディング方法
JP2929764B2 (ja) 半導体装置
JPH08330361A (ja) 集積回路装置の実装方法
JPH0362937A (ja) フィルムキャリヤ型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee