KR20010051538A - 집적 회로 테스팅 방법 - Google Patents

집적 회로 테스팅 방법 Download PDF

Info

Publication number
KR20010051538A
KR20010051538A KR1020000066196A KR20000066196A KR20010051538A KR 20010051538 A KR20010051538 A KR 20010051538A KR 1020000066196 A KR1020000066196 A KR 1020000066196A KR 20000066196 A KR20000066196 A KR 20000066196A KR 20010051538 A KR20010051538 A KR 20010051538A
Authority
KR
South Korea
Prior art keywords
integrated circuit
substrate
array
regions
contact pads
Prior art date
Application number
KR1020000066196A
Other languages
English (en)
Inventor
데가니이논
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010051538A publication Critical patent/KR20010051538A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명의 명세서는 다이(die)를 다음 상호 연결 레벨로 와이어 본딩하기 전에 IC 다이를 번-인 전기적 테스팅(burn-in electrical testing)하는 기술을 설명한다. 상기 다이에는 다이의 IC 접촉 패드에 상호 연결된 테스트 납땜 범프 어레이가 제공된다. 따라서, KGD(known Good Dies)는 다음의 상호 연결 레벨로 와이어 본딩될 수 있고, 또는 대안적으로 다음 상호 연결 레벨로 플립-칩 납땜 본딩될 수 있다.

Description

집적 회로 테스팅 방법{Testing integrated circuits}
본 발명은 반도체 집적 회로(IC) 소자에 관한 것으로서, 특히 와이어 본딩 된 IC 소자의 테스트에 관한 것이다.
IC 소자의 전기적 테스팅은 최종의 IC 생산물의 가격의 중요한 요소이다. 주목할 만한 발전 및 테스트 툴 투자는 IC 제조의 이러한 측면으로 행해진다. MCM(multi-chip module) 패키징에서, 테스트 전략은 특히 중요하다. 일반적으로 가격과 신뢰도의 관점에서 선호되는 종래의 접근법인 최종 생산물 테스팅은, 최종 산출물이 MCM 패키지에서 개개의 다이에 대한 다중의 생성물이므로, MCM 산출물에 대하여 최적의 조건이 아니다. 예를 들면, 만약 패키지 안의 각각의 다이가 95%의 산출을 갖는다면, 3개의 다이를 갖는 MCM은 오직 85.7%의 산출을 갖는다. 그러므로, 어떤 IC 소자 패키징에서, 특히 MCM 패키징에서, KGD(Known Good Dies)를 인식하기 위해 조립하기 전에 다이를 전체 테스트하는 것은 중요하다. 이것은 전형적으로 전기적 기능 테스트 및 에이징 또는 번-인 테스트 둘 다를 포함한다. 번-인 테스트는 특히 메모리 다이에서 중요하고, 기능적인 테스트만을 거친 다이에서 전형적으로 1-5%의 번-인 실패 비율이 보여진다. 그러나, 번-인 테스트는 강하고 신뢰성 있는 전기적 프로브 연결을 요구한다. 결과적으로, 소자들이 납땜 범프를 이용하여 장착된 때에는, 납땜 범프를 소자에 인가하고, 납땜 범프에 전기적으로 연결되는 특별한 테스팅 소자를 사용하는 것이 지금까지의 패턴이였다. 사용될 수 있는, 몇몇의 테스트 접근법 중 한 예는, 본 명세서에서 참조문헌으로 병합되는 계류중인 99년 3월 8일 작성된 제 09/366,388 건에서 설명되고 청구된 것이며, 실리콘 와이퍼 내로 리세스(recess)들의 패턴이 애칭된 실리콘 테스트 베드를 사용하고, 상기 리세스는 소자 회로를 시뮬레이팅(simulating)하는 테스트 회로에 상호 연결된다. 리세스의 형상은 IC 소자 상의 납땜 볼 어레이를 수용하도록 만들어진다. 테스트 베드로서의 실리콘의 사용은 높은 평면성(high planarity), IC 기판과 매칭 되는 열 특성 테스트, 열 팽창의 주목할만한 상수, 및 테스트 회로를 제조하기 위한 잘 발달된 상호 연결 기술의 이득을 제공한다. 상기 테스트 접근법 및 테스트 소자는 IC 칩 또는 납땜 범프가 탑재된 MCM과 잘 동작하고, 테스팅을 위해 엑세스 가능한 납땜 범프의 어레이를 갖지만, 와이어 본드를 이용하고 오직 엑세스 가능한 패드만을 갖는 IC 소자와 상반되는 것으로 보인다.
집적 회로 소자로의 와이어 본드 상호 연결은 비교적으로 덜 비싸고 높은 신뢰도 때문에 폭넓게 IC 패키징에서 사용된다. 그러나, 와이어 본딩 후의 번-인 테스팅 IC 소자는 최종 패키지에서 사용되고, 다이는 MCMs을 위해 사용될 수 없고, 벗겨진 본딩 패드를 이용한 와이어 본딩 전의 번-인 테스팅은 비교적 효과가 없다. 이러한 문제를 피할 수 있는, 이 시점의 기술적 수준의 하이 핀 카운트 와이어 본딩된 IC 패키지는, 본 명세서에 참조로서 포함된 계류중인 99년 1월 7일 출원된 제 09/361,100호 건에서 설명되고 청구되었다. 이러한 패키지는 IIS(intermediate interconnection substrate)을 사용하고 IC 다이는 IIS에 탑재된 범프를 갖는다. 그러나, 많은 IC 패키지는 아직도 다음 상호 연결 레벨에 직접적으로 와이어 본드된 IC 다이를 갖는다. 유효성을 갖고, 범프-본딩된 소자에 대한 번-인 테스트의 통합 일치성을 수행하는 IC 다이의 번-인 테스트를 위한 테스트 절차를 갖는 것이 요구된다.
본 발명자는 번-인 테스팅을 위해 다이를 효과적으로 탑재하고, 그후 와이어 본드를 이용하여 이들 다이를 다음 보드 레벨로 상호 연결하게 하는 와이어 본드 패드를 갖는 IC 다이용 IC 테스팅 접근법을 개발하였다. 와이어 본드 패드는 범프-본드 위치로 재위치 설정되고, 다이에는 번-인 테스트를 위해 범프-본드가 제공된다. 테스트 후에, KGD는 범프 본드 또는 와이어 본드를 이용하여 패키징 되고, 범프-본딩의 아래면 또는 와이어 본딩의 윗면에 탑재될수 있다.
도 1은 번-인 테스트를 이용하기 위한 범프 어레이 및 다음 상호 연결 레벨로 와이어 본딩을 하기 위해 이용된 와이어 본드를 도시하는 집적 회로 소자부의 계략도.
도 2 내지 도 12는 본 발명의 IC 다이를 제조하는 실행 단계를 도시한 계략도.
*도면의 주요부분에 대한 부호의 설명*
11; 반도체 IC 기판 12; IC 접촉 패드
15; 러너 19; 납땜 범프
도 1을 참조로 하여, 반도체 IC 기판(11)은 그 위에 표준 IC 접촉 패드(12)와 함께 도시된다. 기판은 표준 IC 회로 요소를 포함한다(도시되지 않음). 반도체는 일반적으로 실리콘이지만 고속 트랜지스터 또는 포토닉 소자를 위한 GaAs 또는 InP와 같은 Ⅲ-Ⅴ 반도체도 가능하다. IC 다이의 최상 금속화층은 상호 연결을 위한 접촉 패드를 포함한다. 실리콘을 베이스로 하는 기술은 일반적으로 알루미늄을 포함한다. 마지막 금속 레벨이 정의되고 접촉 패드가 형성된 후에, IC 소자의 최상의 표면은 패시베이팅 층(passivating layer)(14)과 함께 켑슐화 된다. 몇몇의 패시베이팅 재료는 실리콘 질화물(SINCAPS)로 알려지고 사용됐지만, 양호한 선택은 폴리이미드(polyimide)이다. 폴리이미드 층은 도 1에 도시되어 있듯이, 접촉 패드(12)를 노출(expose)하도록 쉽게 패터닝 된다. 광특성 중합체(photodefinable polymer)는 사용될 수 있고 포토리소그라피(photolithography)를 이용하여 패터닝된다. 알루미늄과 같은 도전성 러너(conductive runner)(15)는, 접촉 패드로부터 패시베이팅층(14)의 표면상에 다른 위치까지 경로 지정된다. 러너(15)는 폴리이미드와 같은 다른 절연체(16)로 덮여있다. 층(16)은 접촉 패드(12)에 근접한 또는 위의 러너(15)의 부(17)를 노출하기 위해 패터닝되고, 제 2 오프닝은 러너(15)를 노출하기 위해 또 다른 접촉 영역에서 만들어진다. 제 2 오프닝은 UMP(Under Bump Metallization) 및 납땜 범프와 함께 제공된다. 와이어 본드(20)는 접촉 패드(12)를 넘어 러너(15)의 일부분과 접촉되어 있음을 도시한다. 납땜 범프(19)가 전기적으로 접촉 패드(12)와 연결되어 있고, 종래의 테스트의 프로브의 어레이를 이용하는 IC의 번-인 테스트를 위해 이용된다. 와이어 본드 위치는 직접적으로 접촉 패드 위에서 보여지나, 만약 원한다면 패드로부터 상쇄 될 수 있다.
일반적으로 도 1에 도시된 소자의 제조를 위한 알맞은 처리 시퀀스는 도2에서 도 12의 연계에서 설명되어 있다. 도 2는 표면에 접촉 패드(22)를 갖는 기판(21)을 도시하고 있다. 기판은 표준 반도체 웨이퍼의 일부분이다. 본 발명의 이 실시예에 따른 공정은 납땜 범프 스테이지를 통해 웨이퍼 레벨에서 이루어진다. 테스트는 아마도 웨이퍼 레벨이나 또는 원한다면, 단일화(singulation)후에 이루어진다. 도 3은 폴리이미드층(23) 증착 및 패터닝 후의 기판(21)을 도시한다. 층(23)은 예를 들면, 스크린 프린팅에 의해 선택적으로 적용되거나 또는, 포토리소 그래피 또는 다른 추출 기술을 이용하여 패터닝한다. 접촉 패드(22)가 노출되면, 도전체층(24)은 도 4에서 도시되었듯이 스퍼터링(sputtering)과 같은 알맞은 증착 기술에 의해 기판위에 블랭켓을 증착시킨다. 층(24)는 양호하게는 알루미늄이지만, 그러나 금, 금 합금, TiPdAu 와 같은 다른 도전성 재료로부터 선택될수 있고, CrCu와 같은 UBM 재료가 이용될 때, UBM 공정의 일부분으로서 형성될수 있다. 층(24)의 두께는 일반적으로 0.3-3.0㎛의 영역 안에 있다. 층(24)은 여기서 26으로 표시된 납땜 범프와 접속 패드(22)를 상호 연결하는 도전성 러너를 제공하기 위해서 도 4에서 도식적으로 표시되듯이 제조된다. 납땜 범프 위치(26)는 기판의 표면상에 어디에나 위치될 수 있고, 그러므로 범프 위치(26)에 의해 표시된 다른 배치로 접촉 패드의 상호 연결 어레이를 재배열하는 옵션을 제공한다. 납땜 범프 위치 및 접촉 패드가 상대적으로 가깝게 근접하고 그러므로 IC 상호 연결의 길이를 소형화 할 수 있다.
도 5를 참조로, 층(23)처럼, 기판의 표면 위에 제 2 제조된 폴리이미드층(28)은 선택적으로 형성되고, 노출 구역(26)에서-납땜 범프 위치- 러너(24) 및 접촉 패드(22)의 주변 또는 제 2 구역에서 만들어진다. UBM 층(31)은 도 6에서 도시된 것 처럼, 납땜 범프 위치(26)에서 적용된다. 러너(24)의 재료는 전형적으로 알루미늄이고, 알루미늄은 납땜을 하는 물질이 아니다. 결과로, 공업상의 실행은 납땜된 알루미늄의 부분에 UBM 코팅에 적용되고, UBM으로 납땜을 다시 한다. 금속 또는 UBM에서 사용된 금속은 알루미늄에 잘 부착되어야 하고, 전형적인 납땜 표시(formulation)에 의해 가용성과, 높은 전도성이 있어야 한다. 이러한 요구를 맞추는 구조는 크롬과 구리의 합성물을 요구한다. 크롬은 무기체처럼 다양한 재료, 유기체에 잘 부착되는 것으로 알려져 있다. 예를 들면, SiO2, SINCAPS, 폴리이미드 등등처럼, 부도체 재료에 잘 접착되고, 구리나 알루미늄과 같은 재료에서도 일반적으로 IC 공정 안에서 사용된다. 그러나, 납땜 합금은 구리를 녹이고, 크롬으로부터 습기가 제거된다. 그러므로, 크롬위의 구리 박막층은 녹은 납땜으로 녹여지고, 납땜은 그러므로 크롬 층으로부터 습기 제거된다. 납땜과 UBM 사이의 인터페이스 무결성을 확인하기 위해서, 크롬 및 구리의 혼합물 또는 합금은 전형적으로 크롬과 구리층사이에서 사용된다.
전술한 층은 기존에서처럼 스퍼터링 되고, 그러므로 그것들을 증착하기 위한 몇몇의 옵션은 종래처럼 가능하다. 층은 합금 타겟으로부터 스프터링 될 수 있다. 선택적으로, 이것은 크롬과 구리 타겟을 분리하는 것을 이용하여 스프터링 될 수 있고, 둘 사이에서 변화 될 수 있다. 후자의 선택은 등급 지어진 화합과 함께 증을 생성하고 선호하는 기술이다.
상기에서 제안되었듯이, 러너가 CrCuCr, 또는 알맞은 대체물을 포함하고 있을 때, 러너(24)는 UBM 공정의 일부로서 형성된다. 와이어 본드의 위치(27)는 표준 금 또는 금 합금 와이어가 효과적으로 열 압착되는 재료와 함께 코팅된다. 양호한 선택은 시퀀스에서 보여지듯이 알루미늄이고, 선택적으로 커버 위치에 적용된다, 이 단계는 와이어 본딩 단계 전에 시퀀스내의 어느 점에서나 수행될 수 있다.
도 7을 참조로 하여, 납 땜 범프 또는 납땜 볼(33)은 그러므로 UBM에 적용된다. 납땜 범프 또는 벨은 IC 다이를 탑재한 플립-칩에서 종래에 사용되었고, 볼 설치 또는 납땜 페이스트 프린팅과 같은 알맞은 기술을 이용해서 형성된다. 이 응용에 대한 전형적인 납땜 범프의 두께는 5-30 mils정도이다. 본 명세서에서 상술된 공정에서 성공적으로 이용된 납땜 구성의 예는 다음 표에서 주어진다.
그전 단계에서 형성된 납땜 범프의 어레이를 이용하여, IC 소자는 도 8의 35에의해 표시된 종래의 프로브에 의해 기능테스트와 번-인 테스트를 할 수 있다. 테스트 후에, KGD는 예를 들면, MCM 패키지에서 결합된다. 도면에서 와이어 본딩을 이용하여 도시된 IC와 상호 연결은 도식적으로 도 9에 도시된다. 납 땜 범프(33) 및 와이어 본드(35)는 동일한 전극 노드 즉, 접촉 패드(22)로 연결됨이 도시된다.
상술됐듯이, UBM 층은 납땜 범프 및 IC 접촉 패드사이의 상호 연결 러너로서 제공된다. 이것의 비교적 간단한 방법은 IC 접촉 패드와 연결된 UBM 및 러너를 제공하기 위하여 UBM 층을 만드는 것이다. 그러므로 와이어 본딩을 위한 알루미늄 접촉 패드의 알맞은 영역에 잔류하는 동안, 신뢰할 수 있는 상호 연결은 제공된다. 이러한 접근은 도 10에 도시되어 있고, 층(36)은 알루미늄 IC 접촉 패드(37)를 덮고, 납땜 범프로의 패드에 상호 연결되지만, 층(36)은 조절된 와이어 본드(39)를 덮지 않은 패드의 충분한 영역을 남긴다.
본 발명에서 당업자들이 납땜 범프 위치와 와이어 본딩 위치의 배치를 바꾸는 것이 가능하다. 두 위치는 IC 접촉 패드(22)에 이중으로 놓을 수 있다. 대안적으로, 둘 위치가 접촉 패드 위에 놓이지 않을 수 있다. 그러므로 본 발명의 접근은 상호 연결의 전략을 위한 와이어의 가용성을 제공한다.
상술된 기술을 이용하여 다량의 KGD를 생산하고, 그 후에 플립-칩 및 와이어 본드를 이용하는 다른 것들에 의해 칩들을 탑재하는 경제적으로 접근하는 상황이 발생한다. 이러한 대안들은 도 11에서 도 12에서 도시된다. 도 11을 참조로 하여, IC 소자(41)는 상호 연결 기판(42)에 연결된 다이 및 기판(42)상의 상호 연결 패턴(44)으로의 와이어(43)와 연결된 와이어를 도시한다. 상기 기판은 에폭시 PCB(printed circuit board) 또는 세라믹 또는 실리콘 상호 연결 기판일 수 있다. 기판은 또한 다른 액티브 IC 칩일 수 있다. IC 소자는 패키지가 되거나 패치지 되지 않는다. 도 12를 참조로, 다른 KGD(51)은 52에 의해 표시된 마이크로 납땜과 다중 칩 모듈(MCM)기판(53)과 연결된 플립-칩을 도시한다. 상기 MCM 기판(53)은 다른 상호 연결 기판에 탑재된 플립-칩으로 변환된다. 후자의 기판은 리세스된 구성에서 조절 소자(51)로의 공동을 갖는 에폭시 PCB이다.
도면의 간결성을 위해, 단일 납땜 범프 및 단일 와이어 본드만이 도시 됐음이 당업자에 의해 이해된다. 전형적으로, 한 타스나 또는 백 개의 납땜 범프는 테스트를 위해 상호 연결되고 대응하는 몇몇의 와이어 본드는 영구적으로 상호 연결된다.
현재 기술의 범프된 IC 칩에 대한 접촉 패드의 피치는 50-900㎛로 배열되고, 패드 사이의 공간은 20-500㎛ 사이이다. 범프는 전형적으로 세로축으로 15-150㎛이다(z-방향). IC 소자는 전형적으로 2-20mm의 크기인, 일반적으로 사각형이거나 또는 직사각형이다.
본 발명에 따른 IC 소자를 전기적으로 테스트하는 단계는 IC 다이 상에서 납땜 범프를 선택하는 전압의 테스트 응용을 포함한다. 그러므로, 본 발명을 이용한 전형적인 제조 공정에서, IC소자는 단일 또는 패키지 공정에서 설치 도구까지 전달되고, 그러므로 각각이 테스트 어레이로 조절된 납땜 범프와 각각이 위치한다. 대안적으로, IC 소자는 웨이퍼 레벨에서 테스트된다. 그 자신의 전기적 테스트 절차는 종래의 것이고, 테스트 어레이로 테스트 전압을 인가하는 단계, 테스트 전압을 측정하는 단계, 측정된 테스트 전압과 선정된 IC 소자의 전압 세트를 비교하는 단계, 및 IC 소자 최종 결합을 위한 상기 선정된 IC 소자 전압의 세트와 만나는 테스트 전압을 갖는 IC 소자를 선택하는 단계, 즉 선정된 상호 연결 기판에 IC 소자를 본딩하는 단계를 포함한다. 당업자에 의해 이해되었듯이, 측정, 비교, 및 선택 단계는 자동적인 소프트웨어 구동 수단에 의해 수행된다. 번-인 테스트에 대해, 소자는 측정 전에, 전형적으로 고온 예를 들면, 85-125℃에서 노출된다.
본 발명에 대한 다양한 부가적인 변형은 당업자에 의해 발생한다. 본 분야에서 발전된 것을 통한 원리와 그 상당물에 기본적으로 따르는 본 명세서의 특정한 기술로부터의 모든 편차는 기술되고 청구되었듯이 본 발명의 영역 안에서 적절하게 숙고 될 수 있다.
UBM 층은 납땜 범프 및 IC 접촉 패드사이의 상호 연결 러너로서 제공된다. 이것의 비교적 간단한 방법은 IC 접촉 패드와 연결된 UBM 및 러너를 제공하기 위한 UBM 층을 만드는 것이다. 따라서, 와이어 본딩을 위한 알루미늄 접촉 패드의 알맞은 영역에 존재할 때, 신뢰할 수 있는 상호 연결은 제공된다.
본 발명에서 당업자들은 납땜 범프 위치와 와이어 본딩 위치의 배치를 바꾸는 것이 가능하다. 두 위치는 IC 접촉 패드(22)에 이중으로 놓을 수 있고, 대안적으로는, 두 위치가 접촉 패드 위에 놓이지 않을 수 도 있다. 따라서, 본 발명의 접근은 상호 연결 방법을 위한 와이어의 가용성을 제공한다.

Claims (13)

  1. 기판에 와이어 본딩된 집적 회로(IC) 다이를 갖는 집적 회로(IC) 소자로서, 상기 집적 회로(IC) 다이는 그 위에 납땜 범프의 어레이를 갖는 집적 회로 소자.
  2. 집적 회로(IC) 소자에 있어서,
    a. 상부 표면과 하부 표면을 갖는 반도체 기판, 및 상기 상부 표면에 적어도 하나의 집적 회로 소자를 갖는 집적 회로 다이,
    b. 상기 상부 표면에 집적 회로(IC) 접촉 패드의 어레이,
    c. 상기 상부 표면의 납땜 범프의 어레이, 및
    d. 상기 집적 회로(IC) 접촉 패드의 어레이를 상기 납땜 범프의 어레이로 상호 연결시키는 금속화 러너를 구비하는 집적 회로(IC) 소자.
  3. 제 2 항에 있어서,
    상기 기판은 실리콘인 집적 회로(IC) 소자.
  4. 제 2항에 있어서,
    상기 반도체 기판을 지지하는 상호 연결 기판, 와이어 본딩 패드의 어레이를 갖는 상기 상호 연결 기판, 및 상기 반도체 기판상의 상기 집적 회로(IC) 접촉 패드와 상기 상호 연결 기판상의 상기 와이어 본딩 패드를 상호 연결시키는 와이어 본드를 더 포함하는 집적 회로 소자.
  5. 집적 회로(IC) 소자를 제조하는 방법으로서, 집적 회로(IC) 다이를 기판에 와이어 본딩하는 것을 포함하고, 상기 집적 회로(IC) 다이는 그 위에 납땜 범프의 어레이를 갖는 집적 회로 소자 제조 방법.
  6. 집적 회로 소자의 제조 방법에 있어서,
    a. 반도체 집적 회로(IC) 소자 기판상에 집적 회로(IC) 접촉 패드의 어레이를 형성하는 단계로서, 상기 집적 회로(IC) 소자 기판은 그위에 적어도 하나의 집적 회로(IC) 소자를 구비하는 형성 단계,
    b. 집적 회로(IC) 접촉 패드의 어레이를 납땜 범프 위치의 어레이로 상호 연결시키는 상호 연결 러너를 형성하는 단계,
    c. 상기 납땜 범프 위치에서 납땜 범프를 형성하는 단계,
    d. 상기 납땜 범프에 전기적인 접촉에 의해 상기 집적 회로(IC) 소자를 전기적으로 테스팅하는 단계,
    e. 와이어 본드 상호 연결을 이용하여 상기 집적 회로(IC) 소자 기판을 상호 연결 기판에 상호 연결시키는 단계를 구비하는 집적 회로(IC) 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 집적 회로(IC) 소자를 전기적으로 테스팅하는 단계는 번-인(burn-in) 전기적 테스팅을 포함하는 집적 회로(IC) 소자 제조 방법.
  8. 제 7 항에 있어서,
    상기 반도체 집적 회로(IC) 소자 기판은 실리콘인 집적 회로(IC) 소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 상호 연결 러너는 알루미늄을 포함하는 집적 회로(IC) 소자 제조 방법.
  10. 제 8 항에 있어서,
    UBM(under bump metallization)에서 상기 납땜 범프 위치에 적용하는 단계를 더 포함하는 집적 회로(IC) 소자 제조 방법.
  11. 제 10 항에 있어서,
    상기 상호 연결 러너 및 상기 UBM은 동일한 단계에서 생성되는 집적 회로(IC) 소자 제조 방법.
  12. 집적 회로(IC) 소자를 제조하는 방법에 있어서,
    a. 반도체 집적 회로(IC) 소자 기판에서 집적 회로(IC) 접촉 패드의 어레이를 형성하는 단계로서, 상기 집적 회로(IC) 소자 기판은 그 위에 적어도 하나의 집적 회로(IC) 소자를 갖는 형성 단계,
    b. 집적 회로(IC) 접촉 패드의 상기 어레이의 적어도 한 부분을 제외하고 상기 집적 회로(IC) 소자 기판을 덮는 폴리이미드(polyimide) 층을 증착하는 단계,
    c. 상기 집적 회로(IC) 소자 기판 상에 도전층을 증착하는 단계,
    d. 복수의 제 1 영역 및 복수의 제 2 영역을 형성하기 위해 상기 도전층을 패터닝하는 단계로서, 상기 제 1 복수의 영역은 상기 제 2 복수의 영역에 연결되고, 상기 제 1 및 제 2 복수의 영역은 전기적으로 상기 집적 회로(IC) 접촉 패드의 어레이에 접속된 패터닝(patterning) 단계,
    e. 상기 제 1 복수의 영역에 납땜 범프를 형성하는 단계,
    f. 상기 납땜 범프와 전기적인 연결에 의해 상기 집적 회로(IC) 소자를 전기적으로 테스팅하는 단계,
    g. 상기 제 2 복수의 영역을 상기 상호 연결 기판에 와이어 본딩함에 의해 상기 집적 회로(IC) 소자 기판을 상호 연결 기판에 상호 연결하는 단계를 구비하는 집적 회로(IC) 소자 제조 방법.
  13. 집적 회로(IC) 소자를 제조하는 방법에 있어서,
    a. 집적 회로(IC) 소자의 그룹을 처리하는 단계로서,
    ⅰ. 반도체 집적 회로(IC) 소자 기판에서 집적 회로(IC) 접촉 패드의 어레이를 형성하는 단계로서, 상기 집적 회로(IC) 소자 기판은 그 위에 적어도 하나의 집적 회로(IC) 소자를 갖는 형성 단계,
    ⅱ. 상기 집적 회로(IC) 접촉 패드의 어레이의 적어도 한 부분을 제외하고 상기 집적 회로(IC) 소자 기판을 덮는 폴리이미드 층을 증착하는 단계,
    ⅲ. 상기 집적 회로(IC) 소자 기판 상에 도전층을 증착하는 단계,
    ⅳ. 복수의 제 1 영역 및 복수의 제 2 영역을 형성하기 위해 도전층을 패터닝하는 단계로서, 상기 제 1 복수의 영역은 상기 제 2 복수의 영역에 연결되고, 상기 제 1 및 제 2 복수의 영역은 전기적으로 상기 집적 회로(IC) 접촉 패드의 어레이에 접속된 패터닝 단계,
    ⅴ. 상기 제 1 복수의 영역에 납땜 범프를 형성하는 단계,
    ⅵ. 상기 납땜 범프와 전기적인 연결에 의해 상기 집적 회로(IC) 소자를 전기적으로 테스팅하는 단계에 의해 집적 회로(IC) 소자의 그룹을 처리하는 단계,
    b. 상기 제 2 복수의 영역을 상기 상호 연결 기판에 와이어 본딩함에 의해 상기 집적 회로(IC) 소자의 그룹의 제 1 부분을 상호 연결 기판에 상호 연결하는 단계,
    c. 상기 제 1 복수의 영역의 상기 납땜 범프를 상기 상호 연결 기판에 범프 본딩함에 의해, 상기 집적 회로(IC) 소자의 그룹의 제 2 부분을 상호 연결 기판에 상호 연결하는 단계를 구비하는 집적 회로(IC) 소자를 제조하는 방법.
KR1020000066196A 1999-11-08 2000-11-08 집적 회로 테스팅 방법 KR20010051538A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/435,971 1999-11-08
US09/435,971 US6342399B1 (en) 1999-11-08 1999-11-08 Testing integrated circuits

Publications (1)

Publication Number Publication Date
KR20010051538A true KR20010051538A (ko) 2001-06-25

Family

ID=23730575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066196A KR20010051538A (ko) 1999-11-08 2000-11-08 집적 회로 테스팅 방법

Country Status (6)

Country Link
US (2) US6342399B1 (ko)
EP (1) EP1098363A3 (ko)
JP (1) JP2001201534A (ko)
KR (1) KR20010051538A (ko)
SG (1) SG124229A1 (ko)
TW (1) TW544829B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006521B1 (ko) * 2008-06-30 2011-01-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680213B2 (en) * 2001-04-02 2004-01-20 Micron Technology, Inc. Method and system for fabricating contacts on semiconductor components
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
KR100585142B1 (ko) * 2004-05-04 2006-05-30 삼성전자주식회사 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
US20070046314A1 (en) * 2004-07-21 2007-03-01 Advanced Semiconductor Engineering, Inc. Process for testing IC wafer
DE102004047730B4 (de) * 2004-09-30 2017-06-22 Advanced Micro Devices, Inc. Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
JP4639245B2 (ja) * 2008-05-22 2011-02-23 パナソニック株式会社 半導体素子とそれを用いた半導体装置
US8637983B2 (en) * 2008-12-19 2014-01-28 Ati Technologies Ulc Face-to-face (F2F) hybrid structure for an integrated circuit
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9391040B2 (en) 2014-10-17 2016-07-12 International Business Machines Corporation Planarity-tolerant reworkable interconnect with integrated testing
KR102372355B1 (ko) 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943553A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体素子の電極構造
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US5517127A (en) * 1995-01-09 1996-05-14 International Business Machines Corporation Additive structure and method for testing semiconductor wire bond dies
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US5918107A (en) * 1998-04-13 1999-06-29 Micron Technology, Inc. Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice
US6166556A (en) * 1998-05-28 2000-12-26 Motorola, Inc. Method for testing a semiconductor device and semiconductor device tested thereby
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006521B1 (ko) * 2008-06-30 2011-01-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
EP1098363A2 (en) 2001-05-09
TW544829B (en) 2003-08-01
US20020075031A1 (en) 2002-06-20
JP2001201534A (ja) 2001-07-27
EP1098363A3 (en) 2004-01-21
SG124229A1 (en) 2006-08-30
US6342399B1 (en) 2002-01-29

Similar Documents

Publication Publication Date Title
US5237130A (en) Flip chip technology using electrically conductive polymers and dielectrics
US5844317A (en) Consolidated chip design for wire bond and flip-chip package technologies
US6204074B1 (en) Chip design process for wire bond and flip-chip package
US6265775B1 (en) Flip chip technique for chip assembly
KR100407055B1 (ko) 유전체층을갖는마이크로전자리드구조
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
USRE39603E1 (en) Process for manufacturing semiconductor device and semiconductor wafer
US7528005B2 (en) Method of manufacturing chip size package semiconductor device without intermediate substrate
US5367763A (en) TAB testing of area array interconnected chips
JP3530761B2 (ja) 半導体装置
US6720212B2 (en) Method of eliminating back-end rerouting in ball grid array packaging
US6166556A (en) Method for testing a semiconductor device and semiconductor device tested thereby
US5744383A (en) Integrated circuit package fabrication method
EP1111668A2 (en) Semiconductor testing device comprising a light emitting device
US20070023886A1 (en) Method for producing a chip arrangement, a chip arrangement and a multichip device
US6469397B2 (en) Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures
KR20010051538A (ko) 집적 회로 테스팅 방법
US7215025B1 (en) Wafer scale semiconductor structure
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
JP2885202B2 (ja) 半導体パッケージ用検査治具
US6831361B2 (en) Flip chip technique for chip assembly
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
JP3237613B2 (ja) プローブカードの製造方法
TWI498980B (zh) 半導體晶圓以及形成用於在晶圓分類測試期間的晶圓探測的犧牲凸塊墊之方法
JP2000012621A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid