JPS5856360A - Ｉｃ用リ−ドフレ−ム及びその製造方法 - Google Patents

Ｉｃ用リ−ドフレ−ム及びその製造方法

Info

Publication number
JPS5856360A
JPS5856360A JP56154653A JP15465381A JPS5856360A JP S5856360 A JPS5856360 A JP S5856360A JP 56154653 A JP56154653 A JP 56154653A JP 15465381 A JP15465381 A JP 15465381A JP S5856360 A JPS5856360 A JP S5856360A
Authority
JP
Japan
Prior art keywords
leads
lead frame
lead
slits
metal piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56154653A
Other languages
English (en)
Inventor
Yoshihisa Kato
善久 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP56154653A priority Critical patent/JPS5856360A/ja
Priority to US06/425,102 priority patent/US4523218A/en
Publication of JPS5856360A publication Critical patent/JPS5856360A/ja
Priority to US06/664,968 priority patent/US4633583A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は中央に開口部を有するＩＣ用リードフレームの
改善された構造及びその製造方法に関するものである。
半導体集積回路素子（以下ＩＣチップという）をセラミ
ック基板に塔載する形式のセラミックパッケージ材料と
して、例えば第１図に示すような中央に開口部１を有１
この開口部ｌから外側に延びる多数のり−ド２を支持枠
３で一体に形成したリードフレームが用いられている。
このリードフレームはｐｅ−Ｎｉ合金条材に、ストライ
プ状にアルミニウムを被着（図示せず）したものを順送
シ金型により打抜き加工した後、アルミニウムの被着面
とは反対側に外部リード部をコの字型に折（第３員） シ曲げたもので、セラミックデュアルインラインパッケ
ージ（以下Ｃｅｒ（）ｉｐという）用のリードフレーム
である。
とのＣｅｒ−（）ｊｐの組立ては、前記リードフレーム
の開口部１に該当する部分の表面に傘の層を形成したセ
ラはツク基板４と上記リードフレームとを基板４の上面
に被着した低融点ガラス層５奢介して加熱融着しＩＣチ
ップを基板４上で、且つ前記開口部１部分の金の層に固
着し、アルミニウム線でワイヤボンディングを施した彼
、基板４と同様の形状で、且つリードフレームと接する
面に低融点カラス層を被着した図示しない蓋体をリード
フレーム上に載せて加熱し、基板４と蓋体とＫよシリー
ドフレームを挾んで機密に封止【、Ｘ最後ＫＩＪ−ドフ
レームの支持枠３を切り−して完成される。
ところで、このような形状のリードフレームは、リード
２の外側が支持枠３で支持されているが、リード２の内
側社何ら支持されてい危いため、輸送中とか基板４への
融着作業中に内側リードが上下、（１４ｂ昭５８−５６
３ＧＯ（２） 左右に曲げられることがある。若し、内側リードが上方
向に反っている場合は、ガラス層５で充分融着すること
ができず、又内側リードが左右に曲けられている場合は
、隣接するリード２と接触することがあり、ボンディン
グ不良や完成した半導体装置の動作不良の原因となる。
このように内側リードの曲りは、リード数が多くなる程
リード幅が細く且つ長くなるため、発生頻度が高くなる
。このような不良を減少する方法の一つとして複数の内
側リードを先端部で支持する板を折り取り可能に形成し
ておく方法が例えば特開昭５４−６１８７４号公報によ
シ提案されている。この方法によれば基板４へ融着する
まで内側リードが変形する恐れが少なく、リード１抄不
良減少に効果がある。
しかしながら、この方法による場合、上記支持板は２〜
４個に分離さねているため、支持板毎に変形する恐れが
ある。又この方法はリード先端部で折れ曲けて切ヤ離す
ものであるため、数回折り曲げを繰に返さないと切に離
すことができず、機（第５頁） 械化するのに大変都合が悪い等の欠点があった。
本発明は、このような従来の欠点を除去し、セラミック
基板へ融着するまでは全部の内側リードを完全に支持し
、融着後れワンタッチで支持を解除できるように改善し
たリードフレームの構造と、その製造方法を提供しよう
とするものである。以下本発明の一実施例を図面を用い
て詳細に説明する。
ｗｇ２図は、本発明ＩＣ用リードフレームの一実施例を
示す斜視図である。第２図に示すようにＩＣ用リードフ
レームは、第１図における開口部ＩＫ金属片６を嵌入し
、リード２の内側先端部をその金属片６によシ緊密に仮
留めしたものである。
第３図はこの金属片６の拡大図で、（２）はその平面図
、■は同じくその正面図である８第３図に示すように、
金属片６は外周に凹凸が設けられておシ、その凹部７は
リード２の内側先端部に嵌合し、凸部８はリード２の内
側先端部の間隙に嵌合するようになっている。又、この
凹凸部７．８の内側方向にはスリット９が、又、金属片
６の４隈には（第６頁） 切り込み１０が設けられ、それぞれ４個の櫛状片を形成
し、又、金属片６の中央部には中心線で左右対称に形成
され且つ上方に折れ曲げられた２枚の取手１１を有する
。
このようにすると、取手１１を上方に持ち上げた場合、
スリット９と切り込み１００間に形成される４個所の屈
曲部１２に集中し、４辺の前記櫛状片が互に独立して屈
曲部１２が折り曲げられて第４・図のようにな９、その
結果円清な除去が可能となる。なお、こｎらのスリット
９及び切り込み１０が無い場合は、金属片６の除去に過
大な力を要し、第１図に示すガラス層５を破壊したり、
リード２の浮き上りの原因となり易い。例えばリード数
４０本のリードフレーム用の金属片の場・合、スリット
９及び切り込み１０を形成しない場合は約１０Ｋｇのガ
を要したものが、本発明のようにスリット９及び切り込
み１０を形成したものにあっては約４Ｋｇで除去するこ
とができた。しかし、この力が小さ過ぎれば当然僅かな
衝撃でも金属片６は脱落することになる。このため金属
片６の支（第７頁） 持方、即ち除去力の調整は金属片６の外周に設けた凹部
７の深さで調整するのが良い。又、凹部７ａ、１ の深さはリード２の内側先端部のり−Ｉｇ）＆４〜４倍
の範囲内とするのが適当で、０．５〜１倍がよシ好まし
い。次に、スリット９は凹部７から板厚の２倍以上内側
に設けるのが適当で、スリット９及び切シ込み１００幅
は板厚の０．５〜１．５倍程度にすると良い。又、屈曲
部１２において隣接するスリット端部の間隔は板厚と同
程度が適当である。
さらに取手１１は上方に引っ張ることができる構造であ
れば如何なる形状であっても良い。なお、第３図に示す
取手１１は、そのような構造の一例であり、この取手１
１は中心部に孔１３を有し、この孔１３に棒等を通して
持ち上げる金属片６の除去機構で、このため金属片６の
除去は機械化が容易となる。
この金属片６１！−有するり１ドフレームはプレス打抜
き加工によシ容易に製造することができる。
即ち、エツチング、プレス打抜き等で形成した後に切離
さｆ（て金属片６となる部分、リード２及びて申子を形
成【７、スリット９及び切り込み１０を設け、前記リー
ド２のすべての内側先端が独立して突出するように金属
片６を抜き落し、次いでその金属片６をブツシュパック
（後記する）して凹凸部７．８ｔ−リード先端部及びリ
ード間の間隙に嵌入せしめる。これらの加工は順送シ金
型によるプレス加工で容易に行なうことができる。
前記ブツシュパックとは、第５７囚に示すように、金属
片６を一旦打抜いた後、これを第５図囚に示すように元
の位置に押し戻す操作で、打抜きプレスにおける公知の
手段である。なお、取手１１、の折り曲げ加工は金属片
６をブツシュパックした後に行なうようにすると良い。
なお、Ｃａｒ−Ｄｉｐミル用リードフレーム常金属条材
を順送シ金型により打抜き加工して得られるが本発明の
リードフレームはこの金型に上記工程を付加するだけで
容易に得らする。
以上の説明はＣｅｒ−Ｄｉｐミル用リードフレームいて
述べたが、本発明は、こ扛に限定されるもので（第９ｊ
［） けない。例えば外部リードがコの字型に折り曲げられて
いない所謂フラットパッケージ用リードフレームに適用
で倉る１内部リード先端部が金、銀等でメッキされたも
のであっても差支えない。
又、内部リード先端部の形状は矩形、三角形、半円形等
積々の形であって奄何ら問題はない。
以上詳細に説明したように、本発明によれはセラミック
基板とリードフレームをガラス融着し良パッケージ材料
の歩留り及び信頼性を大幅に向上せしめる効果がある。
【図面の簡単な説明】
第１図はＣｅｒ−Ｄｉｐミル用リードフレーム明図、第
２図は本発明ＩＣＩＪ−ドフレームの斜視図、第３図は
金属片を示ｕ囚はその平面図、■は正面図、第４図は金
属片を引っ張ったときの動作説明図、第５７囚、■はブ
ツシュパックの動作説明図である。 １・・・開口部、２・・・リード、３晶支持忰、４・・
・基板、５・・・ガラス層、６・・・金属片、７・・・
凹部、８・・・凸部、９・・・スリット、１０・・・切
込み、１１・・・取手、（第１０頁） １２・・・屈曲部、１３・・・孔 特許出願人住友金属鉱山株式会社 第３図 （Ａ） （Ｂ） １ 第４図 第５図 （Ｂ）

Claims (3)

    【特許請求の範囲】
  1. （１）中央の開口部から外方向に向って延びる多数のリ
    ードを有し且つその外側で支持棒にょシ一体に形成さ扛
    るＩＣ用リードフレームにおいて、その開口部に金Ｑの
    外周が前記内側リードの先端部及びそのリード間の間隙
    に嵌入可能な凹凸を有し、且つその凹凸の内側方向に形
    成した適当数のスリットとそのスリット間に形成した切
    込みＫよシ屈曲部を介して複数個の櫛状片を形成せしめ
    、それぞれが独立して折り曲げ可能にしたＩＣ用リード
    フレーム。
  2. （２）金属片外周の凹凸の深さは、リード先端の幅の０
    ．１〜４倍である特許請求の範囲第１項記載のＩＣ用リ
    ードフレーム。
  3. （３）談に切離されて金属片となる部分と、この部分か
    ら外方向に向って延びゐ多数のリードと、このリードを
    外側で支持する草持忰とが一体に形成（第２頁） ≠れた金属板状体にスタンピングプレス加工を施して前
    記り・−ドのすべての内側先端部が独立し７て突出する
    ように金属片を抜き落１次いでその金属片をブツシュバ
    ックしてリード先端部及びそのリード間の間隙に嵌入せ
    しめることｔ特徴とするＩＣ用リードフレームの製造方
    法。
JP56154653A 1981-09-29 1981-09-29 Ｉｃ用リ−ドフレ−ム及びその製造方法 Pending JPS5856360A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56154653A JPS5856360A (ja) 1981-09-29 1981-09-29 Ｉｃ用リ−ドフレ−ム及びその製造方法
US06/425,102 US4523218A (en) 1981-09-29 1982-09-27 Lead frame for integrated circuits and method of fabricating the same
US06/664,968 US4633583A (en) 1981-09-29 1984-10-26 Method of making a lead frame for integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56154653A JPS5856360A (ja) 1981-09-29 1981-09-29 Ｉｃ用リ−ドフレ−ム及びその製造方法

Publications (1)

Publication Number Publication Date
JPS5856360A true JPS5856360A (ja) 1983-04-04

Family

ID=15588933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56154653A Pending JPS5856360A (ja) 1981-09-29 1981-09-29 Ｉｃ用リ−ドフレ−ム及びその製造方法

Country Status (2)

Country Link
US (2) US4523218A (ja)
JP (1) JPS5856360A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161199A (ja) * 1984-01-31 1985-08-22 シ−ドゴム工業株式会社 字消し及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
USRE37690E1 (en) * 1987-02-25 2002-05-07 Hitachi, Ltd. Lead frame and semiconductor device
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
DE3732075A1 (de) * 1987-09-23 1989-04-06 Siemens Ag Hermetisch dichtes glas-metallgehaeuse fuer halbleiterbauelemente und verfahren zu dessen herstellung
US5061822A (en) * 1988-09-12 1991-10-29 Honeywell Inc. Radial solution to chip carrier pitch deviation
US5271148A (en) * 1988-11-17 1993-12-21 National Semiconductor Corporation Method of producing a leadframe
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5274911A (en) * 1991-10-21 1994-01-04 American Shizuki Corporation Electronic components with leads partly solder coated
AU4782293A (en) 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
JP3156945B2 (ja) * 1993-03-24 2001-04-16 富士写真フイルム株式会社 リード・フレーム形成用材の作製方法
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5750423A (en) * 1995-08-25 1998-05-12 Dai-Ichi Seiko Co., Ltd. Method for encapsulation of semiconductor devices with resin and leadframe therefor
JP3807508B2 (ja) 1995-09-18 2006-08-09 テセラ，インコーポレイテッド 誘電層を備えた超小形電子リード構造体
US5742009A (en) * 1995-10-12 1998-04-21 Vlsi Technology Corporation Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microeletronics packages via condution through the package leads
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
US7307502B2 (en) * 2003-07-16 2007-12-11 Marvell World Trade Ltd. Power inductor with reduced DC current saturation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137546A (en) * 1977-10-14 1979-01-30 Plessey Incorporated Stamped lead frame for semiconductor packages
JPS5737865A (en) * 1980-08-20 1982-03-02 Nec Corp Lead frame for integrated circuit
JPS57145349A (en) * 1981-03-04 1982-09-08 Nec Corp Lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161199A (ja) * 1984-01-31 1985-08-22 シ−ドゴム工業株式会社 字消し及びその製造方法

Also Published As

Publication number Publication date
US4523218A (en) 1985-06-11
US4633583A (en) 1987-01-06

Similar Documents

Publication Publication Date Title
JPS5856360A (ja) Ｉｃ用リ−ドフレ−ム及びその製造方法
JPH04306867A (ja) リードフレーム及びその製造方法
CN1304212A (zh) 超薄压电谐振器
US4486948A (en) Method for forming lead frame for integrated circuit devices
JP6566811B2 (ja) 半田チップ、半田チップを用いた端子付きガラス基板の製造方法
JP2002015953A (ja) 固体電解コンデンサおよびその製造方法
JPH03296254A (ja) リードフレーム
JPH0252425B2 (ja)
JP2000124376A (ja) リードフレームの製造方法
JP6967910B2 (ja) 電子部品用パッケージ及び電子部品装置
JP3250213B2 (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JP2002231120A (ja) チップ型電子部品
JPH03230556A (ja) 半導体装置用リードフレーム
JP2947330B2 (ja) 半導体装置
JPS6018846Y2 (ja) 半導体装置
JPH083020Y2 (ja) 半導体パッケージ用連結型リードフレーム
JP2001066272A (ja) フローセンサ
JP3895100B2 (ja) 半導体素子用のパッケージ
JPS59158024A (ja) 電気接触部材および接点の製造方法
JPS5843233Y2 (ja) 半導体装置
JP2567104Y2 (ja) 半導体素子収納用パッケージ
JPS6288349A (ja) 半導体装置用金属フレ−ムの抵抗溶接方法
JPH043501Y2 (ja)
JPS5917255A (ja) 半導体装置
JP2589122B2 (ja) 光起電力装置の製造方法