JPH04306867A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JPH04306867A
JPH04306867A JP3071132A JP7113291A JPH04306867A JP H04306867 A JPH04306867 A JP H04306867A JP 3071132 A JP3071132 A JP 3071132A JP 7113291 A JP7113291 A JP 7113291A JP H04306867 A JPH04306867 A JP H04306867A
Authority
JP
Japan
Prior art keywords
lead frame
etching
groove
width
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3071132A
Other languages
English (en)
Other versions
JP3018542B2 (ja
Inventor
Tetsuya Otsuki
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3071132A priority Critical patent/JP3018542B2/ja
Priority to US07/851,756 priority patent/US5230144A/en
Priority to KR1019920005273A priority patent/KR920020684A/ko
Publication of JPH04306867A publication Critical patent/JPH04306867A/ja
Application granted granted Critical
Publication of JP3018542B2 publication Critical patent/JP3018542B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置用のリード
フレーム及びその製造方法に関するものである。
【０００２】
【従来の技術】半導体素子を搭載するダイパッドと、半
導体素子の電極を外部に取出すためのインナリードを備
えたリードフレームは、半導体装置に広く使用されてい
る。このようなリードフレームのダイパッドに搭載され
た半導体素子は、図１４に示すように、半導体素子２１
の電極２２と、各電極２２に対応したインナリード３と
がそれぞれワイヤ２３で接続されるが、最近では半導体
素子２１の電極２２が著しく増加しており、したがって
、電極２２のピッチも大へん狭くなっている（通常１０
０〜１８０μｍ程度）。
【０００３】一方、リードフレームのインナリード３は
、例えばヨンニ・アロイからなるリードフレーム素材を
エッチング又はプレス加工により成形しており、図１５
に示すように、インナリード３の幅ｗは通常８０〜１５
０μｍ程度、厚さｔは１００〜３００μｍ程度で、ピッ
チｐは通常１５０〜２５０μｍ程度、間隔ｇは通常７０
〜１７０μｍ程度である。
【０００４】
【発明が解決しようとする課題】インナリード３の製造
にあたっては、リードフレーム素材の各インナリード３
の間隔（図１５のｇ）に相当する部分をエッチングによ
り除去し、又はプレス加工により打抜いているが、エッ
チングによる場合は、リードフレーム素材の板厚ｔが厚
いため時間がかかり、このため図１６に示すようにイン
ナリード３の両側面が大きく円弧状に除去されてつづみ
状に形成され、断面積が小さくなる。その結果、厚さ方
向の強度を確保することが困難で、ワイヤ２３をボンデ
イングする際つぶれたり変形したりすることがある。
【０００５】また、プレス加工によりインナリード３を
形成する場合は、インナリード３の幅ｗに対して板厚ｔ
が大きいため、下ぬきプレスで上から打抜くと図１７に
示すようにインナリード３に下方が開くねじれが生じ、
上ぬきプレスで下から打抜くと図１８に示すように上方
が狭くなるねじれが生じる。このためワイヤ２３の全面
がインナリード３に接触しないことがあり、接続不良の
原因になっていた。
【０００６】本発明は、上記の課題を解決するためにな
されたもので、所定の強度を確保し、しかも加工によっ
てねじれ等を生ずるおそれのないインナリードを備えた
リードフレーム及びその製造方法を得ることを目的とし
たものである。
【０００７】
【課題を解決するための手段及び作用】本発明に係るリ
ードフームは、インナリードを２回又はそれ以上のホト
リゾグラフィ技術によるエッチング若しくはプレス加工
またはこれらの組合せによって形成したものである。
【０００８】また、本発明に係るリードフレームの製造
方法は、２回又はそれ以上のホトリゾグラフィ技術によ
るエッチング若しくはプレス加工又はこれらの組合せに
よって前記インナリードを形成するようにしたものであ
る。
【０００９】さらに、リードフレーム素材の両面からエ
ッチングにより底部が互いに重なり合うように溝を形成
し、あるいは、リードフレーム素材の一方の面にエッチ
ングにより溝を形成し、ついでエッチング又はプレス加
工により溝の底部から他方の面に達するスリットを形成
し、また、リードフレーム素材の両面からエッチングに
より底部が互いに干渉しないように溝を形成し、ついで
これら両溝の底部間をエッチング又はプレス加工による
スリットで連結し、さらには、リードフレーム素材の一
方の面からプレス加工により厚さのほぼ２分の１の深さ
の溝を形成し、ついでエッチング又はプレス加工により
前記溝の底部から他方の面に達するスリットを形成した
ものである。
【００１０】
【実施例】図１〜図１３はそれぞれ本発明に係るリード
フレームの製造方法の実施例の説明図である。なお、以
下において、１はリードフレーム素材、２はレジスト、
３はインナリードで、それぞれ断面で示してある。
【００１１】図１の実施例は、先ず、リードフレーム素
材１の両面にレジスト２を塗布し、上面に開口部の幅が
インナリード３の間隔ｇにほぼ整合する大きさで、厚さ
ｔの２分の１より若干深い位置までホトリゾグラフィ技
術によりハーフエッチングして断面円弧状あるいは半楕
円状の溝４を形成する。ついで、この溝４にレジスト２
を塗布し、下面から溝４と同じ大きさで溝４に連続する
ようにエッチングして溝４ａを形成し、レジスト２を除
去する。
【００１２】このような作業をインナリード３の幅ｗを
隔てて同時に行なうことによりリードフレーム素材１に
多数のスリットが設けられ、両側面の中央部が僅かに側
方に突出し、その幅が所定の幅ｗとほぼ等しい断面形状
のインナリード３ａが得られる。
【００１３】図２の実施例は、製造工程は図１の実施例
の場合と同様であるが、本実施例においては、両面にレ
ジスト２が塗布されたリードフレーム素材１の上面に、
厚さｔのほぼ３分の２に達する溝５をハーフエッチング
により形成すると共に、下面から断面形状が溝５より小
さく、かつ溝５に連続する溝５ａをハーフエッチングに
より形成したもので、これにより両側面の下方が僅かに
両側に突出し、上面の幅が所定の幅ｗとほぼ等しく、下
面の幅がこれより僅かに広い断面形状のインナリード３
ｂを得ることができる。
【００１４】図３の実施例は図２の実施例と反対に、ハ
ーフエッチングにより上面には小さい溝６を、また下面
にはこの溝６と連続する大きい溝６ａを形成したもので
、両側面の上方が僅かに両側に突出し、下面の幅が所定
の幅ｗとほぼ等しく、上面の幅がこれより僅かに広い断
面形状のインナリード３ｃが得られる。
【００１５】図４，図５の実施例は、先ず、図１の実施
例と同様に、開口部の幅がインナリード３の間隔ｇとほ
ぼ等しく、深さが厚さｔのほぼ２分の１に達する溝７を
ハーフエッチングにより形成する。そして、図４の実施
例においては、溝７の開口部の幅より狭い幅のポンチを
用い、プレスにより上方から溝７の底部を打抜いてスリ
ット７ａを形成したものであり、図５の実施例は下方か
ら溝７の底部に向ってポンチで打抜き、スリット７ａを
形成したものである。これにより、いずれも上面の幅が
所定の幅ｗとほぼ等しく、下面の幅がこれより僅かに広
い断面形状のインナリード３ｄ，３ｅが得られる。
【００１６】図６，図７の実施例は、図４，図５の実施
例とほぼ同じであるが、上面に、開口部の幅がインナリ
ード３の間隔ｇより広い溝８をリードフレーム素材１の
厚さｔのほぼ３分の２の深さにハーフエッチングで形成
する。そして、図６の実施例は上記インナード３の間隔
ｇより狭い幅のポンチで、プレスにより上方から溝８の
底部を打抜いてスリット８ａを形成したものであり、図
７の実施例は同じポンチにより下方から溝８の底部に向
って打抜き、スリット８ａを形成したものである。
【００１７】図６，図７の実施例によれば、いずれも上
面の幅が所定の幅ｗよりやや狭く、下面の幅が所定の幅
ｗよりやや広いほぼ凸字状の断面形状で、断面積が所定
の断面積とほぼ等しいインナリード３ｆ，３ｇが得られ
る。
【００１８】図８の実施例は、レジスト２が塗布された
リードフレーム素材１の両面から、開口部の幅がインナ
リード３の間隔ｇとほぼ等しい溝９，９ａを、厚さｔの
それぞれ３分の１程度にハーフエッチングし、両溝９，
９ａの間をその開口部の幅より狭い幅のポンチで打抜い
てスリット９ｂを形成したもので、上下面の幅が所定の
幅ｗとほぼ等しく、両側面の中央部が外側に僅かに突出
した断面形状のインナリード３ｈが得られる。
【００１９】また、図９，図１０の実施例は、リードフ
レーム素材１の上面に、開口部の幅がインナリード３の
間隔より広く、深さが厚さｔの２分の１程度の溝１０を
ハーフエッチングで形成すると共に、下面に溝１０より
狭い幅及び深さの溝１０ａをハーフエッチングで形成す
る。そして、図９の実施例では両溝１０，１０ａの間を
溝１０ａの開口部の幅より狭い幅のポンチで下から打抜
いてスリット１０ｂを形成し、図１０の実施例では同じ
ポンチで上から打抜いてスリット１０ｂを形成したもの
である。
【００２０】いずれの場合も、上面の幅が所定の幅ｗよ
り僅かに狭く、下面の幅が所定の幅ｗより僅かに広く両
側面が僅かに突出した断面形状で、断面積が所定の断面
積とほぼ等しいインナリード３ｉ，３ｊが得られる。
【００２１】図１１の実施例は、最初にリードフレーム
素材１の上面からインナリード３の間隔ｇとほぼ等しい
幅のポンチにより、厚さｔのほぼ２分の１の深さの溝１
１をプレス加工により形成する。ついで、同じ形状のポ
ンチにより溝１１の底部を下方から打抜いてスリット１
１ａを形成したもので、上下面の幅が所定の幅ｗとほぼ
等しく、断面形状が長方形のインナリード３ｋが得られ
る。なお、ポンチにより溝１１の底部を上方から打抜い
てもよい。
【００２２】図１２，図１３の実施例は、リードフレー
ム素材１の上面からプレス加工により溝１１を形成する
までの工程は図１１の実施例と同じであるが、図１２の
実施例は溝１１の底部を溝１１より狭い幅のポンチによ
り上方から打抜いてスリット１１ｂを形成したもの、図
１３の実施例はこれより若干幅の広いポンチで下方から
打抜いてスリット１１ｂを形成したもので、いずれも上
面の幅が所定の幅ｗとほぼ等しく、下面の幅がこれより
若干広い断面形状のインナリード３ｍ，３ｎを得ること
ができる。
【００２３】以上詳述したように、本発明はリードフレ
ーム素材を２回又はそれ以上のエッチング若しくはプレ
ス加工又はエッチングとプレス加工との組合せにより加
工してインナリードを製造することを特徴とするもので
、これにより所定の幅及び断面積とほぼ等しい幅及び断
面積を有するインナリードを得ることができる。
【００２４】なお、図１〜図１３により本発明の各種の
実施例について説明したが、本発明はこれに限定するも
のではなく、例えば図４〜図１０のスリット７ａ，８ａ
，９ｂ，１０ｂをエッチングで形成するなど、エッチン
グ若しくはプレス加工又はこれらを適宜組合せることに
より、所望のインナリードを製造することができる。
【００２５】
【発明の効果】以上の発明から明らかなように、本発明
は、インナリードを２回又はそれ以上のエッチング若し
くはプレス加工又はこれらの組合せにより形成して所定
の幅及び断面積が得られるようにしたので、厚さ方向の
強度を確保することができ、したがってワイヤをボンデ
イングする際に、つぶれたり変形したりすることのない
リードフレームを得ることができる。
【００２６】また、インナリードの加工に際してインナ
リードがねじれたり変形したりすることがないので、ワ
イヤを確実に接続することができ、接続不良などを生ず
るおそれがない。
【図面の簡単な説明】
【図１】本発明に係るリードフレームの製造方法の実施
例の説明図である。
【図２】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図３】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図４】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図５】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図６】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図７】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図８】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図９】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図１０】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図１１】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図１２】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図１３】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図１４】半導体素子とインナリードとの接続状態を示
す模式図である。
【図１５】インナリードの寸法を説明するための模式図
である。
【図１６】エッチングにより製造した従来のインナリー
ドの断面図である。
【図１７】プレス加工により製造した従来のインナリー
ドの断面図である。
【図１８】プレス加工により製造した従来のインナリー
ドの断面図である。
【符号の説明】
１　　リードフレーム素材 ２　　レジスト ３〜３ｎ　　インナリード

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　半導体素子が搭載されるダイパッドと
    、ワイヤにより前記半導体素子の電極とそれぞれ接続さ
    れる多数のインナリードとを有し、前記インナリードを
    ２回又はそれ以上のホトリゾグラフィ技術によるエッチ
    ング若しくはプレス加工又はこれらの組合せによって形
    成したことを特徴とするリードフレーム。
  2. 【請求項２】　　半導体素子が搭載されるダイパッドと
    、ワイヤにより前記半導体素子の電極とそれぞれ接続さ
    れる多数のインナリードとからなるリードフレームをリ
    ードフレーム素材から製造する工程において、２回又は
    それ以上のホトリゾグラフィ技術によるエッチング若し
    くはプレス加工またはこれらの組合せによって前記イン
    ナリードを形成することを特徴とするリードフレームの
    製造方法。
  3. 【請求項３】　　リードフレーム素材の両面からそれぞ
    れエッチングにより底部が互いに重なり合うように溝を
    形成することを特徴とする請求項２記載のリードフレー
    ムの製造方法。
  4. 【請求項４】　　リードフレーム素材の一方の面にエッ
    チングにより溝を形成し、ついでエッチングまたはプレ
    ス加工により前記溝の底部から他方の面に達するスリッ
    トを形成することを特徴とする請求項２記載のリードフ
    レームの製造方法。
  5. 【請求項５】　　リードフレーム素材の両面からエッチ
    ングにより底部が互いに干渉しないように溝を形成し、
    ついでこれら両溝の底部間をエッチング又はプレス加工
    によるスリットで連結することを特徴とする請求項２記
    載のリードフレームの製造方法。
  6. 【請求項６】　　リードフレーム素材の一方の面からプ
    レス加工により厚さのほぼ２分の１の深さの溝を形成し
    、ついでエッチング又はプレス加工により前記溝の底部
    から他方の面に達するスリットを形成することを特徴と
    する請求項２記載のリードフレームの製造方法。
JP3071132A 1991-04-03 1991-04-03 リードフレーム及びその製造方法 Expired - Fee Related JP3018542B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3071132A JP3018542B2 (ja) 1991-04-03 1991-04-03 リードフレーム及びその製造方法
US07/851,756 US5230144A (en) 1991-04-03 1992-03-16 Method of producing lead frame
KR1019920005273A KR920020684A (ko) 1991-04-03 1992-03-30 리이드 프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3071132A JP3018542B2 (ja) 1991-04-03 1991-04-03 リードフレーム及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP31160199A Division JP3235606B2 (ja) 1999-11-01 1999-11-01 リードフレーム及びその製造方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
JPH04306867A true JPH04306867A (ja) 1992-10-29
JP3018542B2 JP3018542B2 (ja) 2000-03-13

Family

ID=13451747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3071132A Expired - Fee Related JP3018542B2 (ja) 1991-04-03 1991-04-03 リードフレーム及びその製造方法

Country Status (3)

Country Link
US (1) US5230144A (ja)
JP (1) JP3018542B2 (ja)
KR (1) KR920020684A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253201A (ja) * 2008-04-10 2009-10-29 Sumitomo Metal Mining Co Ltd リード露出型パッケージ用リードフレーム、その成形加工方法、及び成形加工に用いるプレス金型
US7696082B2 (en) 2007-01-23 2010-04-13 Seiko Epson Corporation Semiconductor device manufacturing method, semiconductor device, and wiring board
JP2010135718A (ja) * 2008-11-07 2010-06-17 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム及びその製造方法及びそれを用いたｌｅｄ発光素子
JP2010192857A (ja) * 2009-02-20 2010-09-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
JP2010272565A (ja) * 2009-05-19 2010-12-02 Toppan Printing Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体発光装置
JP2014022399A (ja) * 2012-07-12 2014-02-03 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法
US9088262B2 (en) 2011-03-03 2015-07-21 Seiko Epson Corporation Vibrating device, method for manufacturing vibrating device, and electronic apparatus
JP2017092500A (ja) * 2017-02-15 2017-05-25 大日本印刷株式会社 Ｌｅｄ用リードフレーム、光半導体装置、およびｌｅｄ用リードフレームの製造方法
JP2018014397A (ja) * 2016-07-20 2018-01-25 大日本印刷株式会社 リードフレームおよび半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275764A (ja) * 1993-03-19 1994-09-30 Fujitsu Miyagi Electron:Kk リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US6429050B1 (en) 1997-12-18 2002-08-06 Texas Instruments Incorporated Fine pitch lead frame and method
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US6309910B1 (en) 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
MY136216A (en) * 2004-02-13 2008-08-29 Semiconductor Components Ind Method of forming a leadframe for a semiconductor package
WO2010036051A2 (en) * 2008-09-25 2010-04-01 Lg Innotek Co., Ltd. Structure and manufacture method for multi-row lead frame and semiconductor package
US20110108966A1 (en) * 2009-11-11 2011-05-12 Henry Descalzo Bathan Integrated circuit packaging system with concave trenches and method of manufacture thereof
US10497602B2 (en) 2016-08-01 2019-12-03 Semiconductor Components Industries, Llc Process of forming an electronic device including forming an electronic component and removing a portion of a substrate
TWI676252B (zh) * 2018-07-23 2019-11-01 長華科技股份有限公司 導線架及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824020B2 (ja) * 1979-12-13 1983-05-18 株式会社東芝 半導体装置
JPS5987845A (ja) * 1982-11-10 1984-05-21 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法
JPS63128739A (ja) * 1986-11-19 1988-06-01 Nec Corp リ−ドフレ−ムの製造方法
JPH02209355A (ja) * 1989-02-09 1990-08-20 Yokohama Rubber Co Ltd:The 巻物自動掛替え方法
JPH02244663A (ja) * 1989-03-16 1990-09-28 Toppan Printing Co Ltd リードフレームの製造方法
JPH02284453A (ja) * 1989-04-26 1990-11-21 Toppan Printing Co Ltd 半導体集積回路用リードフレームの製造方法
JPH036048A (ja) * 1989-06-02 1991-01-11 Toppan Printing Co Ltd リードフレーム及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696082B2 (en) 2007-01-23 2010-04-13 Seiko Epson Corporation Semiconductor device manufacturing method, semiconductor device, and wiring board
JP2009253201A (ja) * 2008-04-10 2009-10-29 Sumitomo Metal Mining Co Ltd リード露出型パッケージ用リードフレーム、その成形加工方法、及び成形加工に用いるプレス金型
JP2010135718A (ja) * 2008-11-07 2010-06-17 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム及びその製造方法及びそれを用いたｌｅｄ発光素子
JP2010192857A (ja) * 2009-02-20 2010-09-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
JP2010272565A (ja) * 2009-05-19 2010-12-02 Toppan Printing Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体発光装置
US9088262B2 (en) 2011-03-03 2015-07-21 Seiko Epson Corporation Vibrating device, method for manufacturing vibrating device, and electronic apparatus
JP2014022399A (ja) * 2012-07-12 2014-02-03 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法
JP2018014397A (ja) * 2016-07-20 2018-01-25 大日本印刷株式会社 リードフレームおよび半導体装置
JP2017092500A (ja) * 2017-02-15 2017-05-25 大日本印刷株式会社 Ｌｅｄ用リードフレーム、光半導体装置、およびｌｅｄ用リードフレームの製造方法

Also Published As

Publication number Publication date
US5230144A (en) 1993-07-27
KR920020684A (ko) 1992-11-21
JP3018542B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
JPH04306867A (ja) リードフレーム及びその製造方法
JPS5856360A (ja) Ｉｃ用リ−ドフレ−ム及びその製造方法
EP0701280B1 (en) Lead frame and process of producing it
JP3235606B2 (ja) リードフレーム及びその製造方法、並びに半導体装置
JPH03296254A (ja) リードフレーム
JPS5933982B2 (ja) リ−ドフレ−ムの製造方法
JPH02105448A (ja) リードフレーム
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS62168615A (ja) 半導体装置のダイパツト成形金型
JPH0314263A (ja) リードフレームの製造方法
JPS63308358A (ja) リ−ドフレ−ム
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JP4111499B2 (ja) リードフレーム
JPH0620106B2 (ja) リ−ドフレ−ムの製造方法
JPH0645497A (ja) 半導体装置およびその製造方法
JPH0774301A (ja) 狭ピッチリードフレームの製造方法
JPH0821658B2 (ja) リードフレームの製造方法
JP3420709B2 (ja) Ｌｏｃタイプのリードフレーム及びその製造方法
JPH02159752A (ja) リードフレーム
JPS63128739A (ja) リ−ドフレ−ムの製造方法
JPH03136270A (ja) リードフレーム
JPH03188655A (ja) リードフレームの製造方法
JP2004031775A (ja) リードフレーム及びその製造方法
JPS6232623B2 (ja)
JPH036048A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees