JP2004031775A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP2004031775A
JP2004031775A JP2002187878A JP2002187878A JP2004031775A JP 2004031775 A JP2004031775 A JP 2004031775A JP 2002187878 A JP2002187878 A JP 2002187878A JP 2002187878 A JP2002187878 A JP 2002187878A JP 2004031775 A JP2004031775 A JP 2004031775A
Authority
JP
Japan
Prior art keywords
wire bonding
lead frame
width
lead
coining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002187878A
Other languages
English (en)
Inventor
Takahiro Ishibashi
石橋 貴弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2002187878A priority Critical patent/JP2004031775A/ja
Publication of JP2004031775A publication Critical patent/JP2004031775A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明の課題は、インナーリードの安定性が向上するとともにインナーリード先端のバラツキの発生を防止でき、良好なワイヤボンディングを行うことが可能なリードフレーム及びその製造方法を提供することにある。
【解決手段】本発明の請求項1のリードフレームによれば、インナーリード1iのボンディングワイヤ3が接続されるワイヤボンディング面1iwを有するワイヤボンディング部1ibは、リードフレーム母材の板厚の20%〜50%の深さのコイニングが施されていることを特徴としている。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造に用いられるリードフレーム及びその製造方法に係り、より詳細には多ピンのリードフレームに特に有効なリードフレーム及びその製造方法に関する。
【0002】
【従来の技術】
従来、半導体装置101Hは、要部断面図である図6に示すように、各半導体装置毎に形成されるリードフレーム101(図7参照)のダイパッド101p上に半導体素子102が搭載され、半導体素子102の電極とリードフレーム101のインナーリード101iとがボンディングワイヤ103を介して電気的に接続されており、該半導体素子102、ボンディングワイヤ103、インナーリード101i等が封止樹脂104によって樹脂封止され、樹脂封止体104Tが成形されている。
【0003】
各インナーリード101iは、それぞれ対応するアウターリード101oに連続しており、該アウターリード101oは半導体素子102の各電極を外部結線するためのものであり樹脂封止体104Tの外部に露出している。
【0004】
上述のリードフレーム101は、図7に示すように、各半導体装置が搭載されるダイパッド101pが複数のサポートバー101sによって支持され中心に配置されており、該ダイパッド101pに向って延伸し囲繞する態様で多数のインナーリード101iが配設されている。
【0005】
該インナーリード101iは、タイバー101tによってガイドレール101gに支持されており、それぞれの延在方向に配設されるアウターリード101oに接続されている。
【0006】
リードフレーム101は、例えば複数のリードフレーム101が図7の左右方向に一列に行列状に集合したリードフレーム体(図示せず)として、所定の形状の良導体の薄板材料、銅板等をエッチングなどにより製造している。
【0007】
このように、薄板材料をエッチングしてリードフレーム101を製造する場合、薄板材料の表裏面から均等にエッチングを行うという方法が一般的である。
【0008】
ところで、近年、半導体装置の高集積化に伴ないリードフレームの小型化、多ピン化が要求されており、隣接するインナーリード間のピッチが微小になっている。
【0009】
そのため、従来のエッチング方法では、隣接するインナーリード間ピッチが微小になるに従い、インナーリード101iにおけるワイヤボンディング面101iw(図6参照)において、ワイヤボンディングに必要なインナーリード101iのリード幅rw0 (図7参照)を確保できないようになってきた。
【0010】
そこで、特にインナーリード間のピッチが0.16mm以下の微細なパターンを形成する場合においては、図9(a)に示すように、インナーリード101iのワイヤボンディング面101iwの幅rw0がその裏面101iu(図6参照)の幅ru0より幅広になるようにエッチングを行うことによりインナーリード101iのリード幅rw0を確保する方法が用いられている。
【0011】
しかし、この方法によると、ワイヤボンディング面101iwの幅rw0はある程度確保できるものの、ワイヤボンディング面101iwの幅rw0とその裏面101iuの幅ru0との比率は一般的に60%、すなわち1:0.6程度である。
【0012】
このように、裏面101iuの幅ru0が小さい形状のインナーリード101iは、強度が弱く実際にワイヤボンディングを行う際には不安定であり、ワイヤボンディング時の衝撃によりインナーリード101iがその長手方向廻りに転んでしまったり、超音波振動により横振れが発生したりして、良好にワイヤボンディングが行えないという問題がある。
【0013】
上記問題を解決する手段として、エッチング後にインナーリード101iのワイヤボンディング面101iwをコイニングして、インナーリード101iの表裏面の幅を大きくする方法が採用されている。
【0014】
この製造方法としては、まず、図8(a)に示すように、インナーリード101i先端を連結片101irにて連結した状態で形成する。
【0015】
続いて、図8(b)に示すように、斜線部で示すワイヤボンディング予定領域B0 (図9 (a)にその断面を示す)を、インナーリード101iの先端縁部101icに沿うラインであるカットライン(図7参照)を含んでコイニングパンチによりリードフレーム101板材の板厚t0の10%程度の約10μmのコイニングを行う。なお、図9(b)にコイニング後のインナーリード101iのワイヤボンディング予定領域B0の断面を示す。
【0016】
続いて、図8(c)に示すように、カットラインから切断してインナーリード101iの先端縁部101icを形成してそれぞれのインナーリード101iに分離する。
【0017】
【発明が解決しようとする課題】
ところで、従来の方法では、図10に示すように、リードフレーム101板材の板厚t0の10%程度の約10μmのコイニングにとどまっていたため、インナーリード101iのワイヤボンディング面101iwの幅rw0の十分な確保、及びワイヤボンディング時のインナーリード101iの安定性の向上については十分な効果を奏することができない。
【0018】
また、リードフレーム101板材の板厚t0の10%程度以上より深くコイニングを行うと連結片101irを分離した後に、コイニング加工時のインナーリード101iにおける残留応力が解放されインナーリード101i先端がばらついてしまうため、これ以上の深さのコイニングは事実上、不可能となっている。
【0019】
本発明は上記実状に鑑み、インナーリードの安定性が向上するとともにインナーリード先端のバラツキの発生を防止でき、良好なワイヤボンディングを行うことが可能なリードフレーム及びその製造方法の提供を目的とする。
【0020】
【課題を解決するための手段】
上記目的を達成するべく、本発明の請求項1に関わるリードフレームは、半導体素子が搭載されるダイパッドと、半導体素子の電極とボンディングワイヤを介して接続され、ダイパッドに向って延伸する複数のインナーリードとを備え、エッチングで形成されるリードフレームであって、インナーリードのボンディングワイヤが接続されるワイヤボンディング面を有するワイヤボンディング部は、リードフレーム母材の板厚の20%〜50%の深さのコイニングが施されていることを特徴としている。
【0021】
本発明の請求項2に関わるリードフレームは、請求項1に記載のリードフレームにおいて、ワイヤボンディング部におけるワイヤボンディング裏面の幅は、ワイヤボンディング面の幅に対し少なくとも90%以上であることを特徴としている。
【0022】
本発明の請求項3に関わるリードフレームは、請求項1または請求項2に記載のリードフレームにおいて、ワイヤボンディング部の厚さ方向の断面において、中間部の幅は、ワイヤボンディング面の幅およびワイヤボンディング裏面の幅より大きいことを特徴としている。
【0023】
本発明の請求項4に関わるリードフレームは、請求項1から請求項3のうち何れか一項に記載のリードフレームにおいて、ワイヤボンディング部におけるワイヤボンディング面の平坦部の幅は、コイニング加工前の幅より約10%大きいことを特徴としている。
【0024】
本発明の請求項5に関わるリードフレームの製造方法は、半導体素子が搭載されるダイパッドと、半導体素子の電極とボンディングワイヤを介して接続され、ダイパッドに向って延伸する複数のインナーリードとを備えるリードフレームの製造方法であって、インナーリードにおけるボンディングワイヤが接続されるワイヤボンディング部のワイヤボンディング面の幅がワイヤボンディング裏面の幅より幅広であるとともに、複数のインナーリードの先端が互いに繋がれるとともにダイパッドと離隔された連結片を有するリードフレームパターンを、リードフレーム母材の表裏面からエッチングして形成するパターニング工程と、ワイヤボンディング部のワイヤボンディング面と連結片とを含む領域をダイパッドにかからないように、リードフレーム母材の板厚の20%〜50%の深さでコイニングを行うコイニング工程と、連結片をインナーリードから切断する工程とを含むことを特徴としている。
【0025】
【発明の実施の形態】
以下、実施例を示す図面に基づいて、本発明を詳細に説明する。
【0026】
本発明に関わる実施例のリードフレーム1(図1参照)が使用された半導体装置1Hは、要部断面図の図2に示すように、各半導体装置毎に形成されるリードフレーム1のダイパッド1p上に半導体素子2が搭載され、半導体素子2の電極とリードフレーム1におけるインナーリード1iのワイヤボンディング部1ibとがボンディングワイヤ3を介して電気的に接続されている。
【0027】
そして、該半導体素子2、ボンディングワイヤ3、インナーリード1i等が封止樹脂4によって樹脂封止され、樹脂封止体4Tが成形されている。
【0028】
各インナーリード1iは、それぞれ対応するアウターリード1oに連続しており、該アウターリード1oは半導体素子2の各電極を外部結線するためのものであり樹脂封止体4Tの外部に露出している。
【0029】
上記リードフレーム1は、図1に示すように、半導体素子2が搭載されるダイパッド1pが中心部に配置され複数のサポートバー1sによって支持されており、多数のインナーリード1iが該ダイパッド1pに向って延伸し囲繞する態様で配設されている。
【0030】
インナーリード1iは、一方端部の先端部域にボンディングワイヤ3が接続されるワイヤボンディング部1ibが薄肉に形成されており、他方端部はタイバー1tに接続されガイドレール1gに支持されている。
【0031】
インナーリード1iの一方端部のワイヤボンディング部1ibは、図4に示すように、リードフレーム1の母材である薄板材料の板厚t1の20%〜50%の深さのコイニングが施され薄肉に形成されている。
【0032】
そして、ワイヤボンディング部1ibの横断面図である図5(b)に示すように、ワイヤボンディング面1iwの幅rw2に対するワイヤボンディング裏面1iuの幅ru2の比率は90%以上、ここでは0.9rw2≦ru2<rw2と設定されており、その断面形状は、中間部の幅rc2がワイヤボンディング面1iwの幅rw2およびワイヤボンディング裏面1iuの幅ru2より大きな突出した形状に形成されている。
【0033】
一方、インナーリード1iの他方端部は、タイバー1tを介してそれぞれの延在方向に配設されるアウターリード1oに接続されている。
【0034】
各アウターリード1oは、一方端部がタイバー1tに接続され、他方端部がガイドレール1gに接続されている。
【0035】
なお、ガイドレール1g上には、製造工程において位置決めのため使用されるガイドホール1ghが複数、穿孔されている。
【0036】
次に、リードフレーム1の製造方法について説明する。
【0037】
まず、リードフレーム1の母材として銅系、鉄系等の所定形状の薄板材料を用意する。
【0038】
そして、該薄板材料の前処理後、レジストを塗布して所定のリードフレームが形成されるパターンを焼き付け、現像を行う。
【0039】
ここで、図5(a)に示すように、インナーリード1iのワイヤボンディング部1ibにおいて、ワイヤボンディング面1iwの幅rw1がワイヤボンディング裏面1iuの幅ru1より幅広(おおよそrw1:ru1=100:60程度)になるようにパターニングを行い、また、図3(a)に示すように、インナーリード1iの先端は連結片1irに繋がれるようにパターニングを行う。
【0040】
なお、連結片1irは、加工工程で発生する加工応力が解放され緩和されるようにダイパッド1pとは繋がらない態様でパターニングされている。
【0041】
続いて、薄板材料を表裏面からエッチングして、図3(a)に示すように、インナーリード1iの先端が連結片1irにて繋がれた所定のリードパターンを形成する。
【0042】
続いて、リードパターンが形成された薄板材料からレジストを剥離して、インナーリード1iのワイヤボンディング部1ib(図1参照)だけでなく、図3(b)に示すように、インナーリード1iの先端を繋ぐ連結片1irを含む領域B1を、薄板材料の板厚t1の20%〜50%の深さでコイニングを行う。
【0043】
このように、連結片1irを含む領域B1をコイニングを行うことにより、コイニングによる加工応力がインナーリード1iのワイヤボンディング部1ib内において平準化され、後工程で連結片を除去しそれぞれのインナーリード1iに分離した際に、インナーリード1i先端のバラツキが防止される。
【0044】
ここで、上述したように、連結片1irは、加工工程で発生する加工応力の緩和のためダイパッド1pとは繋がらないように形成されており、また、コイニング工程においてもコイニングパンチの先端がダイパッド1pにはかからないようにして、インナーリード1i先端に加わるコイニングによる応力が解放されるように構成されている。
【0045】
なお、望ましくは、インナーリード先端縁部1ic(図3(c)参照)に沿うカットライン(切断線)と連結片1irの先端縁部1ir1(図3(a)参照)との間の寸法は、0.5mm程度にするとよい。
【0046】
コイニングの理想的な深さについては、リードフレーム1の材質や形状などによって幅があるものの、20%よりも浅いコイニングであると本発明の効果は得られないし、50%よりも深くするとインナーリード1i内部に加工応力による歪が発生する。
【0047】
加工応力による歪は、インナーリード1i形状のバラツキの原因となるとともに、隣接するインナーリード1i間隔が狭い場合、インナーリード1iのコイニングにより潰れた部分が幅方向に広がり過ぎて、隣接するインナーリード1iに接触してしまう虞がある。
【0048】
これらのことより、発明者の実験によれば、コイニングの理想的な深さは薄板材料の板厚t1の30%前後が最適である。
【0049】
この程度の深さでコイニングした場合、ワイヤボンディング部1ibの横断面図である図5(b)に示すように、ワイヤボンディング部1ibのワイヤボンディング面1iwの幅rw2に対するワイヤボンディング裏面1iuの幅ru2の比率は90%以上となる。
【0050】
更に、図5(b)に示すワイヤボンディング部1ibの断面形状において、中間部の幅rc2がワイヤボンディング面1iwの幅rw2およびワイヤボンディング裏面1iuの幅ru2より突出した形状となる本発明の形状が得られ、本発明の理想的な効果が得られる。
【0051】
その後、必要に応じて、インナーリード1iのワイヤボンディング部1ib等にめっきを行い、インナーリード先端縁部1ic(図3(c)参照)に沿うカットラインで切断作業を行い、それぞれの連結片1irを除去してインナーリード1iのワイヤボンディング部1ibが解放された所定のリードフレーム1(図1、図3(c)参照)を形成する。
【0052】
なお、前記パターニング時、薄板材料にレジストを塗布することなく、シート状材料を圧着するラミネート法を用いてもよい。
【0053】
また、インナーリード1iにおけるワイヤボンディング部1ibのワイヤボンディング面1iwの幅rw2とワイヤボンディング裏面1iuの幅ru2との寸法差を設ける方法として、パターンによってワイヤボンディング面1iwを幅広にする以外に、ワイヤボンディング裏面1iu側のエッチング液の圧力を大きくすること等により、ワイヤボンディング面1iwをワイヤボンディング裏面1iuより幅広になるようにしてもよい。
【0054】
上記構成によれば、リードフレーム1の薄板材料の板厚t1の20%〜50%の深さでインナーリード1iのワイヤボンディング部1ibに対するコイニングを行うことにより、ワイヤボンディング面1iwの平坦部の幅rw2がコイニング前の元の幅より約10%拡張される。
【0055】
また、ワイヤボンディング部1ibにおけるワイヤボンディング面1iwの幅rw2に対するワイヤボンディング裏面1iuの幅ru2の比率を90%以上になるように形成すれば、インナーリード1iの強度が保持され安定性が向上し、ボンディング時のインナーリード1iの長手方向廻りの転びが防止できる。
【0056】
また、インナーリード1iにおけるワイヤボンディング部1ibの断面形状において、中間部の幅rc2をワイヤボンディング表面の幅rw2、裏面ru2より突き出した形状に形成することにより、ワイヤボンディング部1ibの幅方向の強度が増加し安定性が向上する。
【0057】
そのため、ボンディング時においてワイヤボンディング部1ibに超音波振動が発生してもワイヤボンディング部1ibの横振れが防止できる。
【0058】
更に、インナーリード1iから連結片1irを切断する以前に、ワイヤボンディング部1ibのみならず連結片1irをも含んだ領域をコイニングし、その後、該連結片1irをインナーリード1i先端から除去してそれぞれのインナーリード1iに分離することにより、薄板材料の板厚t1の20%〜50%の深さでコイニングを行った場合でもインナーリード1i先端のバラツキが発生しない。
【0059】
なお、上述の実施例においては、樹脂封止体4T外にアウターリード1oが露出する半導体装置1Hに使用されるリードフレーム1を例示したが、樹脂封止体の側面にリードを突出させることなく、樹脂封止体の底面に端子パッドが露出するタイプのSON(Small Outline Non−leaded package)、QFN(Quad Flat Non−leaded package)等のその他の半導体装置に使用されるリードフレームに、本発明に関わるリードフレーム及びその製造方法を有効に適用し得ることは言うまでもない。
【0060】
【発明の効果】
以上、詳述した如く、本発明の請求項1に関わるリードフレームによれば、インナーリードのボンディングワイヤが接続されるワイヤボンディング面を有するワイヤボンディング部は、リードフレーム母材の板厚の20%〜50%の深さのコイニングが施されていることを特徴としている。
【0061】
上記構成によれば、インナーリードの安定性が増加するリードフレームを実現できる。
【0062】
本発明の請求項2に関わるリードフレームによれば、ワイヤボンディング部におけるワイヤボンディング裏面の幅は、ワイヤボンディング面の幅に対し少なくとも90%以上であることを特徴としている。
【0063】
上記構成によれば、インナーリードの安定性が増加し、ワイヤボンディング時におけるインナーリードの転びを防止できる。
【0064】
本発明の請求項3に関わるリードフレームによれば、ワイヤボンディング部の厚さ方向の断面において、中間部の幅はワイヤボンディング面の幅およびワイヤボンディング裏面の幅より大きいことを特徴としている。
【0065】
上記構成によれば、インナーリードの水平方向の安定性が増加し、ワイヤボンディング時におけるインナーリードの横振れを防止できる。
【0066】
本発明の請求項4に関わるリードフレームによれば、ワイヤボンディング部におけるワイヤボンディング面の平坦部の幅は、コイニング加工前の幅より約10%大きいことを特徴としている。
【0067】
上記構成によれば、インナーリードの安定性が増加し、ワイヤボンディングが良好に行えるリードフレームが得られる。
【0068】
本発明の請求項5に関わるリードフレームの製造方法によれば、インナーリードにおけるボンディングワイヤが接続されるワイヤボンディング部のワイヤボンディング面の幅がワイヤボンディング裏面の幅より幅広であるとともに、複数のインナーリードの先端が互いに繋がれるとともにダイパッドと離隔された連結片を有するリードフレームパターンを、リードフレーム母材の表裏面からエッチングして形成するパターニング工程と、ワイヤボンディング部のワイヤボンディング面と連結片とを含む領域をダイパッドにかからないように、リードフレーム母材の板厚の20%〜50%の深さでコイニングを行うコイニング工程と、連結片をインナーリードから切断する工程とを含むことを特徴としている。
【0069】
上記構成によれば、ワイヤボンディング部のワイヤボンディング面と連結片とを含む領域をコイニングするので、インナーリード先端のバラツキが発生しない。
【0070】
また、リードフレームにおけるインナーリードの安定性が増加し、ワイヤボンディング時におけるインナーリードの転びおよび横振れを防止できる。
【図面の簡単な説明】
【図1】本発明に関わる実施例のリードフレームを示す平面図。
【図2】図1に示すリードフレームを使用した半導体装置を示す要部断面図。
【図3】(a)、(b)、および(c)は、図1に示すリードフレームにおけるインナーリードの加工工程を示す平面図。
【図4】図1に示すリードフレームにおけるインナーリードのワイヤボンディング部を示す斜視図。
【図5】(a)および(b)は、図1に示すリードフレームにおけるインナーリードのワイヤボンディング部のエッチング後の状態を示す横断面図、およびコイニング後の状態を示す横断面図。
【図6】従来の半導体装置を示す要部断面図。
【図7】図6に示す半導体装置に使用される従来のリードフレームを示す平面図。
【図8】従来のリードフレームにおけるインナーリードの加工工程を示す平面図。
【図9】(a)および(b)は、従来のリードフレームにおけるインナーリードのワイヤボンディング部のエッチング後の状態を示す横断面図、およびコイニング後の状態を示す横断面図。
【図10】従来のリードフレームにおけるインナーリードのワイヤボンディング部を示す斜視図。
【符号の説明】
1…リードフレーム、
1H…半導体装置、
1i…インナーリード、
1ib…ワイヤボンディング部、
1ir…連結片、
1iu…ワイヤボンディング裏面、
1iw…ワイヤボンディング面、
1p…ダイパッド、
2…半導体素子、
3…ボンディングワイヤ、
rc2…中間部の幅、
ru2…ワイヤボンディング裏面の幅、
rw2…ワイヤボンディング面の(平坦部の)幅。

Claims (5)

  1. 半導体素子が搭載されるダイパッドと、前記半導体素子の電極とボンディングワイヤを介して接続され、該ダイパッドに向って延伸する複数のインナーリードとを備え、エッチングで形成されるリードフレームであって、
    前記インナーリードの前記ボンディングワイヤが接続されるワイヤボンディング面を有するワイヤボンディング部は、リードフレーム母材の板厚の20%〜50%の深さのコイニングが施されていることを特徴とするリードフレーム。
  2. 前記ワイヤボンディング部におけるワイヤボンディング裏面の幅は、前記ワイヤボンディング面の幅に対し少なくとも90%以上であることを特徴とする請求項1に記載のリードフレーム。
  3. 前記ワイヤボンディング部の厚さ方向の断面において、中間部の幅は、前記ワイヤボンディング面の幅およびワイヤボンディング裏面の幅より大きいことを特徴とする請求項1または請求項2に記載のリードフレーム。
  4. 前記ワイヤボンディング部におけるワイヤボンディング面の平坦部の幅は、コイニング加工前の幅より約10%大きいことを特徴とする請求項1から請求項3のうち何れか一項に記載のリードフレーム。
  5. 半導体素子が搭載されるダイパッドと、前記半導体素子の電極とボンディングワイヤを介して接続され、該ダイパッドに向って延伸する複数のインナーリードとを備えるリードフレームの製造方法であって、
    前記インナーリードにおける前記ボンディングワイヤが接続されるワイヤボンディング部のワイヤボンディング面の幅がワイヤボンディング裏面の幅より幅広であるとともに、前記複数のインナーリードの先端が互いに繋がれるとともにダイパッドと離隔された連結片を有するリードフレームパターンを、リードフレーム母材の表裏面からエッチングして形成するパターニング工程と、
    前記ワイヤボンディング部のワイヤボンディング面と前記連結片とを含む領域を前記ダイパッドにかからないように、前記リードフレーム母材の板厚の20%〜50%の深さでコイニングを行うコイニング工程と、
    前記連結片を前記インナーリードから切断する工程と
    を含むことを特徴とするリードフレームの製造方法。
JP2002187878A 2002-06-27 2002-06-27 リードフレーム及びその製造方法 Pending JP2004031775A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002187878A JP2004031775A (ja) 2002-06-27 2002-06-27 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002187878A JP2004031775A (ja) 2002-06-27 2002-06-27 リードフレーム及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004031775A true JP2004031775A (ja) 2004-01-29

Family

ID=31182781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002187878A Pending JP2004031775A (ja) 2002-06-27 2002-06-27 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004031775A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165262A (ja) * 2013-02-22 2014-09-08 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
CN113707634A (zh) * 2021-07-19 2021-11-26 中国电子科技集团公司第十三研究所 片式封装外壳

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165262A (ja) * 2013-02-22 2014-09-08 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
CN113707634A (zh) * 2021-07-19 2021-11-26 中国电子科技集团公司第十三研究所 片式封装外壳

Similar Documents

Publication Publication Date Title
US7183630B1 (en) Lead frame with plated end leads
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH04306867A (ja) リードフレーム及びその製造方法
JP2020205456A (ja) リードフレームおよびその製造方法
JP6772087B2 (ja) リードフレーム及びその製造方法
JP4522049B2 (ja) 半導体装置
JP6757274B2 (ja) リードフレーム及びその製造方法
JP2020053420A5 (ja)
JP2004031775A (ja) リードフレーム及びその製造方法
JP2957335B2 (ja) リードフレームの製造方法
JP4889169B2 (ja) 半導体装置およびその製造方法
JPH03296254A (ja) リードフレーム
JP2992985B2 (ja) リードフレーム及びその製造方法
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP5410465B2 (ja) 半導体装置および半導体装置の製造方法
JP4111499B2 (ja) リードフレーム
JP6191664B2 (ja) 半導体装置の多面付け体および半導体装置
JPH0444255A (ja) リードフレームの製造方法
JP2555989B2 (ja) 樹脂封止型半導体装置およびリードフレーム
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JPS63308358A (ja) リ−ドフレ−ム
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP2707153B2 (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212