JP2992985B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JP2992985B2
JP2992985B2 JP18396394A JP18396394A JP2992985B2 JP 2992985 B2 JP2992985 B2 JP 2992985B2 JP 18396394 A JP18396394 A JP 18396394A JP 18396394 A JP18396394 A JP 18396394A JP 2992985 B2 JP2992985 B2 JP 2992985B2
Authority
JP
Japan
Prior art keywords
lead frame
cross
etched
bonding area
sectional shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18396394A
Other languages
English (en)
Other versions
JPH0832012A (ja
Inventor
達夫 藤原
悦子 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP18396394A priority Critical patent/JP2992985B2/ja
Publication of JPH0832012A publication Critical patent/JPH0832012A/ja
Application granted granted Critical
Publication of JP2992985B2 publication Critical patent/JP2992985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、インナーリードのボン
ディングエリアの平坦巾を確保するためにコイニング処
理が施されたリードフレームに関する。
【0002】
【従来の技術】近年、リードフレームの製造方法として
フォトリソグラフ法を利用するものが一般的となってい
る。この方法は、帯状の金属材料の両面にフォトレジス
ト層を設け、そのレジスト層をリードフレームパターン
マスクを介して露光し、現像し、べーキングすることに
よりリードフレームパターンレジスト層を形成し、更
に、塩化第二鉄水溶液などのエッチング液を金属材料の
両面に噴射することにより、リードフレームをエッチン
グするものである。
【0003】しかし、近年のリードフレームのインナー
リードについては狭ピッチ化が進み、インナーリードの
ボンディングエリアの断面図である図5(a)に示すよ
うに、ボンディングエリアの表面51が狭くなり、その
平坦巾を十分に確保することが困難となってきた。
【0004】このため、インナーリードのボンディング
エリア部分をコイニング処理することにより、当該部分
を圧潰して平坦巾を拡げることが行われている。
【0005】
【発明が解決しようとする課題】しかしながら、コイニ
ング処理前のインナーリードのボンディングエリアの断
面形状が、図5(a)に示すように、全体として厚みt
に対して中間部巾(最大幅)W1が小さく、しかも、中
間部巾W1に比べ、上下端部巾W2が狭くなっているた
めに、そのエリアにコイニング処理を施した場合、図5
(b)〜(d)に示すように、圧潰したときに捩じれた
り横ずれしたりする。そのため、得られる断面形状が一
定せず、しかも、図5(c)あるいは(d)に示すよう
な断面形状となった場合には、例えばワイヤーボンディ
ング時にインナーリードが捩じれたり転んだりしてボン
ディング不良が生ずるという問題があった。また、ボン
ディングエリア位置も所定の位置からずれ、ボンディン
グ位置精度自体が低下するという問題もあった。更に、
保存時や運搬時にインナーリード同士が引っ掛かって変
形しやすいという問題もあった。
【0006】本発明は、このような従来技術の課題を解
決しようとするものであり、コイニング処理した後のイ
ンナーリードのボンディングエリアの断面形状が、ボン
ディング不良を起こさず、しかもボンディング位置精度
を低下させないような形状のリードフレーム及びその製
造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明者は、インナーリ
ードのボンディングエリアにハーフエッチング部を設
け、その部分をコイニング処理することにより、その部
分が略矩形の断面形状となることを見出し、本発明を完
成させるに至った。
【0008】即ち、本発明は、インナーリードのボンデ
ィングエリアにハーフエッチング部を有し、ハーフエッ
チング部の先端がハーフエッチング面側からコイニング
されることにより、そのハーフエッチング部先端の断面
形状が略矩形となっていることを特徴とするリードフレ
ームを提供する。
【0009】また、本発明は、上述のリードフレームの
製造方法であって、リードフレーム用金属板状材料をエ
ッチングしてインナーリードを形成する際に、インナー
リードのボンディングエリアにハーフエッチング部を形
成し、そのハーフエッチング部の先端を、そのハーフエ
ッチング面側からコイニングすることにより、そのハー
フエッチング部先端の断面形状を略矩形とすることを特
徴とするリードフレームの製造方法を提供する。
【0010】以下、本発明のリードフレーム及びその製
造方法を図面を参照しながら詳細に説明する。図1は、
本発明のリードフレームのインナーリードの先端部のボ
ンディングエリア付近の平面図(同図(a))、側面図
(同図(b))及びx−x断面図(同図(c))であ
る。また、図2は、本発明のリードフレームの製造方法
を説明するための製造工程図である。
【0011】本発明のリードフレームは、図1(a)及
び(b)に示すように、インナーリードの先端部(ボン
ディングエリア)にハーフエッチング部Aが設けられて
おり、そのハーフエッチング部の断面形状が、図1
(c)に示すように、略矩形であるという特徴を有す
る。このようにその断面形状が略矩形であるため、ボン
ディング時に捩じれたり転んだりすることを防止でき、
そのためボンディング不良の発生を抑制することができ
る。
【0012】本発明のリードフレームにおいては、ボン
ディングエリアにハーフエッチング部Aが形成されてい
ることが必須となっている。この理由は、後述するよう
に、その断面形状を略矩形とするためのコイニング処理
の際に、インナーリードが捩じれたり横ずれしたりしな
いようにするために、コイニング処理前のボンディング
エリアの断面形状をほぼ左右対称な台形形状とすること
が好ましい。この点については、図2の説明において更
に詳細に説明する。
【0013】なお、本発明のリードフレームはそのイン
ナーリードに特徴を有するが、他の発明の構成要素、例
えば、インナーリードやアウターリードのピッチ、形
状、素材、サイズなどや、アイランドの有無、形状など
については、特に制限はなく、公知技術を適宜適用する
ことができる。
【0014】次に、本発明のリードフレームの製造方法
について説明する。
【0015】まず、42%ニッケル鉄合金などのリード
フレーム用の金属板状材料1を用意する(図2
(a))。そして、その両面にフォトレジスト層2a及
び2bを形成する(図2(b))。フォトレジスト層2
a及び2bとしては、通常のネガ型もしくはポジ型のフ
ォトレジストを使用して形成することができる。フォト
レジスト層2a及び2bの厚みも適宜決定することがで
きる。
【0016】このフォトレジスト層2a及び2bを、そ
の上に配されたリードフレームパターンマスク(図示せ
ず)を介して常法により露光し、現像し、ベーキングす
ることによりパターニングする。このとき、インナーリ
ードの先端部のボンディングエリアに相当する部分がハ
ーフエッチングされるように、片面のフォトレジスト層
2aの一部B(図中点線)が残らないようにパターニン
グして、金属板状材料を露出させる(図2(c))。
【0017】次に、このパターニングされたフォトレジ
スト層2a及び2bをマスクとして塩化第二鉄水溶液な
どのエッチング液を金属板状材料1の両面にスプレーし
てエッチングし、常法によりフォトレジスト層2a及び
2bを除去する。こうして、パターニングされたインナ
ーリードは、先端部にハーフエッチング部Aが形成され
たものとなる(平面図(同図(d1)、側面図(同図
(d2)、x−x断面図(同図(d3))。ここで、ハ
ーフエッチングされた部分の断面形状は、図2(d3)
に示すように、ハーフエッチング面側の表面1aから裏
面1bに向かって徐々に巾が広くなる。
【0018】次に、ハーフエッチング部Aに、ハーフエ
ッチング面側からコイニング処理を施すことにより、ハ
ーフエッチング部Aの断面形状を略矩形にする(平面図
(同図(e1)、側面図(同図(e2)、x−x断面図
(同図2(e3))。
【0019】このようにして得られる本発明のリードフ
レームに、半導体チップを搭載して、半導体チップとイ
ンナーリードとをワイヤーボンディング法やバンプボン
ディング法などに接続することにより半導体装置とな
る。
【0020】
【作用】本発明のリードフレームは、そのインナーリー
ドのボンディングエリアの断面形状が略矩形であるため
に、インナーリードを捩る方向に加えられる力に対して
効果的に抗することが可能となる。また、断面形状が略
矩形であるため、底面と上面とボンディングエリアとの
位置ずれが発生しない。従って、ボンディング位置精度
を低下させないようにすることが可能となる。
【0021】また、本発明のリードフレームの製造方法
においては、リードフレームのボンディングエリアをま
ずハーフエッチングする。これにより、エッチング後の
ボンディングエリアの断面形状を台形とすることができ
る。そして、このような台形の断面形状を有するボンデ
ィングエリアをコイニングする。従って、断面形状を台
形から略矩形に圧潰することが可能となる。
【0022】
【実施例】以下、本発明を以下の実施例により具体的に
説明する。
【0023】厚さ0.15mmの42%ニッケル鉄合金
を、フォトリソグラフ法を利用して塩化第二鉄水溶液に
よりエッチングして、図3(平面図(a)、側面図
(b)、x−x断面図(c))に示すような大きさ(上
面巾Wa=0.04mm、底面巾Wb=0.06mm、
ハーフエッチング長L1=0.8mm、ハーフエッチン
グ部厚T1=0.07〜0.10mm、インナーリード
厚T2=0.15mm)のハーフエッチング部を先端に
有する180μmピッチのインナーリードにパターニン
グした。
【0024】次に、このハーフエッチング部に、5tプ
レス機を用いてコイニング処理を施したところ、厚みが
0.01〜0.02mm程度薄くなり、図4(平面図
(a)、側面図(b)、x−x断面図(c))に示すよ
うな大きさ(上面巾Wa=0.09mm、底面巾Wb=
0.10mm、ハーフエッチング長L1=0.8mm、
コイニング長L2=0.5mm、コイニング処理ハーフ
エッチング部厚T3=0.04〜0.06mm、コイニ
ング厚T4=0.01〜0.02mm、インナーリード
厚T2=0.15mm)の略矩形の断面形状を有するリ
ードフレームを得た。
【0025】得られたリードフレームに対し、半導体チ
ップを搭載し、ワイヤーボンディングしたところ、ボン
ディング不良を起こすことなく、正確且つ強固にボンデ
ィングすることができた。
【0026】
【発明の効果】本発明のリードフレームは、インナーリ
ードのボンディングエリアに設けられたハーフエッチン
グ部の断面形状が矩形となっているために、ボンディン
グ不良を起こさず、しかもボンディング位置精度が低下
しない。また、本発明のリードフレームの製造方法によ
れば、インナーリードのボンディングエリアの断面形状
を略矩形とすることができる。
【図面の簡単な説明】
【図1】本発明のリードフレームの先端部の平面図(同
図(a))と側面図(同図(b))と断面図(同図
(c))である。
【図2】本発明のリードフレームの製造方法の説明図で
ある。
【図3】コイニング処理前の実施例のリードフレームの
インナーリードの先端部の平面図(同図(a))と側面
図(同図(b))と断面図(同図(c))である。
【図4】コイニング処理後の実施例のリードフレームの
インナーリードの先端部の平面図(同図(a))と側面
図(同図(b))と断面図(同図(c))である。
【図5】従来のリードフレームのインナーリードのボン
ディングエリアの断面図である。
【符号の説明】
1 リードフレーム用の金属板状材料 2a、2b フォトレジスト層 A ハーフエッチング部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 インナーリードのボンディングエリアに
    ハーフエッチング部を有し、ハーフエッチング部の先端
    がハーフエッチング面側からコイニングされることによ
    り、そのハーフエッチング部先端の断面形状が略矩形と
    なっていることを特徴とするリードフレーム。
  2. 【請求項2】 請求項1記載のリードフレームの製造方
    法において、リードフレーム用金属板状材料をエッチン
    グしてインナーリードを形成する際に、インナーリード
    のボンディングエリアにハーフエッチング部を形成し、
    そのハーフエッチング部の先端を、そのハーフエッチン
    グ面側からコイニングすることにより、そのハーフエッ
    チング部先端の断面形状を略矩形とすることを特徴とす
    るリードフレームの製造方法。
JP18396394A 1994-07-12 1994-07-12 リードフレーム及びその製造方法 Expired - Fee Related JP2992985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18396394A JP2992985B2 (ja) 1994-07-12 1994-07-12 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18396394A JP2992985B2 (ja) 1994-07-12 1994-07-12 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0832012A JPH0832012A (ja) 1996-02-02
JP2992985B2 true JP2992985B2 (ja) 1999-12-20

Family

ID=16144890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18396394A Expired - Fee Related JP2992985B2 (ja) 1994-07-12 1994-07-12 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP2992985B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538290B2 (ja) * 1997-01-09 2004-06-14 株式会社ルネサステクノロジ 配線部材およびこれを有するリードフレーム
JP2003051575A (ja) * 2001-08-07 2003-02-21 Sumitomo Metal Mining Co Ltd ハーフエッチング面の成型方法
KR100799201B1 (ko) * 2001-08-10 2008-01-29 삼성테크윈 주식회사 칩 스케일 패키지와, 칩 스케일 패키지용 리이드 프레임과이의 제조방법
JP2015154042A (ja) * 2014-02-19 2015-08-24 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017017086A (ja) * 2015-06-29 2017-01-19 Shマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JPH0832012A (ja) 1996-02-02

Similar Documents

Publication Publication Date Title
US5939774A (en) Semiconductor lead frame
JPH04306867A (ja) リードフレーム及びその製造方法
JPH08222682A (ja) リードフレームおよびその製造方法
JP3257904B2 (ja) リードフレームとその製造方法
JP2992985B2 (ja) リードフレーム及びその製造方法
US6008068A (en) Process for etching a semiconductor lead frame
JP2632456B2 (ja) リードフレームの製造方法
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS5824020B2 (ja) 半導体装置
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH0222851A (ja) 半導体装置用リードフレームおよびその製造方法
JP2539548B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JPS62165348A (ja) 半導体装置
JP2679913B2 (ja) リードフレームの製造方法
JP2004031775A (ja) リードフレーム及びその製造方法
JPH0458695B2 (ja)
JP2707153B2 (ja) リードフレームの製造方法
JPS59150439A (ja) 半導体装置
JPH04217324A (ja) 半導体装置の製造方法
JPH0837272A (ja) リードフレーム及びその製造方法
JP3420709B2 (ja) Locタイプのリードフレーム及びその製造方法
JP2632464B2 (ja) リードフレームの製造方法
KR100379094B1 (ko) 반도체패키지용 리드프레임의 구조 및 그 제조방법
JPH01150347A (ja) 半導体装置製造用リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees