JPH08222682A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JPH08222682A
JPH08222682A JP4791995A JP4791995A JPH08222682A JP H08222682 A JPH08222682 A JP H08222682A JP 4791995 A JP4791995 A JP 4791995A JP 4791995 A JP4791995 A JP 4791995A JP H08222682 A JPH08222682 A JP H08222682A
Authority
JP
Japan
Prior art keywords
lead
inner lead
lead frame
tip
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4791995A
Other languages
English (en)
Inventor
Junichi Yamada
淳一 山田
Tomoe Kami
智江 上
Masaru Sasaki
賢 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP4791995A priority Critical patent/JPH08222682A/ja
Publication of JPH08222682A publication Critical patent/JPH08222682A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】 半導体装置の多端子化に対応でき、且つ、ア
センブリ工程や実装工程等の後工程にも対応できる高精
細なリードフレームを提供する。 【構成】 半導体素子をバンプを介してインナーリード
先端部に搭載し、インナーリードと一体となって延設し
たアウターリードにより半導体素子と外部回路とを電気
的に接続する、樹脂封止型半導体装置用リードフレーム
であって、インナーリード先端部は、板厚がリードフレ
ームの他の部分の板厚よりも薄く、断面形状が略方形で
あり、且つ、該インナーリード先端部の1面はリードフ
レームの他の部分の面に平行で、前記インナーリードの
他の3面は凹状に形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,半導体素子をバンプを
介してインナーリード先端部に搭載するための樹脂封止
型半導体装置用リードフレームとその製造方法に関す
る。特に、フリップチップ法により半導体素子をインナ
ーリード先端部に搭載するためのリードフレームに関す
る。
【0002】
【従来の技術】従来より用いられている樹脂封止型の半
導体装置(プラスチックリードフレームパッケージ)
は、一般に図6(a)に示されるような構造であり、半
導体装置60は、半導体素子を42%ニッケル−鉄合金
等からなるリードフレームに搭載した後に、樹脂65に
より封止してパッケージとしたもので、半導体素子61
の電極パッド66に対応できる数のインナーリード63
を必要とするものである。そして、半導体素子61を搭
載するダイパッド部62や周囲の回路との電気的接続を
行うためのアウターリード部64、アウターリード部6
4に一体となったインナーリード部63、該インナーリ
ード部63の先端部と半導体素子61の電極パッド66
とを電気的に接続するためのワイヤ67、半導体素子6
1を封止して外界からの応力、汚染から守る樹脂65等
からなっている。このようなリードフレームを利用した
樹脂封止型の半導体装置(プラスチックリードフレーム
パッケージ)においても、電子機器の軽薄短小化の時流
と半導体素子の高集積化に伴い、小型薄型化かつ電極端
子の増大化が顕著で、その結果、樹脂封止型半導体装
置、特にQFP(Quad Flat Packag
e)及びTQFP(Thin Quad Flat P
ackage)等では、リードの多ピン化が著しくなっ
てきた。上記の半導体装置に用いられるリードフレーム
は、微細なものはフオトリソグラフイー技術を用いたエ
ッチング加工方法により作製され、微細でないものはプ
レスによる加工方法による作製されるのが一般的であっ
たが、このような半導体装置の多ピン化に伴い、リード
フレームにおいても、インナーリード部先端の微細化が
進み、微細なものに対しては、プレスによる打ち抜き加
工によらず、リードフレーム部材の板厚が0.25mm
程度のものを用い、エッチング加工で対応してきた。こ
のエッチング加工方法の工程について以下、図5に基づ
いて簡単に述べておく。先ず、銅合金もしくは42%ニ
ッケル−鉄合金からなる厚さ0.25mm程度の薄板
(リードフレーム素材51)を十分洗浄(図5(a))
した後、重クロム酸カリウムを感光材とした水溶性カゼ
インレジスト等のフオトレジスト52を該薄板の両表面
に均一に塗布する。((図5(b)) 次いで、所定のパターンが形成されたマスクを介して高
圧水銀灯でレジスト部を露光した後、所定の現像液で該
感光性レジストを現像して(図5(c))、レジストパ
ターン53を形成し、硬膜処理、洗浄処理等を必要に応
じて行い、塩化第二鉄水溶液を主たる成分とするエッチ
ング液にて、スプレイにて該薄板(リードフレーム素材
51)に吹き付け所定の寸法形状にエッチングし、貫通
させる。(図5(d)) 次いで、レジスト膜を剥膜処理し(図5(e))、洗浄
後、所望のリードフレームを得て、エッチング加工工程
を終了する。このように、エッチング加工等によって作
製されたリードフレームは、更に、所定のエリアに銀メ
ッキ等が施される。次いで、洗浄、乾燥等の処理を経
て、インナーリード部を固定用の接着剤付きポリイミド
テープにてテーピング処理したり、必要に応じて所定の
量タブ吊りバーを曲げ加工し、ダイパッド部をダウンセ
ットする処理を行う。しかし、エッチング加工方法にお
いては、エッチング液による腐蝕は被加工板の板厚方向
の他に板幅(面)方向にも進むため、その微細化加工に
も限度があるのが一般的で、図5に示すように、リード
フレーム素材の両面からエッチングするため、ラインア
ンドスペース形状の場合、ライン間隔の加工限度幅は、
板厚の50〜100%程度と言われている。又、リード
フレームの後工程等のアウターリードの強度を考えた場
合、一般的には、その板厚は約0.125mm以上必要
とされている。この為、図5に示すようなエッチング加
工方法の場合、リードフレームの板厚を0.15mm〜
0.125mm程度まで薄くすることにより、ワイヤボ
ンデイングのための平坦幅が少なくとも70〜80μm
必要であることより、0.165mmピッチ程度の微細
なインナーリード部先端のエッチングによる加工を達成
してきたが、これが限度とされていた。
【0003】しかしながら、近年、樹脂封止型半導体装
置は、小パッケージでは、電極端子であるインナーリー
ドのピッチが0.165mmピッチを経て、既に0.1
5〜0.13mmピッチまでの狭ピッチ化要求がでてき
た事と、エッチング加工において、リード部材の板厚を
薄した場合には、アセンブリ工程や実装工程といった後
工程におけるアウターリードの強度確保が難しいという
点から、単にリード部材の板厚を薄くしてエッチング加
工を行う方法にも限界が出てきた。
【0004】これに対応する方法として、アウターリー
ドの強度を確保したまま微細化を行う方法で、インナー
リード部分をハーフエッチングもしくはプレスにより薄
くしてエッチング加工を行う方法が提案されている。し
かし、プレスにより薄くしてエッチング加工をおこなう
場合には、後工程においての精度が不足する(例えば、
めっきエリアの平滑性)、ボンデイング、モールデイン
グ時のクランプに必要なインナーリードの平坦性、寸法
精度が確保されない、製版を2度行なわなければならな
い等製造工程が複雑になる、等問題点が多くある。そし
て、インナーリード部分をハーフエッチングにより薄く
してエッチング加工を行う方法の場合にも、製版を2度
行なわなければならず、製造工程が複雑になるという問
題があり、いずれも実用化には、未だ至っていないのが
現状である。
【0005】一方、樹脂封止型半導体装置の多端子化に
対応すべく、上記のリードフレームを用いて半導体素子
の端子部とリードフレームのインナーリード先端部とを
ワイヤボンデイングする方法とは異なる、半導体素子を
バンプを介して外部回路と接続するための導体上に搭載
するフリップチップ法が提案されている。この方法は、
一般には図7に示すように、セラミック材料よりなる基
板73上に配線(インナーリード)72を配し、その配
線(インナーリード)72の電極部(インナーリード先
端部)72A上に半導体素子70をバンプ71を介して
搭載するものである。しかしながら、この方法の場合、
電極部72Aが平坦であるため、半導体素子70と電極
部72Aとを重ね合わせて接続する時にバンプ71が電
極部72Aよりズレてしまい、電気的接続がうまくいか
ないという問題点があり、このフリップチップ法によ
り、リードフレームのインナーリード先端部に半導体素
子を搭載した、樹脂封止型半導体装置も考えられたが、
特に高精細なリードフレームを用いたものは実用に至っ
ていない。
【0006】
【発明が解決しようとする課題】このように、樹脂封止
型半導体装置の多端子化に対応でき、且つ、アセンブリ
工程や実装工程等の後工程にも対応できるリードフレー
ムが求められていた。本発明は、このような状況のも
と、半導体装置の多端子化に対応でき、且つ、後工程に
も対応できる高精細なリードフレームを提供しようとす
るものであり、、又、そのような高精細なリードフレー
ムの製造方法を提供しようとするものである。
【0007】
【課題を解決するための手段】本発明のリードフレーム
は、半導体素子をバンプを介してインナーリード先端部
に搭載し、インナーリードと一体となって延設したアウ
ターリードにより半導体素子と外部回路とを電気的に接
続する、樹脂封止型半導体装置用リードフレームであっ
て、インナーリード先端部は、板厚がリードフレームの
他の部分の板厚よりも薄く、断面形状が略方形であり、
且つ、該インナーリード先端部の1面はリードフレーム
の他の部分の面に平行で、前記インナーリードの他の3
面は凹状に形成されていることを特徴とするものであ
る。また、本発明のリードフレームの製造方法は、半導
体素子をバンプを介してインナーリード先端部に搭載
し、インナーリードに一体となって延設したアウターリ
ードにより半導体素子と外部回路とを電気的に接続す
る、樹脂封止型半導体装置用リードフレームであって、
半導体素子をバンプを介して搭載するインナーリード先
端部は、板厚をリードフレームの他の部分の板厚よりも
薄く、断面形状が略方形であり、前記インナーリード先
端部の1面はリードフレームの他の部分の面に平行で、
前記インナーリードの他の3面は凹状に形成されている
ことを特徴とするリードフレームをエッチングプロセス
によって作製する方法であって、少なくとも順に、
(A)リードフレーム素材の両面に感光性レジストを塗
布する工程、(B)前記リードフレーム素材に対し、一
方の面は、少なくとも半導体素子をバンプを介して搭載
するインナーリード先端部形成領域において平坦状に腐
蝕するためのパターンが形成されたパターン版にて、他
方の面は、インナーリード先端部形状を形成するための
パターンが形成されたパターン版にて、それぞれ、感光
性レジストを露光して、所定形状の開口部を持つレジス
トパターンを形成する工程、(C)少なくとも、インナ
ーリード先端部形状を形成するための、所定形状の開口
部をもつレジストパターンが形成された面側から腐蝕液
による第一のエッチング加工を行い、腐蝕されたインナ
ーリード先端部形成領域において、所定量だけエッチン
グ加工して止める工程、(D)インナーリード先端部形
状を形成するためのパターンが形成された面側の腐蝕さ
れた部分に、耐エッチング性のあるエッチング抵抗層を
埋め込む工程、(E)平坦状に腐蝕するためのパターン
が形成された面側から、腐蝕液による第二のエッチング
加工を行い貫通させて、インナーリード先端部を形成す
る工程、(F)上記エッチング抵抗層、レジスト膜を剥
離し、洗浄する工程、を含むことを特徴とするものであ
る。尚、上記において、平坦状に腐蝕するとは、リード
フレーム素材の一方の面から、腐食を行う際に、腐食に
よる形成面(腐蝕面)を略平坦状(ベタ状)としながら
腐食することであり、平坦状に腐蝕つづけることによ
り、既に形成されているインナーリード先端部形成のた
めのレジストパターンが形成されている面の腐蝕部の穴
部と貫通させて、インナーリード先端部を形成する。
又、上記において、凹状に形成されているとは、インナ
ーリード側にへこんだ凹状であることを意味する。
【0008】本発明のリードフレームの製造方法は、半
導体装置の多端子化に対応したエッチングプロセスによ
る加工方法であり、第一のエッチング加工により、少な
くとも、インナーリード先端部形状を形成するための、
所定形状の開口部をもつレジストパターンが形成された
面側の腐蝕されたインナーリード先端部形成領域に、イ
ンナーリード先端部の(平面的な意味での)外形形状を
実質的に形成してしまうものである。したがって、第一
のエッチング加工において、所定量だけエッチング加工
して止めるとは、インナーリード先端部の外形形状を実
質的に形成できる量のエッチング加工でとめるという意
味である。そして、第一のエッチング加工により腐蝕形
成された、インナーリード先端部形状を形成するための
パターンが形成された面側の腐蝕された部分に、耐エッ
チング性のあるエッチング抵抗層を埋め込むことによ
り、第一のエッチング工程によって形成されているイン
ナーリード先端部形状を保ちながら、平坦状に腐蝕する
ためのパターンが形成された面側からのみ、腐蝕液によ
る第二のエッチング加工を行い、インナーリード間を分
離している。尚、第一のエッチング工程において、平坦
状に腐蝕するためのパターンが形成された面側からも腐
蝕を行い、即ちリードフレーム素材の両面から腐蝕を行
う、図4に示す方法の方が、インナーリード先端部形状
を形成するための、所定形状の開口部をもつレジストパ
ターンが形成された面側からのみ腐蝕を行う場合より
も、エッチング加工時間は短縮され、作業上メリットが
ある。
【0009】
【作用】本発明のリードフレームは、上記のような構成
にすることにより、半導体素子をバンプを介してインナ
ーリード先端部に搭載する樹脂封止型半導体装置用リー
ドフレームにおいて、半導体装置作製の後工程にも対応
できる、高精細なリードフレームの提供を可能としてい
るものであり、結果として半導体装置の一層の多端子化
を可能としている。詳しくは、半導体素子をバンプを介
して搭載するインナーリード先端部のみをリードフレー
ム素材の板厚より薄くしてしていることにより、リード
フレーム全体の強度を、全体がリードフレーム素材の板
厚の場合とほぼおなじ強度に保ちながら、インナーリー
ド部の微細加工を可能としている。半導体素子をバンプ
を介して搭載するインナーリード先端部のバンプとの接
続面が凹状になっていることにより、バンプ接続時にお
ける位置ズレが発生してもバンプと前記接続面とが電気
的接続を行い易くしている。そして、バンプとの接続面
を凹状としてバンプとの接続面を挟む2面を凹状として
いることにより、変形しにくいものとしている。また、
本発明のリードフレームの製造方法は、このような構成
にすることにより、半導体素子をバンプを介して搭載す
るインナーリード先端部の素子搭載面を凹状として、該
素子搭載面を挟む両面を凹状に形成した、上記本発明の
リードフレームの製造を可能にするものである。そし
て、第一のエッチング加工後、インナーリード先端部形
状を形成するためのパターンが形成された面側の腐蝕さ
れた部分に耐エッチング性のあるエッチング抵抗層を埋
め込んだ後に、第二のエッチング加工を行うことによ
り、インナーリード先端部の加工は、素材自体の厚さよ
り薄い、薄肉部を外形加工することとなり、微細加工が
可能となる。そして、板厚を全体的に薄くせず、半導体
素子をバンプを介して搭載するインナーリード先端部形
成領域のみを薄くして加工する為、加工時には、板厚を
全体的に薄くした場合と比べリードフレーム素材全体を
強固なものとしている。
【0010】
【実施例】本発明のリードフレームの実施例を図にそっ
て説明する。図1は本実施例リードフレームの平面図で
あり、図1(b)はA1−A2における断面図で、図2
(a)および図2(b)は半導体素子を搭載した場合の
要部の断面図を示し、図2(c)、図2(d)はそれぞ
れB1−B2、B3−B4におけるは断面図である。図
中、10はリードフレーム、11はインナーリード、1
1Aはインナーリード先端部、12はアウターリード、
13はダムバー、14はフレーム部を示している。本実
施例のリードフレームは、図1(a)に示すように、半
導体素子をバンプを介して搭載するための薄肉のインナ
ーリード先端部11Aを有するインナーリード11と、
該インナーリード11と一体となって連結された外部回
路と接続するためのアウターリード12、樹脂封止の際
の樹脂の流出を防ぐためのダムバー13等を有するもの
で、42%ニッケル−鉄合金を素材とした、一体もので
ある。インナーリード先端部11Aの厚さは40μm、
インナーリード先端部11A以外の厚さは0.15mm
で、強度的には後工程に充分耐えるものとなっている。
インナーリードピッチは0.12μmと、図6(a)に
示す半導体装置に用いられている従来のワイヤボンデイ
ングを用いた多ピン(小ピッチ)のリードフレームと比
べて、狭いピッチである。本実施例のリードフレームの
インナーリード先端部11Aは、断面が図2(c)、図
2(d)に示すように、半導体素子搭載面側と半導体素
子搭載面を挟む両側の面を凹状に形成している。半導体
素子搭載面側が凹状であることによりバンプ部がインナ
ーリード先端部11Aの面内に乗り易く、位置ズレが発
生してもバンプと先端面が接続し易い形状である。イン
ナーリード先端部11Aの3面を凹状にしていることに
より、機械的にも強いものとしている。
【0011】本実施例のリードフレームを用いた樹脂封
止型の半導体装置の作製には、半導体素子の端子部との
接続にワイヤボンデイングを行わず、バンプによる接続
を行うものであるが、樹脂の封止、ダムバーの切除等の
処理は、基本的に通常のリードフレームを用いてワイヤ
ボンデイング接続を施した半導体装置と同じ処理で行う
ことができる。図6(b)は、本実施例リードフレーム
を用いた樹脂封止型半導体装置の概略構成を示した断面
図である。
【0012】本発明のリードフレームの製造方法の実施
例を以下、図にそって説明する。図4は本発明の実施例
ードフレームの製造方法を示すための、半導体素子をバ
ンプを介して搭載するンナーリード先端部を含む要部に
おける各工程断面図であり、ここで作製されるリードフ
レームを示す平面図である図3(a)のC1−C2部の
断面部についての製造工程図である。図4中、41はリ
ードフレーム素材、42A、42Bはレジストパター
ン、43は第一の開口部、44は第二の開口部、45は
第一の凹部、46は第二の凹部、47は平坦状面、48
はエッチング抵抗層、49はインナーリード先端部を示
す。先ず、42%ニッケル−鉄合金からなり、厚みが
0.15mmのリードフレーム素材41の両面に、重ク
ロム酸カリウムを感光剤とした水溶性カゼインレジスト
を塗布した後、所定のパターン版を用いて、所定形状の
第一の開口部43、第二の開口部44をもつレジストパ
ターン42A、42Bを形成した。(図4(a)) 第一の開口部43は、後のエッチング加工においてリー
ドフレーム素材41をこの開口部からベタ状に腐蝕する
ためのもので、レジストの第二の開口部44は、リード
フレームの半導体素子をバンプを介して搭載するインナ
ーリード先端部の形状を形成するためのものである。第
一の開口部43は、少なくともリードフレーム41のン
ナーリード先端部形成領域を含むが、後工程において、
テーピングの工程や、リードフレームを固定するクラン
プ工程で、ベタ状に腐蝕され部分的に薄くなった部分と
の段差が邪魔になる場合があるので、エッチングを行う
エリアはインナーリード先端の微細加工部分だけにせず
大きめにとる必要がある。次いで、液温57°C、濃度
48Be' の塩化第二鉄溶液を用いて、スプレー圧2.
5kg/cm2 にて、レジストパターンが形成されたリ
ードフレーム素材41の両面をエッチングし、ベタ状
(平坦状)に腐蝕された第一の凹部45の深さhがリー
ドフレーム部材の1/3に達した時点でエッチングを止
めた。(図4(b)) この段階で、図4(e)に示すインナーリード先端部4
9部の(平面的な意味での)外形形状が実質的に作られ
ている。上記第1回目のエッチングにおいては、リード
フレーム素材41の両面から同時にエッチングを行った
が、必ずしも両面から同時にエッチングする必要はな
い。少なくとも、インナーリード先端部形状を形成する
ための、所定形状の開口部をもつレジストパターン42
Bが形成された面側から腐蝕液によるエッチング加工を
行い、腐蝕されたインナーリード先端部形成領域におい
て、所定量エッチング加工し止めることができれば良
い。本実施例のように、第1回目のエッチングにおいて
リードフレーム素材41の両面から同時にエッチングす
る理由は、両面からエッチングすることにより、後述す
る第2回目のエッチング時間を短縮するためで、レジス
トパターン42B側からのみの片面エッチングの場合と
比べ、第1回目エッチングと第2回目エッチングのトー
タル時間が短縮される。次いで、第二の開口部44側の
腐蝕された第二の凹部46にエッチング抵抗層48とし
ての耐エッチング性のあるホットメルト型ワックス(ザ
・インクテエック社製の酸ワックス、型番MR−WB
6)を、ダイコータを用いて、塗布し、ベタ状(平坦
状)に腐蝕された第二の凹部46に埋め込んだ。レジス
トパターン42B上も該エッチング抵抗層48に塗布さ
れた状態とした。(図4(c)) エッチング抵抗層48を、レジストパターン42B上全
面に塗布する必要はないが、第二の凹部46を含む一部
にのみ塗布することは難し為に、図4(c)に示すよう
に、第二の凹部46とともに、第二の開口部44側全面
にエッチング抵抗層48を塗布した。本実施例で使用し
たエッチング抵抗層48は、アルカリ溶解型のワックス
であるが、基本的にエッチング液に耐性があり、エッチ
ング時にある程度の柔軟性のあるものが、好ましく、特
に、上記ワックスに限定されず、UV硬化型のものでも
良い。このようにエッチング抵抗層48をインナーリー
ド先端部の形状を形成するためのパターンが形成された
面側の腐蝕された第二の凹部46に埋め込むことによ
り、後工程でのエッチング時に第二の凹部46が腐蝕さ
れて大きくならないようにしているとともに、高精細な
エッチング加工に対しての機械的な強度補強をしてお
り、スプレー圧を高く(2.5kg/cm2 )とするこ
とができ、これによりエッチングが深さ方向に進行し易
すくなる。この後、ベタ状(平坦状)に腐蝕された第一
の凹部45形成面側からリードフレーム素材41をエッ
チングし、貫通させ、インナーリード先端部49を形成
した。(図4(d)) この際、インナーリード先端部のエッチング形成面49
Sはインナーリード側にへこんだ凹状になる。また、先
の第1回目のエッチング加工にて作製された、エッチン
グ形成面49Sを挟む2面もインナーリード側にへこん
だ凹状である。次いで、洗浄、エッチング抵抗層48の
除去、レジスト膜(レジストパターン42A、42B)
の除去を行い、インナーリード先端部49が微細加工さ
れた図4(a)に示すリードフレームを得た。エッチン
グ抵抗層48とレジスト膜(レジストパターン42A、
42B)の除去は水酸化ナトリウム水溶液により溶解除
去した。
【0013】尚、上記実施例においては、エッチング加
工にて、図3(a)に示ように、インナーリード先端部
から導体部15を延設し、インナーリード先端部同士を
繋げた形状にして形成したものを得て、導体部15をプ
レス等により切断除去して図1(a)に示す形状を得
る。図3(a)に示すものを切断し、図1に示す形状に
する際には、図3(b)に示すように、通常、補強のた
めポリイミドテープを使用する。図3(b)の状態で、
プレス等により導体部15を切断除去し、図2(a)、
図2(b)に示すように半導体素子20をインナーリー
ド先端部11Aにバンプ21を介して搭載した後、図6
(a)に示すワイヤボンデイング接続のものと同様に、
樹脂封止をするが、半導体素子は、テープをつけた状態
のままで、図6(b)のように搭載され、そのまま樹脂
脂封止される。
【0014】尚、本方法によるインナーリード先端部4
9の微細化加工は、第二の凹部46の形状と、最終的に
得られるインナーリード先端部の厚さtに左右されるも
ので、例えば、板厚tを50μmまで薄くすると、図4
(e)に示す、平坦幅Wを100μmとして、インナー
リード先端部ピッチpが0.15mmまで微細加工可能
となる。板厚tを30μm程度まで薄くし、平坦幅Wを
70μm程度とすると、インナーリード先端部ピッチp
が0.12mm程度まで微細加工ができるが、板厚t、
平坦幅Wのとり方次第ではインナーリード先端部ピッチ
pは更に狭いピッチまで作製が可能となる。
【0015】
【発明の効果】本発明のリードフレームは、上記のよう
に、半導体素子をバンプを介してインナーリード先端部
に搭載する、樹脂封止型半導体装置に用いられるリード
フレームにおいて、バンプとバンプを搭載するインナー
リード先端部との位置ズレが起きても、電気的接続がし
易いものの提供を可能とするものであり、且つ、エッチ
ング加工にてインナーリード先端部の微細加工が可能な
構造としている。又、本発明のリードフレームの製造方
法は、半導体装置の多端子化に伴う、リードフレームの
インナーリード先端部の小ピッチ化、微細化に対応で
き、且つ、半導体装置作製のためのアセンブリ工程や実
装工程等の後工程にも対応できる、上記本発明のリード
フレームの製造を可能とするものである。結局、本発明
は、半導体装置用のリードフレームで、半導体装置の多
端子化対応でき、且つ、半導体装置作製の後工程にも対
応できる、高精細なリードフレームを提供することを可
能としている。
【図面の簡単な説明】
【図1】実施例のリードフレーム
【図2】実施例のリードフレームを説明するための図
【図3】エッチング後のリードフレームの形状等を説明
するための図
【図4】本発明実施例のリードフレームの製造工程図
【図5】従来のリードフレームのエッチング製造工程を
説明するための図
【図6】樹脂封止型半導体装置図
【図7】従来のフリップチップ法を説明するための図
【符号の説明】
10 リードフレーム 11 インナーリード 11A インナーリード先端部 12 アウターリード 13 ダムバー 14 フレーム部 15 導体 16 テープ 20、20a 半導体素子 21、21a バンプ 25、25a テープ 41 リードフレーム素材 42A、42B レジストパターン 43 第一の開口部 44 第二の開口部 45 第一の凹部 46 第二の凹部 47 平坦状面 48 エッチング抵抗層 49 インナーリード先端部 51 リードフレーム素材 52 フオトレジスト 53 レジストパターン 54 インナーリード 60、60a 樹脂封止型半導体装置 61、61a 半導体素子 62 ダンパッド 63、63a インナーリード 63aA インナーリード先端部 64、64a アウターリード 65、65a 樹脂 66 半導体素子電極部 67 ワイヤ 67a バンプ 70 半導体素子 71 バンプ 72 配線(インナーリード) 72A 電極部(インナーリード先
端部) 73 セラミック基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子をバンプを介してインナーリ
    ード先端部に搭載し、インナーリードと一体となって延
    設したアウターリードにより半導体素子と外部回路とを
    電気的に接続する、樹脂封止型半導体装置用リードフレ
    ームであって、インナーリード先端部は、板厚がリード
    フレームの他の部分の板厚よりも薄く、断面形状が略方
    形であり、且つ、該インナーリード先端部の1面はリー
    ドフレームの他の部分の面に平行で、前記インナーリー
    ドの他の3面は凹状に形成されていることを特徴とする
    リードフレーム。
  2. 【請求項2】 半導体素子をバンプを介してインナーリ
    ード先端部に搭載し、インナーリードに一体となって延
    設したアウターリードにより半導体素子と外部回路とを
    電気的に接続する、樹脂封止型半導体装置用リードフレ
    ームであって、半導体素子をバンプを介して搭載するイ
    ンナーリード先端部は、板厚をリードフレームの他の部
    分の板厚よりも薄く、断面形状が略方形であり、前記イ
    ンナーリード先端部の1面はリードフレームの他の部分
    の面に平行で、前記インナーリードの他の3面は凹状に
    形成されていることを特徴とするリードフレームをエッ
    チングプロセスによって作製する方法であって、少なく
    とも順に、 (A)リードフレーム素材の両面に感光性レジストを塗
    布する工程、 (B)前記リードフレーム素材に対し、一方の面は、少
    なくとも半導体素子をバンプを介して搭載するインナー
    リード先端部形成領域において平坦状に腐蝕するための
    パターンが形成されたパターン版にて、他方の面は、イ
    ンナーリード先端部形状を形成するためのパターンが形
    成されたパターン版にて、それぞれ、感光性レジストを
    露光して、所定形状の開口部を持つレジストパターンを
    形成する工程、 (C)少なくとも、インナーリード先端部形状を形成す
    るための、所定形状の開口部をもつレジストパターンが
    形成された面側から腐蝕液による第一のエッチング加工
    を行い、腐蝕されたインナーリード先端部形成領域にお
    いて、所定量だけエッチング加工して止める工程、 (D)インナーリード先端部形状を形成するためのパタ
    ーンが形成された面側の腐蝕された部分に、耐エッチン
    グ性のあるエッチング抵抗層を埋め込む工程、 (E)平坦状に腐蝕するためのパターンが形成された面
    側から、腐蝕液による第二のエッチング加工を行い貫通
    させて、インナーリード先端部を形成する工程、 (F)上記エッチング抵抗層、レジスト膜を剥離し、洗
    浄する工程、を含むことを特徴とするリードフレームの
    製造方法。
JP4791995A 1995-02-14 1995-02-14 リードフレームおよびその製造方法 Pending JPH08222682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4791995A JPH08222682A (ja) 1995-02-14 1995-02-14 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4791995A JPH08222682A (ja) 1995-02-14 1995-02-14 リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH08222682A true JPH08222682A (ja) 1996-08-30

Family

ID=12788783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4791995A Pending JPH08222682A (ja) 1995-02-14 1995-02-14 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH08222682A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100457421B1 (ko) * 1999-12-16 2004-11-16 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100457421B1 (ko) * 1999-12-16 2004-11-16 앰코 테크놀로지 코리아 주식회사 반도체패키지
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Similar Documents

Publication Publication Date Title
JPH07335804A (ja) リードフレーム及びリードフレームの製造方法
JPH098205A (ja) 樹脂封止型半導体装置
JPH08222682A (ja) リードフレームおよびその製造方法
JPH098207A (ja) 樹脂封止型半導体装置
JPH098206A (ja) リードフレームおよびbgaタイプの樹脂封止型半導体装置
JP2006210807A (ja) 半導体装置の製造方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JPH0997868A (ja) リードフレーム部材及びその製造方法
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JPH05283412A (ja) 半導体装置,およびその製造方法
JPH08316392A (ja) リードフレームの製造方法とリードフレーム
JPH08335661A (ja) 樹脂封止型半導体装置
JP3953637B2 (ja) リードフレーム部材の製造方法とリードフレーム部材
JP4121582B2 (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JPH08340072A (ja) 樹脂封止型半導体装置
JPH08213534A (ja) 樹脂封止型半導体装置
JP4351327B2 (ja) リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法
JPH08213529A (ja) 樹脂封止型半導体装置
JPH08288445A (ja) リードフレーム
JPH10178149A (ja) リードフレーム部材とその製造方法
JP3637730B2 (ja) リードフレーム
JPH08288443A (ja) リードフレームの製造方法およびリードフレーム
JPH0992764A (ja) リードフレームの製造方法とその方法により作製されたリードフレーム、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030610