JPH0222851A - 半導体装置用リードフレームおよびその製造方法 - Google Patents

半導体装置用リードフレームおよびその製造方法

Info

Publication number
JPH0222851A
JPH0222851A JP17228488A JP17228488A JPH0222851A JP H0222851 A JPH0222851 A JP H0222851A JP 17228488 A JP17228488 A JP 17228488A JP 17228488 A JP17228488 A JP 17228488A JP H0222851 A JPH0222851 A JP H0222851A
Authority
JP
Japan
Prior art keywords
tab
lead
lead frame
sheet thickness
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17228488A
Other languages
English (en)
Inventor
Katsumi Suzuki
勝美 鈴木
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP17228488A priority Critical patent/JPH0222851A/ja
Publication of JPH0222851A publication Critical patent/JPH0222851A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用骨’JP] 本発明は、半導体素子を搭載するためのリードフレーム
の改良に関し、とくにボンディングワイヤの節約を可能
にするリードフレームおよびその製造方法に関するもの
である。
[従来の技術] plえばICの実装には、第8図に示すように、枠8の
中央部にタブリード7により支持されたタブ2を設け、
当該タブ2にIC素子を搭載固定可能に構成すると共に
タブ2の周囲には多数のり一ドビン1.1を配置してな
るリードフレームが使用される。
IC素子3をタブ2に搭載固定したら、第6図に示すよ
うにIC素子3とリードピン1.1との間を金線などよ
りなるボンディングワイヤ4,4により接続し、Pi1
囲を封止用樹脂5により封止しあるいは金属製のパッケ
ージ内に密封してデバイスに構成するものである。
[発明が解決しようとする課題] 従来のリードフレームは、第6図に示すように、リード
ピン1.1とタブ2の板厚か同じに構成されており、タ
ブ2にIC素子3を搭載すると、その分だけ高さが高く
なる。その高くなったところヘボンディングワイヤ4.
4を配線接続してやることになるため、その分ボンディ
ングワイヤ4が長く必要になる。また、そのように長い
状態で使用すると、ボンディングワイヤ4がIC素子3
の端縁に接触するようなことも少なからず起り得る。
ボンディングワイヤ4には一般に貴金属である高価な金
が多用されてきており、近年かかる高価で資源的にも乏
しい金に代えてアルミや銅などの使用も試みられてはい
るが、その場合にも高純度化や合金化などのために高価
になりがちであり、できるたけボンディングワイヤ4を
短くしようという気運が高まっている。
第7図は、そのようなボンディングワイヤ4を短くする
ための具体的提案の−を示すものであり、タブ2をプレ
ス加工によりリードピン1の板厚の2分の1程度のとこ
ろまで下げ、その上にIC素子3を搭載したものである
。これにより、ボンディングワイヤ4の接続距離が最短
距離となり、その分ボンディングワイヤ4を短くできる
しかし、この場合、タブを下げるためのプレスを行なう
プレス金型にかなりの費用がかかるばかりでなく、工程
も増え、さらにはタブリードに加工歪みが付加されるこ
とによって内部応力が発生する。この歪み応力がリード
の割れや封止用vA脂5の割れを誘発させる原因ともな
り、必ずしも満足のいく方法とはいえなかった。
本発明は、上記したような従来技術の問題点を解消し、
タブにIC素子を′Wiaした場合のボンディングワイ
ヤの節約を可能とするばかりでなくタブやタブリードに
加工歪みの発生ずるおそれもない新規なリードフレーム
およびその製造方法を提供しようとするものである。
[課題を解決するための手段] 本発明は、フォトエツチング法によりタブの半導体素子
の搭載部分の板厚をリードピンの板厚の半分以下とした
ものである。
[作用] 本発明は、フォトエツチング法を用いてタブの素子搭載
部の板厚を低減したから、加工歪みの生ずるおそれは全
くない、しかも板厚が小さくなった分素子の高さがリー
ドピンの高さに近付き、これを接続するボンディングワ
イヤは最短距離での接続を行ない得るため、ボンディン
グワイヤの長さをその分節的することができる。
[実施例1 以下に、本発明について実施例図面を参照し説明する。
第1〜3図は、本発明に係るリードフレームを用いIC
素子を実装した様子を示す断面図である。
いずれもタブ2におけるIC素子3の搭載された位置の
板厚はリードピン1.1の板厚の半分以下となっており
、その分IC素子3とリードピン1゜1との高低差が小
さくなり、ボンディングワイヤ4.4をほぼ最短距離に
おいてあまり余長ループを設定することなく接続させ得
る様子がわかるであろう。
しかして、第1図はタブ2全体の板厚を小さくした例を
示すものであり、第2図はIC素子3の搭載部の左右の
輪郭2a、2aをリードピン1と同じ板厚のまま残し、
搭載部の板厚を小さくしている例を示すものである。こ
のように輪郭2a。
2aが形成されることにより、IC素子3の搭載におけ
る位置決めとその安定性の保持に寄与させることができ
る。そのようなIC素子3の位置決めの容易性と安定化
という見地からすれば、第3図に示すように上記輪郭を
左右2a、2aのみでなく前後2b、2bにも形成し、
いわばIC素子が周囲に輪郭の形成された凹所に具合よ
く収容搭載されるように構成すればより適当である。
上記のように構成される本発明に係るリードフレームを
製造するには、フォトエツチング法により製造すること
がもっとも望ましく、それによって前記従来例において
問題とされた加工歪みの弊害を完全に解決することがで
きる。
第4図は、上記第1図に示した本発明に係るリードフレ
ームを本発明に係る方法により製造する様子を示す説明
図である。
例えば鉄や鉄系合金、銅や銅合金などよりなるリードフ
レーム用金属・板10にレジスト6を塗布し、これにフ
ォトマスクを密着させて露光・現像し、第4図(A)に
その断面図を示したように、タブを形成する部分の片面
10aにはレジストを塗着させずに露出状態におく、こ
の状態で金属板10をその両面よりエツチングすれば、
露出された金属部分が溶解除去され同図(B)に示すよ
うにリードピン1.1およびタブ2が残存するから、そ
の後レジスト6を除去すれば同図(C)に示すような前
記第1図に示した構成のリードフレームを得ることがで
きる。この方法によれば、両面露出された部分が溶解除
去されたとき、タブ2の露出された片面側が半分あるい
はそれ以下の板厚にエツチングされ、所望厚さのタブ2
を有する本発明に係るリードフレームが形成されるので
ある。
しかも、上記はエツチング法でのみ形成されたから、加
工歪みの生ずる部分がなく、内部応力に起因する封止後
の割れなどの問題は一切解消される。
第5図は、第2図に示した実施例に係るリードフレーム
を製造している様子を示すものであり、金属板のタブを
形成する部分の片面10aにおいて第4図のようにすべ
て露出させることなく、輪郭2a、2aを形成させる部
分には第5図(A)に示すようにレジスト6を塗着させ
ておく、以下前記第4図の場合同様金属板10を両側よ
りエツチングすれば、同図(B)に示すようにエツチン
グされ、レジストを除去することで同図(C)に示すよ
うな左右に輪郭を有しIC搭搭載が薄肉化された第2図
の実施例に係るリードフレームを入手することができる
実施例 厚さ0.25nmのFe−Ni系合金およびCu合金よ
りなる各金属板にレジストを塗布し、これにタブとなる
部分にのみ異なるフォトマスクを密着させ、露光・現像
して第4図(A)に示すようにタブの片面のみにレジス
トが残るようにした。
これに塩化第2鉄等のエツチング液を両面からスプレー
して金属露出部を溶解除去した。その結果、タブとなる
べき部分は片面のみがエツチングされ、板厚かリードピ
ンの半分以下の厚さにおいて残存し、第1図に示した通
りのタブ形状を有するリードフレームを入手することが
できた。
[発明の効果] 以上の通り、本発明によれば、タブのIC素子搭載部の
板厚が薄いから、IC素子実装の際に高価なボンディン
グワイヤを大巾に節約することができる上、従来例にお
けるようにプレス等によるタブ下げ加工が不要となり、
タブやタブリードに加工歪みが発生しないから、それに
起因したリードの割れや変形あるいは封止樹脂の割れの
発生などを解消できるものであり、製造工程および設備
の簡略化によるコストダウン等とも併せ、その工業上に
及ぼす効用は非常に大きなものがある。
【図面の簡単な説明】
第1から3図は本発明に係る3様のリードフレームを用
いた実装状況を示す断面図、第4および5図は本発明に
係る2様のリードフレームの製造状況を示す説明断面図
、第6および7図は従来のリードフレームにおける実装
状況を示す断面図、第8図はリードフレームの具体例を
示す平面図である。 1:リードピン、 2:タブ、 3:IC素子、 4:ボンディングワイヤ、 5:封止用樹脂、 10:リードフレーム用金属板。

Claims (3)

    【特許請求の範囲】
  1. (1)タブの少くとも半導体素子の搭載される部分の板
    厚を、リードピンの板厚の半分あるいはそれ以下に構成
    してなる半導体装置用リードフレーム。
  2. (2)半導体素子の搭載された周囲の輪郭をリードピン
    の板厚と同じにしてなる請求項1記載のリードフレーム
  3. (3)リードフレーム用金属板の両面にフォトエッチン
    グのためのレジストを塗布してリードピンおよびタブを
    エッチング法により形成するリードフレームの製造方法
    において、タブとなる部分の片面の少くとも半導体素子
    の搭載される部分にはレジストを設けずにおいて金属板
    を両面からエッチングを行なう半導体装置用リードフレ
    ームの製造方法。
JP17228488A 1988-07-11 1988-07-11 半導体装置用リードフレームおよびその製造方法 Pending JPH0222851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17228488A JPH0222851A (ja) 1988-07-11 1988-07-11 半導体装置用リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17228488A JPH0222851A (ja) 1988-07-11 1988-07-11 半導体装置用リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0222851A true JPH0222851A (ja) 1990-01-25

Family

ID=15939073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17228488A Pending JPH0222851A (ja) 1988-07-11 1988-07-11 半導体装置用リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0222851A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
EP0677873A1 (en) * 1994-04-13 1995-10-18 AT&T Corp. A lead frame and a process for fabricating a packaged device containing the lead frame
KR100445071B1 (ko) * 2001-03-05 2004-08-21 삼성전자주식회사 다이 패드와 리드의 두께가 서로 다른 초박형 반도체패키지 및 그 제조 방법
US7012325B2 (en) 2001-03-05 2006-03-14 Samsung Electronics Co., Ltd. Ultra-thin semiconductor package device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
EP0677873A1 (en) * 1994-04-13 1995-10-18 AT&T Corp. A lead frame and a process for fabricating a packaged device containing the lead frame
KR100445071B1 (ko) * 2001-03-05 2004-08-21 삼성전자주식회사 다이 패드와 리드의 두께가 서로 다른 초박형 반도체패키지 및 그 제조 방법
US7012325B2 (en) 2001-03-05 2006-03-14 Samsung Electronics Co., Ltd. Ultra-thin semiconductor package device and method for manufacturing the same
US7253026B2 (en) 2001-03-05 2007-08-07 Samsung Electronics Co., Ltd. Ultra-thin semiconductor package device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP2000294711A (ja) リードフレーム
JPH0222851A (ja) 半導体装置用リードフレームおよびその製造方法
JP2632456B2 (ja) リードフレームの製造方法
JP2890621B2 (ja) 混成集積回路装置
JPH08316392A (ja) リードフレームの製造方法とリードフレーム
JP2539548B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
JPH09107063A (ja) リードフレーム
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH02197158A (ja) リードフレームの製造方法
JPH03209861A (ja) 半導体装置
KR100243370B1 (ko) 반도체 리드 프레임의 제조 방법
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPH08116013A (ja) リードフレームとこれを用いて組み立てられた半導体装置
JPH0661378A (ja) 半導体装置
JP2707153B2 (ja) リードフレームの製造方法
KR100187718B1 (ko) 리드 프레임 뒷면의 도금 번짐 현상(bㅁ차 fㅣㅁ노)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법
JPH05326801A (ja) 半導体装置及びそのリードフレーム
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
JPH01144661A (ja) リードフレームの製造方法
JP2552139Y2 (ja) リードフレーム
JP2717728B2 (ja) リードフレームの製造方法
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPS62115853A (ja) リ−ドフレ−ムの製造方法
JPH05315518A (ja) 半導体装置およびその製造方法
JPH08274205A (ja) 半導体装置及びその製造方法