JP2717728B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP2717728B2
JP2717728B2 JP29832390A JP29832390A JP2717728B2 JP 2717728 B2 JP2717728 B2 JP 2717728B2 JP 29832390 A JP29832390 A JP 29832390A JP 29832390 A JP29832390 A JP 29832390A JP 2717728 B2 JP2717728 B2 JP 2717728B2
Authority
JP
Japan
Prior art keywords
palladium
lead frame
plating layer
lead
antioxidant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29832390A
Other languages
English (en)
Other versions
JPH04171748A (ja
Inventor
厚生 能隅
美香 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP29832390A priority Critical patent/JP2717728B2/ja
Publication of JPH04171748A publication Critical patent/JPH04171748A/ja
Application granted granted Critical
Publication of JP2717728B2 publication Critical patent/JP2717728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレームの製造方法に係り、特にパ
ラジウムめっきの施された高密度リード配置のリードフ
レームの信頼性の向上に関する。
(従来の技術) IC,LSIなどの半導体装置用リードフレームは、フォト
エッチング法またはプレス加工のいずれかの方法によっ
て、0.25mmあるいは0.15mmの板厚の金属条材の不要部分
を除去することによって形状加工したのち、所定部分に
めっきを行うめっき工程、テープを貼着しインナーリー
ド相互間を固定するテーピング工程等を経て形成され
る。
ところで、近年、アウターリードの先端を実装基板表
面に形成された配線パターン上に接続する面実装技術が
盛んになってきているが、この面実装技術によれば、ア
ウターリードにもパラジウムめっきを施すことによっ
て、半田付着性が良好であるうえ、インナーリード先端
のボンディングエリアについてもパラジウムめっきを施
すことによってボンディング性の向上をはかることがで
きるという利点を有している。
また、パラジウムめっき層は硬いため、薄いリードフ
レームに対しても、十分な強度を与えることができ、下
地材料に限定されることがない。
しかしながら、第3図に断面図を示すようにパラジウ
ムめっき層22は、ニッケル層21等の下地めっき層上にの
み形成されるため、下地層の形成工程でピンホール23が
形成されると、さらにこの穴径は拡大されて、大きなピ
ンホールとなってしまい、リードフレーム素材が露呈す
ることとなり、この露呈部から錆が発生し、信頼性およ
び品質を著しく低下させることとなる。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リード間
隔およびリード幅は小さくなる一方であり、加工精度の
向上が大きな問題となっており、パラジウムめっきを施
したリードフレームが注目されているが、下地めっき層
にピンホールが形成されると、リードフレームの素地が
露出し、これが錆発生の原因となるという問題があっ
た。
本発明は、前記実情に鑑みてなされたもので、錆発生
がなく、製造が容易で高精度でかつ信頼性の高いリード
フレームを提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明のリードフレームでは、リードフレーム
の少なくともアウターリード表面を下地めっき層を介し
てパラジウム(Pd)またはパラジウム合金めっき層で被
覆するに際し、下地めっき層の形成後であってかつ、パ
ラジウム(Pd)またはパラジウム合金めっき層後または
前にピンホールを酸化防止剤で埋める工程を含むように
している。
(作用) 上記構成によれば、下地めっき層にピンホールが発生
しても、酸化防止剤で埋められているため、素地の露出
による錆発生のおそれもなく、実装に際しても半田付着
性が良好で、ボンディング性の高いリードフレームを得
ることが可能となる。
また、インナーリード相互間あるいはアウターリード
相互間の位置を維持するために絶縁性テープの貼着時
に、180℃以上に昇温しなければならないが、半田めっ
きの場合180℃以上になると溶けてしまい、流れて隣接
リードとの短絡等の不良を生じ易いが、パラジウム(P
d)またはパラジウム合金めっきを用いた場合、絶縁性
テープを用いても、溶融することもなく良好に維持され
る。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳
細に説明する。
本発明実施例のリードフレームは、第1図(a)に平
面図、第1図(b)にそのA−A断面図を示す如く、リ
ードフレーム表面全体にニッケル下地めっき層21が形成
され、さらにダイパッド11、インナーリード12先端およ
びアウターリード14にはこの上層にパラジウムめっき層
22が形成され、めっき層によるピンホール23に酸化防止
剤を充填したことを特徴とするものである。
すなわち、ダイパッド11のまわりにインナーリード12
が放射状に配列され、タイバー13で一体的に連結される
と共に、各インナーリードにアウターリード14が連設さ
れて、サイドバー15,16によって先端を支持せしめられ
ている。ここで17はサポートバーである。
次に、このリードフレームの製造方法について説明す
る。
まず、アロイ42と指称されている金属条材を順送り金
型に装着してプレス加工により、所望の形状のインナー
リード12、アウターリード14などをパターニングする。
続いて、膜厚1μmのニッケルめっき層21および膜厚
0.3〜0.5μmのパラジウムめっき層22を形成するめっき
工程を経て、ピンホール23に酸化防止剤24を塗布する。
このようにして形成されたリードフレームは、ダイパ
ッド11上に半導体チップを接続し、ワイヤボンディング
工程を経て樹脂封止を行い、サイドバー15,16を切除
し、面実装用にアウターリードを折り曲げ、実装用基板
の配線パターン上に位置決めを行い、実装用基板側を加
熱することにより固着される。
このようにして、高密度にアウターリードが形成され
た半導体装置も、極めて容易に信頼性よく実装すること
が可能である。
特に、ニッケルめっき層のピンホールに酸化防止剤を
塗布するようにしているため、リードフレーム素地の露
呈による錆の発生のおそれはない。
また、このようにして形成されたリードフレームは、
硬いパラジウムめっきで補強されるため、プレス工程の
出発材料を肉薄とすることができ、これにより歪の少な
いリードフレームを得ることができる。従って、後続工
程における加熱工程を経ても変形の少ないリードフレー
ムを得ることが可能となる。
また、前記実施例では、パラジウムめっき工程後に酸
化防止剤を塗布するようにしたが、第2図にしめすよう
に、ニッケルめっき工程後パラジウムめっき工程に先立
ち、酸化防止剤に浸漬し、ピンホール領域以外の酸化防
止剤24を剥離除去しニッケルめっき層でできたピンホー
ル領域内にのみ酸化防止剤を充填し、その後パラジウム
めっき層22を形成するようにしてもよい。
加えて、リードフレーム素材としてはアロイ42に限定
されることなく、銅等他の材料を用いるようにしてもよ
い。
〔発明の効果〕
以上説明してきたように、本発明によれば、リードフ
レームの少なくともアウターリード表面をパラジウム
(Pd)またはパラジウム合金めっき層で被覆するに際
し、下地めっき層の形成後、パラジウム(Pd)またはパ
ラジウム合金めっき層の形成前または後にピンホールを
酸化防止剤で覆う工程を含むようにしているため、錆の
発生を防止し信頼性の高いリードフレームを提供するこ
とが可能となる。
【図面の簡単な説明】
第1図(a)および第1図(b)は本発明実施例の方法
で形成したリードフレームを示す図、第2図は本発明の
他の実施例の方法で形成したリードフレームを示す図、
第3図は従来例の方法で形成したリードフレームを示す
図である。 11……ダイパッド、12……インナーリード、 13……タイバー、14……アウターリード、 15,16……サイドバー、 17……サポートバー、21……ニッケルめっき層、 22……パラジウムめっき層、 23……ピンホール、24……酸化防止剤。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のアウターリードと、 前記アウターリードに連設され半導体素子搭載部分近傍
    に向かって伸長する複数のインナーリードとを具備した
    リードフレームの形状加工を行う形状加工工程と、 前記リードフレームの少なくとも、パラジウム(Pd)ま
    たはパラジウム合金めっき層形成領域に、下地めっき層
    を形成する下地めっき工程と、 前記下地めっき層を形成した領域に、パラジウム(Pd)
    またはパラジウム合金めっき層を形成するパラジウムめ
    っき工程とを含むリードフレームの製造方法において、 前記パラジウムめっき工程後または前記パラジウムめっ
    き工程に先立ち、 前記下地めっき工程で形成されたピンホールに酸化防止
    剤を充填する酸化防止剤充填工程を含むようにしたこと
    を特徴とするリードフレームの製造方法。
JP29832390A 1990-11-02 1990-11-02 リードフレームの製造方法 Expired - Fee Related JP2717728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29832390A JP2717728B2 (ja) 1990-11-02 1990-11-02 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29832390A JP2717728B2 (ja) 1990-11-02 1990-11-02 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH04171748A JPH04171748A (ja) 1992-06-18
JP2717728B2 true JP2717728B2 (ja) 1998-02-25

Family

ID=17858169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29832390A Expired - Fee Related JP2717728B2 (ja) 1990-11-02 1990-11-02 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2717728B2 (ja)

Also Published As

Publication number Publication date
JPH04171748A (ja) 1992-06-18

Similar Documents

Publication Publication Date Title
US4994411A (en) Process of producing semiconductor device
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
JP4032063B2 (ja) 半導体装置の製造方法
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP3461720B2 (ja) 樹脂封止型半導体装置
US20100237487A1 (en) Methods and systems for packaging integrated circuits
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
JP2000012758A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
JP2717728B2 (ja) リードフレームの製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2816757B2 (ja) 半導体装置の製造方法
JP2727251B2 (ja) リードフレームおよびその製造方法
JP2528192B2 (ja) 半導体装置
KR100215112B1 (ko) 반도체 팩키지
KR101297662B1 (ko) 리드프레임의 제조방법
JPH04212443A (ja) リードフレーム
JPH0738036A (ja) 半導体装置の製造方法
JPH05315518A (ja) 半導体装置およびその製造方法
JP2635722B2 (ja) リードフレームおよびその製造方法
JP2883065B2 (ja) 半導体装置
JPH06326227A (ja) 多層リードフレームの製造方法及び構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees