JP2816757B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2816757B2
JP2816757B2 JP2233982A JP23398290A JP2816757B2 JP 2816757 B2 JP2816757 B2 JP 2816757B2 JP 2233982 A JP2233982 A JP 2233982A JP 23398290 A JP23398290 A JP 23398290A JP 2816757 B2 JP2816757 B2 JP 2816757B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
leads
tie bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2233982A
Other languages
English (en)
Other versions
JPH04114458A (ja
Inventor
厚生 能隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2233982A priority Critical patent/JP2816757B2/ja
Publication of JPH04114458A publication Critical patent/JPH04114458A/ja
Application granted granted Critical
Publication of JP2816757B2 publication Critical patent/JP2816757B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレームを用いた半導体装置の製造
方法に関するものである。
(従来の技術) IC,LSIなどの半導体装置用リードフレームは、フォト
エッチング法またはプレス加工のいずれかの方法によっ
て、0.25mmあるいは0.15mmの板厚の金属条材の不要部分
を除去することによって形成加工したのち、所定部分に
めっきを行うめっき工程、テープを貼着しインナーリー
ド相互間を固定するテーピング工程等を経て形成され
る。なお、ここではリードのうちパッケージラインより
も内側をインナーリード、外側をアウターリードと指称
することにする。
ところで、近年、アウターリードの先端を実装基板表
面に形成された配線パターン上に接続する面実装技術が
盛んになってきているが、この場合、アウターリードに
もパラジウムめっきを施すことによって、半田付着性が
良好であるうえ、インナーリード先端のボンディングエ
リアについてもパラジウムめっきを施すことによってボ
ンディング性の向上をはかることができるという利点を
有している。
また、パラジウムめっき層は硬いため、薄いリードフ
レームに対しても、十分な強度を与えることができ、下
地材料に限定されることがない。
しかしながら、第5図(a)に示すようにリードフレ
ームを形成し、チップの実装およびモールドを行った
後、タイバー10を切除しなければならず、この切除部断
面にリードフレームの素地が露出し、これが錆発生の原
因となっている。
従ってタイバーのないリードフレーム構造が望ましい
が、リードフレームの高密度化は進む一方であり、板厚
を小さくした場合、機械的強度が小さくなり、このため
工程間および工程中における搬送や位置決めに際して基
準ピンの挿入、抜き出し等で折れや曲がり等の損傷が生
じ易くリードフレームの歩留まりや信頼性を低下させる
という問題があった。
また、タイバー切除工程はプレス加工によって行われ
るが、パンチの位置ずれによって、第5図(b)に示す
ようにアウターリード14に凹凸ができ、外観不良が生じ
ることもあった。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リード間
隔およびリード幅は小さくなる一方であり、加工精度の
向上が大きな問題となっており、パラジウムめっきを施
したリードフレームが注目されているが、タイバーの切
除部断面にリードフレームの素地が露出し、これが錆発
生の原因となっている。
また、タイバー切除工程において、パンチの位置ずれ
によって、外観不良が生じることもあった。
本発明は、上記実状に鑑みて為されたもので、高精度
で信頼性の高い半導体装置を得ることの可能な半導体装
置の製造方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで、本発明に関る半導体装置の製造方法では、内
方に向かって伸長する複数のアウターリードと、前記ア
ウターリードに連設され半導体素子搭載部分近傍に向か
って伸長する複数のインナーリードと、封止樹脂に覆わ
れるパッケージラインの内側に位置するように配設され
て隣接するインナーリード同士のみを連結固定するタイ
バーとを具備したリードフレームの形状加工を行なう形
状加工工程を含んでいる。
また、本発明に関わる半導体装置の製造方法では、前
記リードフレームの少なくともインナーリード表面をめ
っき層で被覆するめっき工程と、半導体素子搭載部分に
半導体チップを接続する工程とを含んでいる。
さらに、本発明に関わる半導体装置の製造方法では、
前記半導体チップを接続する工程の前または後に、前記
インナーリードの側面に凹凸が形成される態様で前記タ
イバーを切除するタイバー切除工程と、前記半導体チッ
プおよびインナーリードを封止樹脂によって封止する樹
脂封止工程とを含んでいる。
(作用) 上記構成によれば、半導体装置を構成するリードフレ
ームにおいて、インナーリード同士のみを連結固定する
タイバーを、パッケージラインの内側に位置するように
形成したことにより、インナーリード相互間の間隔を良
好に維持でき、さらにインナーリードにおけるタイバー
の切除面がパッケージ内に位置するので、素地の露出に
よる錆の発生が防止でき、さらに半導体装置の外観不良
を未然に防止することができる。
さらにタイバー切除後のアウトラインがインナーリー
ド側面に対して凹凸を有するように切除することによ
り、切除に対する位置決めが容易でありこの位置ずれを
積極的に利用するものである。すなわち、この凹凸は樹
脂の抜けどめの役割を果たすのみならず、パッケージ内
に入る部分であるため、外観不良を生じることもない。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳
細に説明する。
本発明実施例のリードフレームは、第1図に示す如
く、パッケージラインP内にタイバー10を配設したリー
ドフレームであって、表面全体にパラジウムめっきが施
されていると共に、インナーリード12およびアウターリ
ード14の所定の領域にポリイミドテープ18を貼着するよ
うにしたことを特徴とするものである。
すなわち、ダイパット11のまわりにインナーリード12
が放射状に配列され、ポリイミドテープ18で連結される
と共に、各インナーリード12にアウターリード14が連設
されて、このアウターリード14もポリイミドテープ18で
連結され、サイドバー15,16によって先端を支持せしめ
られている。ここで17はサポートバーである。
また、リードフレームのインナーリード12表面および
アウターリード14の裏面にはパラジウムめっき層mが形
成されている。
次に、このリードフレームの製造方法について説明す
る。
まず、第2図(a)に示すように、アロイ42と指称さ
れている金属条材を順送り金型に装着してプレス加工に
より、第2図(a)に示すように、所望の形状のインナ
ーリード(先端面を除く)12、アウターリード14などを
形成する、第1の打ち抜き領域を順次形成し、インナー
リード12の先端面を残してインナーリード部およびアウ
タリード部等をパターニングする。
この後、さらに順次所定領域の打ち抜きを行い、イン
ナーリード12のパッケージラインPよりも内側にダイバ
ー10を残してインナーリード12およびアウタリード14の
パターニングを完了する。
続いて、膜厚1μmのニッケルめっき層および膜厚0.
3〜0.5μmのパラジウムめっき層mを形成するめっき工
程を経て、さらに第2図(b)に示すように、インナー
リード12およびアウターリード14固定用のポリイミドテ
ープ18を貼着する。
この後、前記工程で残されたインナーリード端部の第
2の打ち抜き領域A2(キャビテイ領域)を打ち抜き、ダ
イパッド11とインナーリード先端とを分離し、第1図に
示したように、リードフレームが完成する。
このようにして形成されたリードフレームは、ダイパ
ッド11上に半導体チップ20を接続し、ワイヤボンディン
グ工程を経て、タイバー10を切除すると共に樹脂封止を
行い、サイドバー15,16を切除し、第3図に示すように
面実装用にアウターリード14を折り曲げ、実装用基板の
配線パターン上に位置決めを行い、実装用基板側を加熱
することにより固着される。このときタイバー10がやや
残ってインナーリード12に凸部10Tとして付着した状態
となっている。
このようにして、高密度にアウターリード14が形成さ
れた半導体装置も、極めて容易に信頼性よく実装するこ
とが可能である。
特に、タイバー10がパッケージラインPの内側に形成
されているため、タイバー切除面がパッケージから露呈
することはなく、リードフレーム素地の露呈による錆の
発生のおそれはない。また、インナーリード12は表面に
パラジウムめっきを施されかつポリイミドテープで補強
されており、アウターリード14は実装面側をはじめ表面
全体がパラジウムめっきを施されかつ実装面の反対側面
がポリイミドテープ18で補強されているため、面実装が
極めて容易に信頼性よく実現可能である。
また、タイバー10の切除に際し、インナーリード側面
と切除面とを合わせる必要がないため、切除が容易であ
る。
さらにこのタイバー10の切除によって形成された凹凸
がリードの抜け止めの役割を果たしているため、半導体
装置の信頼性が向上する。
なお、この切断形状については実施例に限定されるこ
となく第4図に示すように適宜変形可能である。
また、このようにして形成されたリードフレームは、
硬いパラジウムめっきで補強されるため、プレス工程の
出発材料を肉薄とすることができ、これにより歪の少な
いリードフレームを得ることができる。従って、後続工
程における加熱工程を経ても変形の少ないリードフレー
ムを得ることが可能となる。
さらにまた、インナーリード12の先端に連結片を残し
て形成加工し、連結片およびタイバー10の切除に先立
ち、インナーリード相互間の位置をポリイミドテープ18
を用いて固定する固定工程を含むようにしているため、
リード間隔を良好に維持し、ボンディング性を高めるこ
とが可能となる。
なお、前記実施例では、タイバー10がパッケージライ
ンPの内側に形成されているため、樹脂封止に際し、樹
脂が流出するおそれがあるが、金型に突起を形成してお
き、これによって、樹脂の流出を防止することができ
る。
また、前記実施例では、インナーリード間領域の打ち
抜き後、めっきを行うようにしたが、インナーリード間
領域の打ち抜き工程に先立ち、素子搭載領域をはじめイ
ンナーリード先端部に相当する領域にパラジウムめっき
を行うようにしてもよく、このようにすることによっ
て、インナーリードあるいはアウターリード側部全体に
わたるめっき金属の付着を防止することができるため、
寸法精度の低下の防止が完全なものとなる。
また、前記実施例では、ポリイミド樹脂の貼着位置に
ついては適宜変更可能である。
この場合、ポリイミドテープ18はインナーリード先端
のみでもよくまた、リードフレーム表面全体にパラジウ
ムめっき層mを形成してもよい。この場合は、それぞれ
一方の面全体に形成すれば良いため、形成が極めて容易
である。
さらに、ポリイミドテープ18を通常のタイバーの位置
に貼着するようにしても良い。
加えて、リードフレーム素材としてはアロイ42に限定
されることなく、銅等他の材料を用いるようにしてもよ
い。
〔発明の効果〕
以上、詳述した如く、本発明に関わる半導体装置の製
造方法によれば、半導体装置を構成するリードフレーム
を、インナーリード同士のみを連結固定するタイバー
が、パッケージラインの内側に位置するように形成した
ことで、上記タイバーによってインナーリード相互間の
間隔を良好に維持でき、またインナーリードにおけるタ
イバーの切除面がパッケージ内に位置するため、素地の
露出による錆の発生を防止することができ、かつ半導体
装置における外観不良を未然に防止することができる。
また、本発明に関わる半導体装置の製造方法によれ
ば、上述したリードフレームのタイバーを、インナーリ
ードの側面に凹凸が形成される模様で切除することによ
り、このインナーリードにおける凹凸が封止樹脂と噛み
合って、パッケージに対するインナーリードの抜け止め
として作用することとなる。
かくして、本発明に関わる半導体装置の製造方法によ
れば、高精度で信頼性の高い半導体装置を得ることが可
能となる。
【図面の簡単な説明】
第1図は本発明実施例のリードフレームを示す図、第2
図(a)乃至第2図(b)は同リードフレームの製造工
程を示す図、第3図は本発明実施例のリードフレームを
用いて形成した半導体装置の斜視図、第4図は本発明の
他の実施例の半導体装置を示す図、第5図(a)および
第5図(b)は従来例のリードフレームおよびこれを用
いて形成した半導体装置である。 10……タイバー、11……ダイパッド、12……インナーリ
ード、13……ダムバー、14……アウターリード、15,16
……サイドバー、17……サポートバー、18……ポリイミ
ドテープ、10……タイバー、10T……突起、m……めっ
き層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】内方に向かって伸長する複数のアウターリ
    ードと、前記アウターリードに連設され半導体素子搭載
    部分近傍に向かって伸長する複数のインナーリードと、
    封止樹脂に覆われるパッケージラインの内側に位置する
    ように配設されて隣接するインナーリード同士のみを連
    結固定するタイバーとを具備したリードフレームの形状
    加工を行なう形状加工工程と、 前記リードフレームの少なくともインナーリード表面を
    めっき層で被覆するめっき工程と、 前記半導体素子搭載部分に半導体チップを接続する工程
    と、 前記半導体チップを接続する工程の前または後に、前記
    インナーリードの側面に凹凸が形成される態様で前記タ
    イバーを切除するタイバー切除工程と、 前記半導体チップおよびインナーリードを封止樹脂によ
    って封止する樹脂封止工程と、 を含むことを特徴とする半導体装置の製造方法。
JP2233982A 1990-09-04 1990-09-04 半導体装置の製造方法 Expired - Fee Related JP2816757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2233982A JP2816757B2 (ja) 1990-09-04 1990-09-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2233982A JP2816757B2 (ja) 1990-09-04 1990-09-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04114458A JPH04114458A (ja) 1992-04-15
JP2816757B2 true JP2816757B2 (ja) 1998-10-27

Family

ID=16963683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233982A Expired - Fee Related JP2816757B2 (ja) 1990-09-04 1990-09-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2816757B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4311872C2 (de) * 1993-04-10 1998-07-02 Heraeus Gmbh W C Leiterrahmen für integrierte Schaltungen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889931U (ja) * 1981-12-11 1983-06-17 日本電気ホームエレクトロニクス株式会社 リ−ドフレ−ム

Also Published As

Publication number Publication date
JPH04114458A (ja) 1992-04-15

Similar Documents

Publication Publication Date Title
US4994411A (en) Process of producing semiconductor device
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US7019388B2 (en) Semiconductor device
EP1406300B1 (en) Method of manufacturing a lead frame
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
JP4522049B2 (ja) 半導体装置
JP2936769B2 (ja) 半導体装置用リードフレーム
JP2816757B2 (ja) 半導体装置の製造方法
JP2632456B2 (ja) リードフレームの製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2727251B2 (ja) リードフレームおよびその製造方法
JP2756857B2 (ja) リードフレームの製造方法
JP2717728B2 (ja) リードフレームの製造方法
JP2001015671A (ja) リードフレームの製造方法
JP3583403B2 (ja) Loc用リードフレーム及びその製造方法
JP2684247B2 (ja) リードフレームの製造方法
JP2635722B2 (ja) リードフレームおよびその製造方法
JP3230318B2 (ja) 半導体装置用リードフレーム
JPH06104314A (ja) フィルムキャリア
JPH05315518A (ja) 半導体装置およびその製造方法
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム
JPH0834275B2 (ja) リードフレームの製造方法
JP2509435Y2 (ja) リ―ドフレ―ム
JPH03283643A (ja) リードフレームの製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees