JPH04114458A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04114458A JPH04114458A JP23398290A JP23398290A JPH04114458A JP H04114458 A JPH04114458 A JP H04114458A JP 23398290 A JP23398290 A JP 23398290A JP 23398290 A JP23398290 A JP 23398290A JP H04114458 A JPH04114458 A JP H04114458A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead frame
- tie bar
- lead
- outer leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000007747 plating Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 4
- 239000000956 alloy Substances 0.000 claims abstract description 4
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 9
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 229910052763 palladium Inorganic materials 0.000 abstract description 12
- 229920001721 polyimide Polymers 0.000 abstract description 12
- 239000004642 Polyimide Substances 0.000 abstract description 10
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 abstract description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- 239000007769 metal material Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 7
- 238000004080 punching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000002271 resection Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、リードフレームおよびこれを用いた半導体装
置の製造方法に係り、特に高密度リード配置のリードフ
レームの信頼性の向上に関する。
置の製造方法に係り、特に高密度リード配置のリードフ
レームの信頼性の向上に関する。
(従来の技術)
IC,LSIなどの半導体装置用リードフレームは、フ
ォトエツチング法またはプレス加工のいずれかの方法に
よって、0.251あるいは0゜15mv+の板厚の金
属条材の不要部分を除去することによって形状加工した
のち、所定部分にめっきを行うめっき工程、テープを貼
着しインナーリード相互間を固定するテーピング工程等
を経て形成される。なお、ここではリードのうちパッケ
ージラインよりも内側をインナーリード、外側をアウタ
ーリードと指称することにする。
ォトエツチング法またはプレス加工のいずれかの方法に
よって、0.251あるいは0゜15mv+の板厚の金
属条材の不要部分を除去することによって形状加工した
のち、所定部分にめっきを行うめっき工程、テープを貼
着しインナーリード相互間を固定するテーピング工程等
を経て形成される。なお、ここではリードのうちパッケ
ージラインよりも内側をインナーリード、外側をアウタ
ーリードと指称することにする。
ところで、近年、アウターリードの先端を実装基板表面
に形成された配線パターン上に接続する面実装技術が盛
んになってきているが、この場合、アウターリードにも
パラジウムめっきを施すことによって、半田付着性が良
好であるうえ、インナーリード先端のボンディングエリ
アについてもパラジウムめっきを施すことによってボン
ディング性の向上をはかることができるという利点を有
している。
に形成された配線パターン上に接続する面実装技術が盛
んになってきているが、この場合、アウターリードにも
パラジウムめっきを施すことによって、半田付着性が良
好であるうえ、インナーリード先端のボンディングエリ
アについてもパラジウムめっきを施すことによってボン
ディング性の向上をはかることができるという利点を有
している。
また、パラジウムめっき層は硬いため、薄いリードフレ
ームに対しても、十分な強度を与えることができ、下地
材料に限定されることがない。
ームに対しても、十分な強度を与えることができ、下地
材料に限定されることがない。
しかしながら、第5図(a)に示すようにリードフレー
ムを形成し、チップの実装およびモールドを行った後、
タイバー10を切除しなければならず、この切除部断面
にリードフレームの素地か露出し、これが錆発生の原因
となっている。
ムを形成し、チップの実装およびモールドを行った後、
タイバー10を切除しなければならず、この切除部断面
にリードフレームの素地か露出し、これが錆発生の原因
となっている。
従ってタイバーのないリードフレーム構造が望ましいが
、リードフレームの高密度化は進む一方であり、板厚を
小さくした場合、機械的強度が小さくなり、このため工
程間および工程中における搬送や位置決めに際して基準
ビンの挿入、抜き出し等で折れや曲がり等の損傷が生じ
易くリードフレームの歩留まりや信頼性を低下させると
いう問題があった。
、リードフレームの高密度化は進む一方であり、板厚を
小さくした場合、機械的強度が小さくなり、このため工
程間および工程中における搬送や位置決めに際して基準
ビンの挿入、抜き出し等で折れや曲がり等の損傷が生じ
易くリードフレームの歩留まりや信頼性を低下させると
いう問題があった。
また、タイバー切除工程はプレス加工によって行われる
が、パンチの位置ずれによって、第5図(b)に示すよ
うにアウターリード14に凹凸ができ、外観不良が生し
ることもあった。
が、パンチの位置ずれによって、第5図(b)に示すよ
うにアウターリード14に凹凸ができ、外観不良が生し
ることもあった。
(発明が解決しようとする課題)
このように、半導体装置の高集積化に伴い、リード間隔
およびリード幅は小さくなる一方であり、加工精度の向
上が大きな問題となっており、パラジウムめっきを施し
たリードフレームが注目されているが、タイバーの切除
部断面にリードフレームの素地が露出し、これか錆発生
の原因となっている。
およびリード幅は小さくなる一方であり、加工精度の向
上が大きな問題となっており、パラジウムめっきを施し
たリードフレームが注目されているが、タイバーの切除
部断面にリードフレームの素地が露出し、これか錆発生
の原因となっている。
また、タイバー切除工程において、パンチの位置ずれに
よって、外観不良か生じることもあった。
よって、外観不良か生じることもあった。
本発明は、前記実情に鑑みてなされたもので、リード相
互間の位置を保持しつつ、錆発生がなく、製造が容易で
高精度でかつ信頼性の高いリードフレームを提供するこ
とを目的とする。
互間の位置を保持しつつ、錆発生がなく、製造が容易で
高精度でかつ信頼性の高いリードフレームを提供するこ
とを目的とする。
(課題を解決するための手段)
そこで本発明のリードフレームでは、タイバーを、パッ
ケージラインよりも内側に位置するように形成したこと
を特徴としている。
ケージラインよりも内側に位置するように形成したこと
を特徴としている。
また本発明の半導体装置の製造方法では、タイバーを、
封止樹脂に覆われる領域の外すなわちパッケージライン
の外側である本来の位置から内側にずれ、パッケージラ
インの内側に位置するように形成し、樹脂封止に先立ち
このタイバーを切除するようにしている。
封止樹脂に覆われる領域の外すなわちパッケージライン
の外側である本来の位置から内側にずれ、パッケージラ
インの内側に位置するように形成し、樹脂封止に先立ち
このタイバーを切除するようにしている。
望ましくはこのタイバー切除後のアウトラインかインナ
ーリード側面に対して凹凸を有するように切除している
。
ーリード側面に対して凹凸を有するように切除している
。
さらに望ましくは、リードフレームの少なくともアウタ
ーリード部をパラジウム(Pd)またはパラジウム合金
めっきで被覆すると共に、アウターリード表面を絶縁性
テープで一体的に保持するようにしている。
ーリード部をパラジウム(Pd)またはパラジウム合金
めっきで被覆すると共に、アウターリード表面を絶縁性
テープで一体的に保持するようにしている。
(作用)
上記構成によれば、タイバーがパッケージラインよりも
内側に形成されているため、インナーリード相互間の間
隔を良好に維持し、かつタイバー切除領域での素地の露
出による錆発生のおそれもなく、実装に際しても半田付
着性が良好で、ボンディング性の高いリードフレームを
得ることか可能となる。
内側に形成されているため、インナーリード相互間の間
隔を良好に維持し、かつタイバー切除領域での素地の露
出による錆発生のおそれもなく、実装に際しても半田付
着性が良好で、ボンディング性の高いリードフレームを
得ることか可能となる。
そして、アウターリード部は、タイバーに代わり、絶縁
性テープによって相互の位置が高精度に維持されている
ため、直接高精度の面実装を行うことも可能である。
性テープによって相互の位置が高精度に維持されている
ため、直接高精度の面実装を行うことも可能である。
また、工程間および工程中における搬送や位置決めに際
して高精度の位置を維持しているため、信頼性の高いリ
ードフレームを得ることが可能となる。
して高精度の位置を維持しているため、信頼性の高いリ
ードフレームを得ることが可能となる。
また、絶縁性テープの貼着時に、180℃以上に昇温し
なければならないが、半田めっきの場合180℃以上に
なると溶けてしまい、流れて隣接リードとの短絡等の不
良を生じ易いが、パラジウム(Pd)またはパラジウム
合金めっきを用いた場合、溶融することもなく良好に維
持される。
なければならないが、半田めっきの場合180℃以上に
なると溶けてしまい、流れて隣接リードとの短絡等の不
良を生じ易いが、パラジウム(Pd)またはパラジウム
合金めっきを用いた場合、溶融することもなく良好に維
持される。
さらにタイバー切除後のアウトラインがインナーリード
側面に対して凹凸を有するように切除することにより、
切除に対する位置決めが容品てありこの位置ずれを積極
的に利用するものである。
側面に対して凹凸を有するように切除することにより、
切除に対する位置決めが容品てありこの位置ずれを積極
的に利用するものである。
すなわち、この凹凸は樹脂の抜けとめの役割を果たすの
みならず、パッケージ内に入る部分であるため、外観不
良を生しることもない。
みならず、パッケージ内に入る部分であるため、外観不
良を生しることもない。
(実施例)
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
本発明実施例のリードフレームは、第1図に示す如く、
パッケージラインP内にタイバー10を配設したリード
フレームであって、表面全体にパラジウムめっきが施さ
れていると共に、インナーリード12およびアウターリ
ード14の所定の領域にポリイミドテープ18を貼着す
るようにしたことを特徴とするものである。
パッケージラインP内にタイバー10を配設したリード
フレームであって、表面全体にパラジウムめっきが施さ
れていると共に、インナーリード12およびアウターリ
ード14の所定の領域にポリイミドテープ18を貼着す
るようにしたことを特徴とするものである。
すなわち、ダイパッド]1のまわりにインナーリード1
2が放射状に配列され、ポリイミドテープ18で連結さ
れると共に、各インナーリードにアウターリード14が
連設されて、このアウターリードもポリイミドテープ1
8で連結され、サイドパー15.16によって先端を支
持せしめられている。ここで17はサポートバーである
。
2が放射状に配列され、ポリイミドテープ18で連結さ
れると共に、各インナーリードにアウターリード14が
連設されて、このアウターリードもポリイミドテープ1
8で連結され、サイドパー15.16によって先端を支
持せしめられている。ここで17はサポートバーである
。
また、リードフレームのインナーリード表面およびアウ
ターリードの裏面にはパラジウムめっき層mが形成され
ている。
ターリードの裏面にはパラジウムめっき層mが形成され
ている。
次に、このリードフレームの製造方法について説明する
。
。
まず、第2図(a)に示すように、アロイ42と指称さ
れている金属条材を順送り金型に装着してプレス加工に
より、に示すように、所望の形状のインナーリード(先
端面を除く)12、アウターリード14などを形成する
、第1の打ち抜き領域を順次形成し、インナーリードの
先端面を残してインナーリード部およびアウタリード部
等をパタニングする。
れている金属条材を順送り金型に装着してプレス加工に
より、に示すように、所望の形状のインナーリード(先
端面を除く)12、アウターリード14などを形成する
、第1の打ち抜き領域を順次形成し、インナーリードの
先端面を残してインナーリード部およびアウタリード部
等をパタニングする。
この後、さらに順次所定領域の打ち抜きを行い、インナ
ーリードのパッケージラインPよりも内側にタイバーl
Oを残してインナーリード12およびアウタリード14
のバターニングを完了する。
ーリードのパッケージラインPよりも内側にタイバーl
Oを残してインナーリード12およびアウタリード14
のバターニングを完了する。
続いて、膜厚1μ額のニッケルめっき層および膜厚0.
3〜0.5μnのパラジウムめっき層mを形成するめっ
き工程を経て、さらに第2図(b)に示すように、イン
ナーリードおよびアウターリード固定用のポリイミドテ
ープ18を貼着する。
3〜0.5μnのパラジウムめっき層mを形成するめっ
き工程を経て、さらに第2図(b)に示すように、イン
ナーリードおよびアウターリード固定用のポリイミドテ
ープ18を貼着する。
この後、前記工程で残されたインナーリード端部の第2
の打ち抜き領域A2(キャビティ領域)を打ち抜き、ダ
イパッド11とインナーリード先端とを分離し、第1図
に示したように、リードフレームが完成する。
の打ち抜き領域A2(キャビティ領域)を打ち抜き、ダ
イパッド11とインナーリード先端とを分離し、第1図
に示したように、リードフレームが完成する。
このようにして形成されたリードフレームは、ダイパッ
ド11上に半導体チップ20を接続し、ワイヤボンディ
ング工程を経て樹脂封止を行い、タイバー]Oを切除す
ると共に、サイドバー1516を切除し、第3図に示す
ように面実装用にアウターリードを折り曲げ、実装用基
板の配線パターン上に位置決めを行い、実装用基板側を
加熱することにより固着される。このときタイバー10
かやや残ってインナーリードに凸部1. OTとして付
着した状態となっている。
ド11上に半導体チップ20を接続し、ワイヤボンディ
ング工程を経て樹脂封止を行い、タイバー]Oを切除す
ると共に、サイドバー1516を切除し、第3図に示す
ように面実装用にアウターリードを折り曲げ、実装用基
板の配線パターン上に位置決めを行い、実装用基板側を
加熱することにより固着される。このときタイバー10
かやや残ってインナーリードに凸部1. OTとして付
着した状態となっている。
このようにして、高密度にアウターリードが形成された
半導体装置も、極めて容易に信頼性よく実装することか
可能である。
半導体装置も、極めて容易に信頼性よく実装することか
可能である。
特に、タイバーがパッケージラインの内側に形成されて
いるため、タイバー切除面がパッケージから露呈するこ
とはなく、リードフレーム素地の露呈による錆の発生の
おそれはない。また、インナーリードは表面にパラジウ
ムめっきを施されかつポリイミドテープて補強されてお
り、アウターリードは実装面側をはじめ表面全体がパラ
ジウムめっきを施されかつ実装面の反対側面がポリイミ
ドテープて補強されているため、面実装が極めて容易に
信頼性よく実現可能である。
いるため、タイバー切除面がパッケージから露呈するこ
とはなく、リードフレーム素地の露呈による錆の発生の
おそれはない。また、インナーリードは表面にパラジウ
ムめっきを施されかつポリイミドテープて補強されてお
り、アウターリードは実装面側をはじめ表面全体がパラ
ジウムめっきを施されかつ実装面の反対側面がポリイミ
ドテープて補強されているため、面実装が極めて容易に
信頼性よく実現可能である。
また、タイバーの切除に際し、インナーリード側面と切
除面とを合わせる必要がないため、切除が容易である。
除面とを合わせる必要がないため、切除が容易である。
さらにこのタイバーの切除によって形成された凹凸がリ
ードの抜は止めの役割を果たしているため、半導体装置
の信頼性が向上する。
ードの抜は止めの役割を果たしているため、半導体装置
の信頼性が向上する。
なお、この切断形状については実施例に限定されること
なく第4図に示すように適宜変形可能である。
なく第4図に示すように適宜変形可能である。
また、このようにして形成されたリードフレムは、硬い
パラジウムめっきで補強されるため、プレス工程の出発
材料を肉薄とすることができ、これにより歪の少ないリ
ードフレームを得ることができる。従って、後続工程に
おける加熱工程を経ても変形の少ないリードフレームを
得ることか可能となる。
パラジウムめっきで補強されるため、プレス工程の出発
材料を肉薄とすることができ、これにより歪の少ないリ
ードフレームを得ることができる。従って、後続工程に
おける加熱工程を経ても変形の少ないリードフレームを
得ることか可能となる。
さらにまた、インナーリードの先端に連結片を残して形
状加工し、連結片およびタイバーの切除に先立ち、イン
ナーリード相互間の位置をポリイミド樹脂を用いて固定
する固定工程を含むようにしているため、リード間隔を
良好に維持し、ボンディング性を高めることが可能とな
る。
状加工し、連結片およびタイバーの切除に先立ち、イン
ナーリード相互間の位置をポリイミド樹脂を用いて固定
する固定工程を含むようにしているため、リード間隔を
良好に維持し、ボンディング性を高めることが可能とな
る。
なお、前記実施例では、タイバーがパッケージラインの
内側に形成されているため、樹脂封止に際し、樹脂が流
出するおそれがあるが、金型に突起を形成しておき、こ
れによって、樹脂の流出を防止することができる。
内側に形成されているため、樹脂封止に際し、樹脂が流
出するおそれがあるが、金型に突起を形成しておき、こ
れによって、樹脂の流出を防止することができる。
また、前記実施例では、インナーリード間領域の打ち抜
き後、めっきを行うようにしたか、インナーリード間領
域の打ち抜き工程に先立ち、素子搭載領域をはじめイン
ナーリード先端部に相当する領域にパラジウムめっきを
行うようにしてもよく、このようにすることによって、
インナーリードあるいはアウターリード側部全体にわた
るめっき金属の付着を防止することかできるため、寸法
精度の低下の防止が完全なものとなる。
き後、めっきを行うようにしたか、インナーリード間領
域の打ち抜き工程に先立ち、素子搭載領域をはじめイン
ナーリード先端部に相当する領域にパラジウムめっきを
行うようにしてもよく、このようにすることによって、
インナーリードあるいはアウターリード側部全体にわた
るめっき金属の付着を防止することかできるため、寸法
精度の低下の防止が完全なものとなる。
また、前記実施例では、ポリイミド樹脂の貼着位置につ
いては適宜変更可能である。
いては適宜変更可能である。
この場合、ポリイミドテープ18はインナーリード先端
のみでもよくまた、リードフレーム表面全体にパラジウ
ムめっき層mを形成してもよい。
のみでもよくまた、リードフレーム表面全体にパラジウ
ムめっき層mを形成してもよい。
この場合は、それぞれ一方の面全体に形成すれば良いた
め、形成が極めて容易である。
め、形成が極めて容易である。
さらに、ポリイミドテープ18を通常のタイバーの位置
に貼着するようにしても良い。
に貼着するようにしても良い。
加えて、リードフレーム素材としてはアロイ42に限定
されることなく、銅等地の材料を用いるようにしてもよ
い。
されることなく、銅等地の材料を用いるようにしてもよ
い。
以上説明してきたように、本発明によれば、タイバーが
パッケージラインよりも内側に形成されているため、イ
ンナーリード相互間の間隔を良好に維持し、かつタイバ
ー切除領域での素地の露出による錆発生のおそれもなく
、実装に際しても半田付着性か良好で、ボンディング性
の高いリードフレームを得ることが可能となる。
パッケージラインよりも内側に形成されているため、イ
ンナーリード相互間の間隔を良好に維持し、かつタイバ
ー切除領域での素地の露出による錆発生のおそれもなく
、実装に際しても半田付着性か良好で、ボンディング性
の高いリードフレームを得ることが可能となる。
第1図 は本発明実施例のリードフ
レームを示す図、第2図(a)乃至第2図(b)は同リ
ードフレームの製造工程を示す図、第3図は本発明実施
例のリードフレームを用いて形成した半導体装置の斜視
図、第4図は本発明の他の実施例の半導体装置を示す図
、第5図(a)および第5図(b)は従来例のリードフ
レームおよびこれを用いて形成した半導体装置である。 10・・・タイバー 11・・・ダイパッド、12・・
・インナーリード、13・・・ダムバー 14・・アウ
ターリード、1.5.16・・・サイトパー 17・・
サポートパー 18・・・ポリイミドテープ、]C・・
・タイバ1、 OT・・・突起、m・・めっき層。 第2 図 第4 第5
レームを示す図、第2図(a)乃至第2図(b)は同リ
ードフレームの製造工程を示す図、第3図は本発明実施
例のリードフレームを用いて形成した半導体装置の斜視
図、第4図は本発明の他の実施例の半導体装置を示す図
、第5図(a)および第5図(b)は従来例のリードフ
レームおよびこれを用いて形成した半導体装置である。 10・・・タイバー 11・・・ダイパッド、12・・
・インナーリード、13・・・ダムバー 14・・アウ
ターリード、1.5.16・・・サイトパー 17・・
サポートパー 18・・・ポリイミドテープ、]C・・
・タイバ1、 OT・・・突起、m・・めっき層。 第2 図 第4 第5
Claims (4)
- (1)内方にむかって伸長する複数のアウターリードと
、 前記アウターリードに連設され半導体素子 搭載部分近傍に向かって伸長する複数のインナーリード
とを具備したリードフレームにおいて、隣接アウターリ
ード間を連結固定する固定 部材としてのタイバーが、封止樹脂に覆われる領域の外
すなわちパッケージラインの外側である本来の位置から
内側にずれ、パッケージラインの内側に位置するように
配設されていることを特徴とするリードフレーム。 - (2)内方にむかって伸長する複数のアウターリードと
、 前記アウターリードに連設され半導体素子 搭載部分近傍に向かって伸長する複数のインナーリード
と、 封止樹脂に覆われる領域の外すなわちパッ ケージラインの外側である本来の位置から内側にずれ、
パッケージラインの内側に位置するように配設され、隣
接アウターリード間を連結固定する固定部材としてのタ
イバーとを具備したリードフレームの形状加工を行う形
状加工工程と、 前記リードフレームの少なくともインナー リード表面を合金めっき層で被覆するめっき工程と、 半導体チップを接続する接続工程と、 前記半導体チップ接続工程の前または後に 前記タイバーを切除するタイバー切除工程と、前記半導
体チップおよびインナーリードを 封止樹脂によって被覆する樹脂封止工程と、を含むこと
を特徴とする半導体装置の製造方法。 - (3)前記めっき工程は、(Pd)またはパラジウム合
金めっき層で被覆する工程であり、 前記めっき工程後に 隣接インナーリード間または隣接アウター リード間を連結固定する固定部材としての絶縁性テープ
を貼着する貼着工程を含むことを特徴とする請求項(2
)に記載の半導体装置の製造方法。 - (4)前記タイバー切除工程は、インナーリードの側面
から凹凸を有するように切除し、インナーリードに垂直
なタイバー残余部を残して切除する工程であることを特
徴とする請求項(2)に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2233982A JP2816757B2 (ja) | 1990-09-04 | 1990-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2233982A JP2816757B2 (ja) | 1990-09-04 | 1990-09-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04114458A true JPH04114458A (ja) | 1992-04-15 |
JP2816757B2 JP2816757B2 (ja) | 1998-10-27 |
Family
ID=16963683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2233982A Expired - Fee Related JP2816757B2 (ja) | 1990-09-04 | 1990-09-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2816757B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0621633A2 (de) * | 1993-04-10 | 1994-10-26 | W.C. Heraeus GmbH | Leiterrahmen für integrierte Schaltungen |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5889931U (ja) * | 1981-12-11 | 1983-06-17 | 日本電気ホームエレクトロニクス株式会社 | リ−ドフレ−ム |
-
1990
- 1990-09-04 JP JP2233982A patent/JP2816757B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5889931U (ja) * | 1981-12-11 | 1983-06-17 | 日本電気ホームエレクトロニクス株式会社 | リ−ドフレ−ム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0621633A2 (de) * | 1993-04-10 | 1994-10-26 | W.C. Heraeus GmbH | Leiterrahmen für integrierte Schaltungen |
EP0621633A3 (de) * | 1993-04-10 | 1995-01-11 | Heraeus Gmbh W C | Leiterrahmen für integrierte Schaltungen. |
US5486721A (en) * | 1993-04-10 | 1996-01-23 | W.C. Heraeus Gmbh | Lead frame for integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
JP2816757B2 (ja) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019388B2 (en) | Semiconductor device | |
JP3704304B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
KR20030031412A (ko) | 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법 | |
JPH09331013A (ja) | 半導体装置の組立法 | |
US5424577A (en) | Lead frame for semiconductor device | |
JPH08186225A (ja) | 半導体パッケージおよびその製造方法 | |
JPH04299851A (ja) | 半導体装置用リードフレーム | |
JPH04114458A (ja) | 半導体装置の製造方法 | |
JPH0442564A (ja) | リードフレームおよびその製造方法 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
JP2756857B2 (ja) | リードフレームの製造方法 | |
JP2717728B2 (ja) | リードフレームの製造方法 | |
JPH06252334A (ja) | 半導体装置 | |
JPH0738036A (ja) | 半導体装置の製造方法 | |
JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
JP3583403B2 (ja) | Loc用リードフレーム及びその製造方法 | |
JP2001015671A (ja) | リードフレームの製造方法 | |
JPH0537121A (ja) | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 | |
JPH05315518A (ja) | 半導体装置およびその製造方法 | |
JPH04103154A (ja) | 半導体装置及びその製造方法及びその実装方法 | |
JPH07147292A (ja) | 半導体装置の製造方法 | |
JPH03283643A (ja) | リードフレームの製造方法 | |
JPS61168947A (ja) | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム | |
JPH0435056A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |