JPH08186225A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JPH08186225A
JPH08186225A JP1615595A JP1615595A JPH08186225A JP H08186225 A JPH08186225 A JP H08186225A JP 1615595 A JP1615595 A JP 1615595A JP 1615595 A JP1615595 A JP 1615595A JP H08186225 A JPH08186225 A JP H08186225A
Authority
JP
Japan
Prior art keywords
lead
hole
inner lead
semiconductor package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1615595A
Other languages
English (en)
Other versions
JP2602182B2 (ja
Inventor
Yong T Kwon
容台 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH08186225A publication Critical patent/JPH08186225A/ja
Application granted granted Critical
Publication of JP2602182B2 publication Critical patent/JP2602182B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 リードフレームパッドとリードフレームのイ
ンナーリードを直接ソルダリングする半導体パッケージ
およびその製造方法を提供する。 【構成】 リードフレーム４０の所定部位にパッドが設
置され、パッドの一方側にはインナーリード１３が、他
方側には補助リード１２が設置され、インナーリード１
３と補助リード１２の連結部には少なくとも１つ以上の
インナーリードホール２５が設置され、インナーリード
ホール２５の上部にはインナーリードホール２５に連通
されるように、ソルダレジスタフィルム３０上にソルダ
レジスタホール３５が少なくとも１つ以上設置されたも
のである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パッケージおよ
びその製造方法に関するものであり、詳しくは、リード
フレームパッドとリードフレームのインナーリードを直
接ソルダリングする半導体パッケージおよびその製造方
法に関するものである。
【０００２】
【従来の技術】従来の半導体パッケージは、図７に示す
ように、リードフレームパッド１上に半導体チップ１０
を接着剤２で付着して固定させ、前記半導体チップ１０
とリードフレーム２０のインナーリード３を金属ワイヤ
５で電気的に接続連結するようになっている。また、こ
のように構成された従来の半導体パッケージは、半導体
チップ１０とリードフレーム２０のインナーリード３お
よび金属ワイヤ５を包含する一定面積、つまり長方形の
本体が、封止樹脂６で密封されてなる。そして、前記長
方形の本体を構成する封止樹脂６の左右両側には、それ
ぞれリードフレーム２０のアウターリード４が所定形態
に一定長さだけ突出されている。すなわち、前記アウタ
ーリード４は、半導体パッケージの内側に折曲されてい
る。
【０００３】一方、前記のように構成された従来の半導
体パッケージは、次のような工程を遂行して製造され
る。
【０００４】まず、従来の半導体の製造方法は、半導体
チップ１０をリードフレームパッド１上に接着剤２で付
着して固定するダイボンディング工程と、前記半導体チ
ップ１０とリードフレーム２０のインナーリード３を金
属ワイヤ５で電気的に連結するワイヤボンディング工程
と、ワイヤボンディングされた半導体チップ１０とリー
ドフレームパッド１とインナーリード３と金属ワイヤ５
を封じて塞ぐ封止樹脂体６を形成させるモールディング
工程と、前記リードフレーム２０のアウターリード４を
支持しているダムバー（図示せず）を切断して各々の独
立パッケージに分離するとともに封止樹脂体６の両側に
突出されたアウターリード４を所定形態に折曲形成する
トリミングおよびフォーミング（trimming/forming）工
程とを、順次遂行して半導体パッケージを製造すること
になる。
【０００５】
【発明が解決しようとする課題】このように製造される
従来の半導体パッケージは、半導体チップとリードフレ
ームのインナーリードを金属ワイヤでワイヤボンディン
グして電気的に結線するので、パッケージの小型化およ
び薄型化が難しいという欠点があった。また、このよう
に結線されたワイヤでは、寄生インダクタンスと抵抗が
発生するので、これにより半導体パッケージの電気的特
性が低下するという問題点が発生した。
【０００６】したがって、本発明の目的は、ワイヤボン
ディングを使用せずに、リードフレームパッドとリード
フレームのインナーリードを直接ソルダリングして、パ
ッケージを小型化および薄型化させた、半導体パッケー
ジおよびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明による半
導体パッケージは、リードフレームの所定部位に設置さ
れたパッドの一方側にはインナーリードが、他方側には
補助リードがそれぞれ設置され、インナーリードと補助
リードの連結部には少なくとも１つ以上のインナーリー
ドホールが設置され、インナーリードホールの上部には
インナーリードホールに連通されるようにソルダレジス
タフィルム上にソルダレジスタホールが少なくとも１つ
以上設置されることを特徴としている。
【０００８】請求項２の発明による半導体パッケージ
は、請求項１の発明において、インナーリードホールは
円形に形成されることを特徴としている。
【０００９】請求項３の発明による半導体パッケージ
は、請求項１の発明において、インナーリードホールは
四角形に形成されることを特徴としている。
【００１０】請求項４の発明による半導体パッケージ
は、請求項１の発明において、インナーリードホールは
半円形に形成されることを特徴としている。
【００１１】請求項５の発明による半導体パッケージ
は、請求項１の発明において、ソルダレジスタホールは
インナーリードホールより大きく形成されることを特徴
としている。
【００１２】請求項６の発明による半導体パッケージの
製造方法は、リードフレーム上にソルダレジスタフィル
ムを付着する段階と、リードフレームのインナーリード
がパッドと直接接触し得るようにリードパターンを形成
しエッチングする段階と、パッドとインナーリードをソ
ルダリングする段階と、リードフレームをエポキシモー
ルドコンパウンドでモールディングする段階と、リード
フレームのサイドレールを切断し、パッケージの固有形
態に切断するトリミングおよびフォーミング段階と、所
定の鍍金被膜を得るためのたとえば錫めっき等のめっき
段階とから構成されることを特徴としている。
【００１３】請求項７の発明による半導体パッケージの
製造方法は、請求項６の発明において、ソルダリング段
階で、ソルダレジスタホールおよびインナーリードホー
ルにソルダを注入した後、熱気を吹き入れることにより
不必要なソルダを除去することを特徴としている。
【００１４】
【実施例】以下、添付図面に基づいて、本発明の実施例
を詳細に説明する。
【００１５】図１は、本発明の一実施例による半導体パ
ッケージの平面図で、リードフレーム４０の上部の所定
部位には、薄いソルダレジスタフィルム３０が接着剤
（図示せず）により付着されている。そして、前記リー
ドフレーム４０は、その所定部位に一定間隔をおいて複
数のインナーリード１３が設置され、前記インナーリー
ド１３は補助リード１２と相互連結される。ここで、補
助リード１２は、インナーリードに連結された部分で、
便宜上区分したものである。
【００１６】一方、前記インナーリード１３と補助リー
ド１２間の連結部２６には、円形のインナーリードホー
ル２５が形成される。ここで、ただ１つのインナーリー
ドホール２５を形成したが、場合によっては複数を形成
することもできる。そして、このようにインナーリード
ホール２５を形成した理由は、ソルダリング面積を拡大
するとともに、不良率を減少させるためである。
【００１７】さらに、前記インナーリードホール２５
は、図２（Ａ）に示すように円形に形成することもでき
るし、図２（Ｂ）に示すように矩形のインナーリードホ
ール２５ａを形成することもできるし、図２（Ｃ）に示
すように半円形のインナーリードホール２５ｂを形成す
ることもできる。
【００１８】次に、図３（Ａ）は図２（Ａ）のＢ−Ｂ′
線について切取った断面図であり、図３（Ｂ）は図２
（Ａ）のＣ−Ｃ′線について切取った断面図である。図
３（Ａ）および図３（Ｂ）に示すように、チップパッド
１１の上部には、補助リード１２およびインナーリード
１３がそれぞれ付着される。ここで、前記補助リード１
２とインナーリード１３間には、インナーリードホール
２５が形成される。また、前記インナーリード１３およ
び補助リード１２の上部には、ソルダレジスタフィルム
３０が付着されている。前記ソルダレジスタフィルム３
０の所定部位、つまり前記インナーリードホール２５に
対向する部分には、前記インナーリードホール２５より
少し大きいソルダレジスタホール３５を形成することに
なる。
【００１９】一方、図３（Ｂ）は、図２（Ａ）のＣ−
Ｃ′線について切取った断面図であり、図３（Ａ）とは
異なりチップパッド１１上の両側にインナーリード１３
が設置され、前記インナーリード１３とインナーリード
１３間にはインナーリードホール２５が形成されてい
る。また、ソルダレジスタフィルム３０の所定部位、つ
まり前記インナーリードホール２５に対向する部分に
は、前述したものと同様に、前記インナーリードホール
２５より少し大きいソルダレジスタホール３５が形成さ
れる。ここで、図３（Ａ）に示すソルダレジスタホール
３５は、図３（Ｂ）に示すソルダレジスタホール３５に
比べて大きく示されているが、これはただ切断方向差に
よるもので、前記ソルダレジスタホール３５の大きさ
は、これに限定されるものではなく、使用者がその大き
さを任意に選択できるものである。
【００２０】一方、本発明の一実施例による半導体パッ
ケージの製造方法は、リードフレーム４０にソルダレジ
スタフィルム３０を付着するか、リードフレーム４０に
ソルダレジスタフィルム３０が付着されたリードフレー
ム４０を用意した後、前記リードフレーム４０のインナ
ーリード１３が、図３（Ｂ）に示すように、チップパッ
ド１１と直接接触し得るように、リードパターン（図示
せず）を形成してエッチングすることになる。このよう
に、リードパターンが形成されると、フォト現像工程を
遂行し、この際、ソルダレジスタフィルム３０上に、図
２（Ａ）〜図２（Ｃ）に示すような種々のインナーリー
ドホール２５，２５ａ，２５ｂより少し大きく（つま
り、使用者の要求に適合するように）矩形のソルダレジ
スタホール３５を食刻により形成する。
【００２１】このようにソルダレジスタホール３５が形
成されてから、ソーイング（sawing）工程により個々に
分離された半導体チップ１００（図４（Ａ）参照）を、
図３（Ａ）または図３（Ｂ）に示すチップパッド１１に
付着する。そして、ソルダレジスタフィルム３０上に形
成されたソルダレジスタホール３５は、図１および図３
（Ａ），（Ｂ）に示すように、チップパッド１１と補助
リード１２とインナーリード１３が取囲んでいるインナ
ーリードホール２５に連通され、前記インナーリードホ
ール２５より少し大きく形成される。したがって、前記
ソルダレジスタホール３５およびインナーリードホール
２５には、ソルダクリーム（solder cream）を少量塗布
してから所定の熱を加えると、図４（Ａ）に示すよう
に、ソルダ４５が溶融される。図４（Ａ）のようにソル
ダ４５が溶融されると、図４（Ｂ）および図４（Ｃ）に
示すような工程を遂行する。
【００２２】次に、図４（Ａ）〜図４（Ｃ）に示す工程
を詳細に説明する。図４（Ａ）はソルダ４５が溶融され
た後の状態を示す断面図であり、半導体チップ１００が
付着されたチップパッド１１上にソルダ４５がソルダレ
ジスタフィルム３０の高さより高く覆われているものを
示す。このような状態で、図４（Ｂ）に示すように、一
定方向（矢印方向）に熱気を供給すると、ソルダレジス
タフィルム３０上の不必要なソルダが一方側に押されて
除去され、図４（Ｃ）のような状態になる。すなわち、
ソルダレジスタフィルム２０のソルダレジスタホール３
５（図３（Ａ）参照）間に、所定量だけのソルダ４５の
みが残存する。
【００２３】このようなソルダリング工程が完了される
と、本発明の一実施例による半導体パッケージは、外部
の物理的衝撃または化学的変化に対する保護のために、
エポキシモールディングコンパウンド（epoxy molding
compound）で成形される。すなわち、図６に示すよう
に、半導体チップ１００、補助リード１２およびインナ
ーリード１３で取囲まれた部分にエポキシモールディン
グコンパウンドで封止体を形成する。なお、図６は、図
５（Ｂ）のＥ−Ｅ′線について切取った図面である。こ
のようにモールディング作業が終了すると、半導体パッ
ケージを一定時間硬化させた後、図５（Ａ）および図５
（Ｂ）と図６のようなトリミングおよびフォーミング工
程を遂行して、半導体パッケージを製作する。
【００２４】前記切断工程とトリミングおよびフォーミ
ング工程を、図５（Ａ）および図５（Ｂ）と図７に基づ
いて説明すると次のようである。
【００２５】図５（Ａ）は、本発明の一実施例による半
導体パッケージのトリミング工程を示す断面図である。
図５（Ａ）において、Ｄ−Ｄ′線に沿って半導体パッケ
ージを切断し、各サイドレール４８およびダムバ４９を
除去すると、半導体パッケージは図５（Ｂ）のようにな
る。このようにトリミングされた半導体パッケージは、
図５（Ｂ）に示すように、ソルダレジスタフィルム３０
の外側に複数のアウターリード１４のみが突出されてい
るので、使用者が前記アウターリード１４を望むパッケ
ージの固有形態に折曲して、図６に示すような完成され
たパッケージを製造する。
【００２６】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージは、半導体チップとインナーリードをワイヤボ
ンディングする工程を遂行しないので、半導体パッケー
ジの小型化および薄型化を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体パッケージの平
面図である。
【図２】本発明の一実施例によるインナーリードホール
の多様な形態を示す平面図である。
【図３】（Ａ）は図２（Ａ）のＢ−Ｂ′線について切取
った断面図であり、（Ｂ）は図２（Ａ）のＣ−Ｃ′線に
ついて切取った断面図である。
【図４】本発明の一実施例によるソルダリング工程を段
階別に示す図である。
【図５】半導体パッケージのトリミング工程を示す図で
あって、（Ａ）はダムバのトリミング前段階を示す平面
図であり、（Ｂ）は切断後の単位パッケージを示す平面
図である。
【図６】図５（Ｂ）において、トリミングおよびフォー
ミング工程後、Ｅ−Ｅ′線について切取った半導体パッ
ケージの断面図である。
【図７】従来の半導体パッケージの概略断面図である。
【符号の説明】
１，１１ パッド ２ 接着剤 ３，１３ インナーリード ４，１４ アウターリード ５ ワイヤ １０，１００ 半導体チップ １２ 補助リード ２０，４０ リードフレーム ３０ ソルダレジスタフィルム ４５ ソルダ ５０ 金属フレーム

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームの所定部位に設置された
    パッドの一方側にはインナーリードが、他方側には補助
    リードがそれぞれ設置され、 前記インナーリードと前記補助リードの連結部には少な
    くとも１つ以上のインナーリードホールが設置され、 前記インナーリードホールの上部には前記インナーリー
    ドホールに連通されるようにソルダレジスタフィルム上
    にソルダレジスタホールが少なくとも１つ以上設置され
    ることを特徴とする、半導体パッケージ。
  2. 【請求項２】 前記インナーリードホールは、円形に形
    成されることを特徴とする、請求項１記載の半導体パッ
    ケージ。
  3. 【請求項３】 前記インナーリードホールは、四角形に
    形成されることを特徴とする、請求項１記載の半導体パ
    ッケージ。
  4. 【請求項４】 前記インナーリードホールは、半円形に
    形成されることを特徴とする、請求項１記載の半導体パ
    ッケージ。
  5. 【請求項５】 前記ソルダレジスタホールは、前記イン
    ナーリードホールより大きく形成されることを特徴とす
    る、請求項１記載の半導体パッケージ。
  6. 【請求項６】 リードフレーム上にソルダレジスタフィ
    ルムを付着する段階と、 前記リードフレームのインナーリードがパッドと直接接
    触し得るようにリードパターンを形成しエッチングする
    段階と、 前記パッドとインナーリードをソルダリングする段階
    と、 前記リードフレームをエポキシモールドコンパウンドで
    モールディングする段階と、 前記リードフレームのサイドレールを切断し、パッケー
    ジの固有形態に切断するトリミングおよびフォーミング
    段階と、 所定の鍍金被膜を得るためのめっき段階とから構成され
    ることを特徴とする、半導体パッケージの製造方法。
  7. 【請求項７】 前記ソルダリング段階で、ソルダレジス
    タホールおよびインナーリードホールにソルダを注入し
    た後、熱気を吹き入れることにより不必要なソルダを除
    去することを特徴とする、請求項６記載の半導体パッケ
    ージの製造方法。
JP1615595A 1994-12-19 1995-02-02 半導体パッケージおよびその製造方法 Expired - Fee Related JP2602182B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94P35092 1994-12-19
KR1019940035092A KR0141952B1 (ko) 1994-12-19 1994-12-19 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
JPH08186225A true JPH08186225A (ja) 1996-07-16
JP2602182B2 JP2602182B2 (ja) 1997-04-23

Family

ID=19402220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1615595A Expired - Fee Related JP2602182B2 (ja) 1994-12-19 1995-02-02 半導体パッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US5559372A (ja)
JP (1) JP2602182B2 (ja)
KR (1) KR0141952B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2734983B1 (fr) 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
CN1080981C (zh) * 1995-06-06 2002-03-13 揖斐电株式会社 印刷电路板
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JP3050812B2 (ja) 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
JPH11233684A (ja) * 1998-02-17 1999-08-27 Seiko Epson Corp 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6310390B1 (en) 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
JP3356121B2 (ja) * 1999-07-02 2002-12-09 株式会社村田製作所 非可逆回路素子および通信装置
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
US9653424B2 (en) * 2009-09-21 2017-05-16 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
TWI657237B (zh) * 2018-02-21 2019-04-21 茂達電子股份有限公司 光學偵測裝置及光學封裝結構
KR102169230B1 (ko) 2019-04-22 2020-10-23 강해일 비상 전력 및 블루투스 통신을 활용한 도어락 개폐 시스템 및 그 운영 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706409A (en) * 1970-02-26 1972-12-19 Gen Electric Semiconductor lead attachment system including a semiconductor pellet orientation plate
JPS5232267A (en) * 1975-09-05 1977-03-11 Citizen Watch Co Ltd Ic packaging construction
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP2507476B2 (ja) * 1987-09-28 1996-06-12 株式会社東芝 半導体集積回路装置
JPH01278754A (ja) * 1988-05-02 1989-11-09 Matsushita Electron Corp 半導体装置用リードフレーム
JPH02106943A (ja) * 1988-10-17 1990-04-19 Nec Corp 半導体集積回路の実装構造
US5123163A (en) * 1989-04-27 1992-06-23 Nec Corporation Process and apparatus for forming bumps on film carrier
JPH0316146A (ja) * 1989-06-14 1991-01-24 Sumitomo Bakelite Co Ltd 半導体装置
US5388577A (en) * 1990-06-08 1995-02-14 Boston University Electrode array microchip
JPH0465166A (ja) * 1990-07-05 1992-03-02 Fuji Xerox Co Ltd 半導体装置の製造方法
US5132772A (en) * 1991-05-31 1992-07-21 Motorola, Inc. Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding
US5467864A (en) * 1992-05-14 1995-11-21 Carl Strutz & Co., Inc. Dual purpose apparatus to manipulate workpieces

Also Published As

Publication number Publication date
KR960026692A (ko) 1996-07-22
US5559372A (en) 1996-09-24
JP2602182B2 (ja) 1997-04-23
KR0141952B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
JP2602182B2 (ja) 半導体パッケージおよびその製造方法
US5429992A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
JP2522524B2 (ja) 半導体装置の製造方法
KR101131353B1 (ko) 반도체 장치
JP2002083918A (ja) リードフレーム及び半導体装置
JP2004247613A (ja) 半導体装置およびその製造方法
JP2634249B2 (ja) 半導体集積回路モジュール
JPH0738036A (ja) 半導体装置の製造方法
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP2009231322A (ja) 半導体装置の製造方法
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP3583403B2 (ja) Ｌｏｃ用リードフレーム及びその製造方法
KR100641512B1 (ko) 반도체 패키지 공정에서의 리드 프레임 구조
JP2564595B2 (ja) 半導体装置の製造方法
JPH04162466A (ja) 半導体装置用リードフレーム
JP2000260908A (ja) 表面実装型半導体装置およびその製造方法
JPH0777248B2 (ja) 樹脂封止形半導体装置及びその製造方法
JPH11284018A (ja) 半導体装置およびその製造方法
JPH0389539A (ja) リードフレーム，これを用いた半導体装置およびその製造方法
JPH0766231A (ja) 面実装型半導体装置の製造方法
JPH05226551A (ja) 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置の製造方法
JPH04114458A (ja) 半導体装置の製造方法
JP2000058708A (ja) Ｂｇａ半導体装置とその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961022

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120129

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120129

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees