JPH0316146A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0316146A JPH0316146A JP1149422A JP14942289A JPH0316146A JP H0316146 A JPH0316146 A JP H0316146A JP 1149422 A JP1149422 A JP 1149422A JP 14942289 A JP14942289 A JP 14942289A JP H0316146 A JPH0316146 A JP H0316146A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- leads
- resin
- insulating film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 19
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- 238000007789 sealing Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テープキャリアに半導体チップを実装した半
導体装置に関するものである。
導体装置に関するものである。
先ず、図面により従来のテープキャリア方式の半導体装
置について説明する。第2図に示したように、絶縁性フ
ィルム(1)に形成されたデバイスホール(14)へ突
き出した導電体パターン(2)のリード(4)と、半導
体チップ(6)の電極上に設けられたバンブ(5)とを
加熱加圧により接続して、第3図のような半導体装置を
組立て、その接続部及び半導体チップ(6)の電極部を
保護のため樹脂(8)で封入している。
置について説明する。第2図に示したように、絶縁性フ
ィルム(1)に形成されたデバイスホール(14)へ突
き出した導電体パターン(2)のリード(4)と、半導
体チップ(6)の電極上に設けられたバンブ(5)とを
加熱加圧により接続して、第3図のような半導体装置を
組立て、その接続部及び半導体チップ(6)の電極部を
保護のため樹脂(8)で封入している。
このような構造のテープキャリア(11)は、第2図の
例のように接着剤(3)を用いた3層テープを使用する
場合、絶縁フィルム(1)にデバイスホール(14)を
打ち抜いた後に導電体パターン(2)が形或されるため
、デバイスホール(l4)内へつき出した導電体パター
ン(2)のリード(4)が細く多くなるほど曲がり、折
れなどの変形が生じ、歩留りが非常に悪いものであった
。また、絶縁フィルム(1)に蒸着やスパッタリング法
で金属膜を形或するなど接着剤を用いない2層テープを
使用する場合は、導体バクーン(2)を形威した後でデ
バイスホール(l4)をエッチング等の方法により形成
させるため、リード(4)の変形は少なくなるが、工程
が複雑で高コストになるという欠点があった。
例のように接着剤(3)を用いた3層テープを使用する
場合、絶縁フィルム(1)にデバイスホール(14)を
打ち抜いた後に導電体パターン(2)が形或されるため
、デバイスホール(l4)内へつき出した導電体パター
ン(2)のリード(4)が細く多くなるほど曲がり、折
れなどの変形が生じ、歩留りが非常に悪いものであった
。また、絶縁フィルム(1)に蒸着やスパッタリング法
で金属膜を形或するなど接着剤を用いない2層テープを
使用する場合は、導体バクーン(2)を形威した後でデ
バイスホール(l4)をエッチング等の方法により形成
させるため、リード(4)の変形は少なくなるが、工程
が複雑で高コストになるという欠点があった。
また、第4図に示したように、デバイスホールのないテ
ープキャリアもいくつか提案されているが、この場合は
保護のための樹脂を絶縁性フィルム(1〉と半導体チッ
プ(6)のすき間に封入することが容易ではなく、得ら
れた半導体装置は耐湿性、機械的強度など信頼性に欠け
るものであった. (発明が解決しようとする課題) 本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留りが高く、低コストで、信頼性の高いテープキャ
リア方式の半導体装置を提供することにある. (課題を解決するための手段〕 即ち本発明は、絶縁性フィルム上に導電体で回路パター
ンを形成し、半導体チップとの接続部となる前記回路パ
ターンの複数個のリードで囲まれた内側の部位に開孔を
設け、該リード部にフェイスダウンで半導体チップを接
続した後、半導体チップの電極部および前記リードとの
接続部を樹脂で封止したことを特徴とする半導体装置で
ある。
ープキャリアもいくつか提案されているが、この場合は
保護のための樹脂を絶縁性フィルム(1〉と半導体チッ
プ(6)のすき間に封入することが容易ではなく、得ら
れた半導体装置は耐湿性、機械的強度など信頼性に欠け
るものであった. (発明が解決しようとする課題) 本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留りが高く、低コストで、信頼性の高いテープキャ
リア方式の半導体装置を提供することにある. (課題を解決するための手段〕 即ち本発明は、絶縁性フィルム上に導電体で回路パター
ンを形成し、半導体チップとの接続部となる前記回路パ
ターンの複数個のリードで囲まれた内側の部位に開孔を
設け、該リード部にフェイスダウンで半導体チップを接
続した後、半導体チップの電極部および前記リードとの
接続部を樹脂で封止したことを特徴とする半導体装置で
ある。
以下、図面により本発明を詳細に説明する.第1図は、
本発明による半導体装置の要部断面図である。絶縁性フ
ィルム(1)と導電体とを接着剤(3)で貼合せ、エッ
チング等の方法で導電体パターン(2)を形威し、その
半導体チップ(6)との接続部となる複数個のリード(
4)で囲まれた内側の部位の絶縁性フィルム(1)に、
打抜き等の方法で開孔(7)を設けたテープキャリア(
10)を使用している.半導体チ・ノブ(6)上に設け
られたバンブ(5)とリード(4)とを加熱加圧して接
合した後、半導体チップ(6)の電極部およびバンプ(
5)とリード(4)の接続部を保護するための樹脂(8
)を開孔(7)より注入し、封止している。
本発明による半導体装置の要部断面図である。絶縁性フ
ィルム(1)と導電体とを接着剤(3)で貼合せ、エッ
チング等の方法で導電体パターン(2)を形威し、その
半導体チップ(6)との接続部となる複数個のリード(
4)で囲まれた内側の部位の絶縁性フィルム(1)に、
打抜き等の方法で開孔(7)を設けたテープキャリア(
10)を使用している.半導体チ・ノブ(6)上に設け
られたバンブ(5)とリード(4)とを加熱加圧して接
合した後、半導体チップ(6)の電極部およびバンプ(
5)とリード(4)の接続部を保護するための樹脂(8
)を開孔(7)より注入し、封止している。
導電体パターン(2)のリード(4)と半導体チップ(
6)の接続部が取り囲む面積よりも小さい開孔(7)を
絶縁性フィルム(1)に設けたことが特徴で、このよう
な構造にすることにより、第4図に示した従来の2層テ
ープの製造工程と同様にデバイスホールのない状態で導
電体パターンを形成することができるため、パターンの
リードの変形が少なく歩留りを向上させることができる
。
6)の接続部が取り囲む面積よりも小さい開孔(7)を
絶縁性フィルム(1)に設けたことが特徴で、このよう
な構造にすることにより、第4図に示した従来の2層テ
ープの製造工程と同様にデバイスホールのない状態で導
電体パターンを形成することができるため、パターンの
リードの変形が少なく歩留りを向上させることができる
。
また、保護用の樹脂(8)を注入するための開孔(7)
の大きさが、半導体チップ(6)上に形威された導電体
パターン(2)、リード(4)部より小さいため、従来
の3Nテープを使用する場合のデバイスホールの形或工
程と同様にプレスによる打ち抜きなどが適用できるため
、従来のエッチングによる方法に比較して大幅に低コス
ト化をはかることができる。しかも開札(7)から注入
した保護用の樹脂(8)が半導体チップ(6)と絶縁性
フィルム(1)の間に容易に隅々まで入りこむため、信
頼性の高い半導体装置を得ることが可能となる。
の大きさが、半導体チップ(6)上に形威された導電体
パターン(2)、リード(4)部より小さいため、従来
の3Nテープを使用する場合のデバイスホールの形或工
程と同様にプレスによる打ち抜きなどが適用できるため
、従来のエッチングによる方法に比較して大幅に低コス
ト化をはかることができる。しかも開札(7)から注入
した保護用の樹脂(8)が半導体チップ(6)と絶縁性
フィルム(1)の間に容易に隅々まで入りこむため、信
頼性の高い半導体装置を得ることが可能となる。
本発明で用いられる絶縁性フィルム(1)、導電体及び
接着剤(3)は、通常フレキシブルプリント回路基板に
用いられているボリイξドやポリエステルのフィルム、
エポキシ系やフェノール系の接着剤、銅、アルミニウム
などの導電体などであればなんでもよく、特に限定する
ものではない。
接着剤(3)は、通常フレキシブルプリント回路基板に
用いられているボリイξドやポリエステルのフィルム、
エポキシ系やフェノール系の接着剤、銅、アルミニウム
などの導電体などであればなんでもよく、特に限定する
ものではない。
導体パターン(2)の表面上に形成するメッキの種類、
厚み、横戒なとも特に限定するものではないが、半導体
チップ(6)上に形或されたバンプ(5)や接続方法に
あわせて、金、スズ、はんだなど一般に用いられている
ものが好ましい。
厚み、横戒なとも特に限定するものではないが、半導体
チップ(6)上に形或されたバンプ(5)や接続方法に
あわせて、金、スズ、はんだなど一般に用いられている
ものが好ましい。
また、封止用の樹脂(8)は、一般に半導体の封止用と
して使われているものであれば特に限定するものではな
いが、耐湿性の高い液状エポキシ樹脂などが望ましい。
して使われているものであれば特に限定するものではな
いが、耐湿性の高い液状エポキシ樹脂などが望ましい。
また、本発明において、半導体チ・ノブ(6)のバンブ
(5〉と導電体パターン(2)のリード(4)とを接続
する方法は特に限定するものではないが、導電ペースト
による方法や、はんだ接続、導電ゴムコネクタ、ビーム
リード方式などの中から、接続の信頼性の高いものを適
用するのが望ましい. 尚、テープキャリア(10)としては、第1図に示した
ような、絶縁性フィルム(1)と導電体とを接着剤(3
)で貼合せた3N構造の積層体を使用したものの他、接
着剤を用いずに、蒸着、スパッタリング、イオンプレー
ティング、化学メッキ等の方法で、絶縁性フィルム表面
に直接金属膜を形成し、あるいは、金属箔の表面にボリ
イξド樹脂、エボキシ系樹脂等を塗布して絶縁性皮膜を
形威させた、2層構造の素材を使用したものであっても
良い。
(5〉と導電体パターン(2)のリード(4)とを接続
する方法は特に限定するものではないが、導電ペースト
による方法や、はんだ接続、導電ゴムコネクタ、ビーム
リード方式などの中から、接続の信頼性の高いものを適
用するのが望ましい. 尚、テープキャリア(10)としては、第1図に示した
ような、絶縁性フィルム(1)と導電体とを接着剤(3
)で貼合せた3N構造の積層体を使用したものの他、接
着剤を用いずに、蒸着、スパッタリング、イオンプレー
ティング、化学メッキ等の方法で、絶縁性フィルム表面
に直接金属膜を形成し、あるいは、金属箔の表面にボリ
イξド樹脂、エボキシ系樹脂等を塗布して絶縁性皮膜を
形威させた、2層構造の素材を使用したものであっても
良い。
以下、本発明の実施例と従来方式の比較例を示す。
(実施例)
厚さ35μmの電解銅箔にポリイミドを塗布・乾燥させ
て厚さ25μmの皮膜を形戊した、幅35nnの2Nテ
ープの銅箔面をエッチング加工により回路パターン化し
、表面にNi3μm,AuO,5μmのメッキを施した
。次に、プレス打抜きにより、半導体チップ上の電極が
囲む面積より小さい開札をあけ、半導体チップをフェイ
スダウンで載せ位置合せした後、ポリイミド皮膜の上か
らボンディングツールを用いて450゜C,2sec加
熱・加圧して実装した。さらに、ボリイ込ド皮膜の開孔
より液状エボキシ樹脂を注入し、150゜C、3時間硬
化させた。
て厚さ25μmの皮膜を形戊した、幅35nnの2Nテ
ープの銅箔面をエッチング加工により回路パターン化し
、表面にNi3μm,AuO,5μmのメッキを施した
。次に、プレス打抜きにより、半導体チップ上の電極が
囲む面積より小さい開札をあけ、半導体チップをフェイ
スダウンで載せ位置合せした後、ポリイミド皮膜の上か
らボンディングツールを用いて450゜C,2sec加
熱・加圧して実装した。さらに、ボリイ込ド皮膜の開孔
より液状エボキシ樹脂を注入し、150゜C、3時間硬
化させた。
樹脂封止前までの工程ではリードの変形等は全く生じず
歩留りはlOO%であった。また、樹脂封止後、HHT
(85゜C,85%)1000hr処理、PCT(プレ
ッシャークツカーテスト、121゜C、100%RH)
500hr処理のいずれでも不良は発生しなかった。
歩留りはlOO%であった。また、樹脂封止後、HHT
(85゜C,85%)1000hr処理、PCT(プレ
ッシャークツカーテスト、121゜C、100%RH)
500hr処理のいずれでも不良は発生しなかった。
(比較列l)
第2図のように、厚さ35μmの電解銅箔と、デバイス
ホール(14)とスブロケットホールを打抜いた厚さ7
5μmのポリイミドフィルムを、エポキシ系接着剤で貼
合せた幅35閣の3層テープの銅箔面をパターン化し、
表面にニッケル3μm1金0.5μmのメッキ層を形威
した。次に、半導体チップ(6)上の金バンプ(5)と
デバイスホール内への突出したリード(4)を、400
’C,1s e c, 1 0 0 g/リードの荷
重で加熱加圧して接続し、その後、液状エボキシ樹脂で
封止した。
ホール(14)とスブロケットホールを打抜いた厚さ7
5μmのポリイミドフィルムを、エポキシ系接着剤で貼
合せた幅35閣の3層テープの銅箔面をパターン化し、
表面にニッケル3μm1金0.5μmのメッキ層を形威
した。次に、半導体チップ(6)上の金バンプ(5)と
デバイスホール内への突出したリード(4)を、400
’C,1s e c, 1 0 0 g/リードの荷
重で加熱加圧して接続し、その後、液状エボキシ樹脂で
封止した。
この場合、樹脂封止前までの工程での歩留りは、リード
の変形などのため85%であった。
の変形などのため85%であった。
(比較例2)
第4図のように、樹脂封止を行うための開孔を設けてい
ないこと以外はすべて実施例と同様にして作製した後、
チップの周辺を液状エボキシ樹脂で封止したが−、樹脂
が十分に行き渡らなかった。
ないこと以外はすべて実施例と同様にして作製した後、
チップの周辺を液状エボキシ樹脂で封止したが−、樹脂
が十分に行き渡らなかった。
この場合、HHT(85゜C、85%RH)500hr
処理で不良率6%、PCT(121゜C,100%RH
) 1 0 0 h r処理では不良率9%であった。
処理で不良率6%、PCT(121゜C,100%RH
) 1 0 0 h r処理では不良率9%であった。
以上のように、本発明によれば、半導体チップの実装に
おける歩留りは格段に向上すると共に高い信頼性を得る
ことができ、しかも工程が簡便でよいためコストの低減
もはかることが可能となる。
おける歩留りは格段に向上すると共に高い信頼性を得る
ことができ、しかも工程が簡便でよいためコストの低減
もはかることが可能となる。
(発明の効果)
このように本発明に従うと、テープキャリア方式による
半導体実装の従来の欠点である歩留りの低さと高コスト
を克服することができ、高い歩留り、低コストでしかも
信頼性の高い製品を得ることが可能となる。また、本発
明はテープキャリア方式の半導体装置だけでなく、通常
の基板に直接半導体チップを実装する構造のものにも広
く適用することが出来、極めて有用である。
半導体実装の従来の欠点である歩留りの低さと高コスト
を克服することができ、高い歩留り、低コストでしかも
信頼性の高い製品を得ることが可能となる。また、本発
明はテープキャリア方式の半導体装置だけでなく、通常
の基板に直接半導体チップを実装する構造のものにも広
く適用することが出来、極めて有用である。
第1図は本発明のテープキャリア方弐による半導体装置
の要部断面図、第2図は従来のテープキャリア方式によ
る半導体装置の要部の断面図で、第3図は第2図の従来
方式による半導体装置の全体図、また、第4図はデバイ
スホールのないテープキャリア方式による従来の半導体
装置の要部の断面図である。
の要部断面図、第2図は従来のテープキャリア方式によ
る半導体装置の要部の断面図で、第3図は第2図の従来
方式による半導体装置の全体図、また、第4図はデバイ
スホールのないテープキャリア方式による従来の半導体
装置の要部の断面図である。
Claims (1)
- (1)絶縁性フィルム上に導電体で回路パターンを形成
し、半導体チップとの接続部となる前記回路パターンの
複数個のリードで囲まれた内側の部位に開孔を設け、該
リード部にフェイスダウンで半導体チップを接続した後
、半導体チップの電極部および前記リードとの接続部を
樹脂で封止したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149422A JPH0316146A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149422A JPH0316146A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0316146A true JPH0316146A (ja) | 1991-01-24 |
Family
ID=15474766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1149422A Pending JPH0316146A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0316146A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513433U (ja) * | 1991-08-01 | 1993-02-23 | 株式会社川衛製作所 | 血行促進器用エアバツグ |
US5559372A (en) * | 1994-12-19 | 1996-09-24 | Goldstar Electron Co., Ltd. | Thin soldered semiconductor package |
-
1989
- 1989-06-14 JP JP1149422A patent/JPH0316146A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513433U (ja) * | 1991-08-01 | 1993-02-23 | 株式会社川衛製作所 | 血行促進器用エアバツグ |
US5559372A (en) * | 1994-12-19 | 1996-09-24 | Goldstar Electron Co., Ltd. | Thin soldered semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7939935B2 (en) | Electronic device substrate, electronic device and methods for fabricating the same | |
US6420787B1 (en) | Semiconductor device and process of producing same | |
JPH10270624A (ja) | チップサイズパッケージ及びその製造方法 | |
US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
US7030033B2 (en) | Method for manufacturing circuit devices | |
JPH08306738A (ja) | 半導体装置およびその製造方法 | |
US20040106288A1 (en) | Method for manufacturing circuit devices | |
JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
US7045393B2 (en) | Method for manufacturing circuit devices | |
US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
JPH0316146A (ja) | 半導体装置 | |
JPH09252003A (ja) | バンプの形成方法及びバンプを有する半導体装置の製造方法 | |
JPH03101142A (ja) | 半導体装置の製造方法 | |
JPH03129745A (ja) | 半導体装置の実装方法 | |
JPH0362542A (ja) | 半導体装置及びその製造方法 | |
JPH0385740A (ja) | 半導体装置 | |
JPS644342B2 (ja) | ||
KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
KR100900480B1 (ko) | 반도체 패키지 | |
JPH0385739A (ja) | 半導体装置の実装方法 | |
JPH03126237A (ja) | 半導体装置の製造方法 | |
JPH03126236A (ja) | 半導体装置の製造方法 | |
JPH03104133A (ja) | 半導体装置 | |
JPS63114241A (ja) | 半導体装置 | |
JPS6058645A (ja) | 半導体装置の製造方法 |