JPH03126237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03126237A JPH03126237A JP26403489A JP26403489A JPH03126237A JP H03126237 A JPH03126237 A JP H03126237A JP 26403489 A JP26403489 A JP 26403489A JP 26403489 A JP26403489 A JP 26403489A JP H03126237 A JPH03126237 A JP H03126237A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- conductor pattern
- insulating film
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 23
- 238000003825 pressing Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テープキャリアに半導体チップを搭載した半
導体装置の製造方法に関するものである。
導体装置の製造方法に関するものである。
近年、デイスプレィ、電子計算機、センサーなど多量に
半導体を用いるデバイスにおいて、小型・薄型・高密度
化のため、半導体素子の搭載方法としてテープキャリア
方式が有望視されている。
半導体を用いるデバイスにおいて、小型・薄型・高密度
化のため、半導体素子の搭載方法としてテープキャリア
方式が有望視されている。
しかしながら、従来のテープキャリアは、デバイス孔内
へ突き出したインナーリードを形成する必要があったた
め工程が複雑で、不安定なリードが変形するため歩留り
が悪く、このため極めてコストも高いという欠点があっ
た。
へ突き出したインナーリードを形成する必要があったた
め工程が複雑で、不安定なリードが変形するため歩留り
が悪く、このため極めてコストも高いという欠点があっ
た。
このような問題を解決すため、本発明者らは先にデバイ
ス孔へ突き出すリードを形成することなく半導体チップ
を実装する方法の発明をなし開示した。
ス孔へ突き出すリードを形成することなく半導体チップ
を実装する方法の発明をなし開示した。
第2図に示すように、まず絶縁性のフィルム(1)と半
導体(2)を接着剤(3)で貼りあわせたフレキシブル
基板上に形成された導電体パターンに、半導体チップ(
5)をフェイスダウンで位置合わせをする。
導体(2)を接着剤(3)で貼りあわせたフレキシブル
基板上に形成された導電体パターンに、半導体チップ(
5)をフェイスダウンで位置合わせをする。
その後、絶縁性フィルム側からボンディングツール(7
)を当接させ、絶縁性フィルムを介して導電体パターン
のインナーリード00の先端と半導体チップ上のバンプ
(6)を加熱加圧することにより、半導体チップを実装
し、テープキャリア方式の半導体装置が完成する。
)を当接させ、絶縁性フィルムを介して導電体パターン
のインナーリード00の先端と半導体チップ上のバンプ
(6)を加熱加圧することにより、半導体チップを実装
し、テープキャリア方式の半導体装置が完成する。
この方法では、デバイス孔を形成する必要がないため、
工程が少なくて済み、しかもデバイス孔へ突き出してい
る導電体のリードが変形する不良発生がないため、歩留
りが高く、低コストになり、しかも接続部の信頼性が高
いという特徴があった。
工程が少なくて済み、しかもデバイス孔へ突き出してい
る導電体のリードが変形する不良発生がないため、歩留
りが高く、低コストになり、しかも接続部の信頼性が高
いという特徴があった。
また、半導体チップ上のどの位置からでも電極が取出せ
るため、リード数が多い半導体素子にも対応できるとい
う特徴があった。
るため、リード数が多い半導体素子にも対応できるとい
う特徴があった。
ところが第3図のように、インナーリード0■の先端と
半導体チップ(5)上のバンプ(6)とを接続する際、
バンプ(6)の高さが不均一であったり、ポンディング
ツール(7)が平行でなかったりした場合に、インナー
リード00)が半導体チップのエツジ(8)部に接触し
、電気的に短絡してしまうという欠点があった。
半導体チップ(5)上のバンプ(6)とを接続する際、
バンプ(6)の高さが不均一であったり、ポンディング
ツール(7)が平行でなかったりした場合に、インナー
リード00)が半導体チップのエツジ(8)部に接触し
、電気的に短絡してしまうという欠点があった。
本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留りが高く、かつ信頼性の高いテープキャリア方式
の半導体装置を提供することにある。
討の結果なされたものであり、その目的とするところは
、歩留りが高く、かつ信頼性の高いテープキャリア方式
の半導体装置を提供することにある。
即ち本発明は、可とう性のある絶縁性フィルム上に導電
体で形成した回路パターンを有するテープキャリアに半
導体チップを搭載する半導体装置の製造方法において、
テープキャリア上の導電体パターンのインナーリード先
端部近傍に絶縁性の突起を設け、半導体チップ上に導電
体パターンを下側にして載置し、位置合わせした後、前
記絶縁性フィルム側からポンディングツールを当接させ
、絶縁性フィルムを介して導電体パターンのインナーリ
ードの先端と半導体チップ上の電極を加熱加圧し、接続
することを特徴とする半導体装置の製造方法である。
体で形成した回路パターンを有するテープキャリアに半
導体チップを搭載する半導体装置の製造方法において、
テープキャリア上の導電体パターンのインナーリード先
端部近傍に絶縁性の突起を設け、半導体チップ上に導電
体パターンを下側にして載置し、位置合わせした後、前
記絶縁性フィルム側からポンディングツールを当接させ
、絶縁性フィルムを介して導電体パターンのインナーリ
ードの先端と半導体チップ上の電極を加熱加圧し、接続
することを特徴とする半導体装置の製造方法である。
以下、図面により本発明の詳細な説明する。
第1図は、本発明による半導体装置の製造方法を示す要
部断面図である。絶縁性フィルム(1)と導電体(2)
を接着剤(3)で貼りあわせたフレキシブル基板上に、
フォトエツチングなどの方法により形成された導電体パ
ターンの表面にメツキ(4)を施したテープキャリアQ
0を用意する。つぎに、このテープキャリア上の導電体
パターンのインナーリード先端部近傍、即ち、半導体チ
ップ(5)上のバンプ(6)との接続部となるインナー
リードOa)先端部と、チップのエツジ(8)部との間
に位置する部分に、絶縁体でできた突起(9)を設ける
。このテープキャリア00の導電体(2)パターンを下
側にして半導体チップ(5)の上にttし、チップ上の
バンプ(6)と導電体パターンのインナーリード0ωの
先端との位置を合わせる。続いて、絶縁性フィルム(1
)側からボンディングツール(7)を当て、加熱加圧を
行い、導電体パターンに半導体チップを接続する。
部断面図である。絶縁性フィルム(1)と導電体(2)
を接着剤(3)で貼りあわせたフレキシブル基板上に、
フォトエツチングなどの方法により形成された導電体パ
ターンの表面にメツキ(4)を施したテープキャリアQ
0を用意する。つぎに、このテープキャリア上の導電体
パターンのインナーリード先端部近傍、即ち、半導体チ
ップ(5)上のバンプ(6)との接続部となるインナー
リードOa)先端部と、チップのエツジ(8)部との間
に位置する部分に、絶縁体でできた突起(9)を設ける
。このテープキャリア00の導電体(2)パターンを下
側にして半導体チップ(5)の上にttし、チップ上の
バンプ(6)と導電体パターンのインナーリード0ωの
先端との位置を合わせる。続いて、絶縁性フィルム(1
)側からボンディングツール(7)を当て、加熱加圧を
行い、導電体パターンに半導体チップを接続する。
このように、テープキャリアの導電体面上において、半
導体チップ上の電極とインナーリード0■との接続部と
、チップのエツジ(8)部との間に位置する部分に、絶
縁性の突起(9)を設けたことが本発明の特徴であり、
これにより、半導体チップの搭載時に生じるインナーリ
ード0[I)と半導体チップのエツジ(8)部の短絡に
よる電気的な不良を防止することができ、信頼性の高い
半導体装置が得られるようになる。
導体チップ上の電極とインナーリード0■との接続部と
、チップのエツジ(8)部との間に位置する部分に、絶
縁性の突起(9)を設けたことが本発明の特徴であり、
これにより、半導体チップの搭載時に生じるインナーリ
ード0[I)と半導体チップのエツジ(8)部の短絡に
よる電気的な不良を防止することができ、信頼性の高い
半導体装置が得られるようになる。
本発明において使用する絶縁性フィルム(1)と導電体
(2)の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルムを介して加熱加圧するため、絶
縁性フィルム(1)、接着剤(3)はポリイミド樹脂な
どのように耐熱性があり、かつできるだけ薄いものであ
るほうが望ましい、さらには、絶縁性フィルム上に蒸着
、スパッタリング、メツキなどの方法で金属膜を形成し
、もしくは、金属箔上にエポキシ樹脂、ポリイミド樹脂
などの絶縁性樹脂を塗布、乾燥して得られた、接着剤を
使用しない2層構造の積層体であれば、耐熱性を低下さ
せ、或いはボンディングツールによる加熱加圧の際に熱
を遮る層が少なくなるので、よりよい結果を与える。ま
た、半導体チップと導電体パターンとの位置合わせを容
易にするためには透明性のある絶縁性フィルムの方が望
ましい。
(2)の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルムを介して加熱加圧するため、絶
縁性フィルム(1)、接着剤(3)はポリイミド樹脂な
どのように耐熱性があり、かつできるだけ薄いものであ
るほうが望ましい、さらには、絶縁性フィルム上に蒸着
、スパッタリング、メツキなどの方法で金属膜を形成し
、もしくは、金属箔上にエポキシ樹脂、ポリイミド樹脂
などの絶縁性樹脂を塗布、乾燥して得られた、接着剤を
使用しない2層構造の積層体であれば、耐熱性を低下さ
せ、或いはボンディングツールによる加熱加圧の際に熱
を遮る層が少なくなるので、よりよい結果を与える。ま
た、半導体チップと導電体パターンとの位置合わせを容
易にするためには透明性のある絶縁性フィルムの方が望
ましい。
本発明においてインナリード00上に形成する突起(9
)は、絶縁体であれば特にその材質、形成方法を限定す
るものとではないが、高温のボンディングツールが接近
するため、エポキシ樹脂、ポリイミド樹脂など耐熱性が
あり、かつ導電体、絶縁性フィルム等との密着がよい樹
脂を塗布する方が望ましい。
)は、絶縁体であれば特にその材質、形成方法を限定す
るものとではないが、高温のボンディングツールが接近
するため、エポキシ樹脂、ポリイミド樹脂など耐熱性が
あり、かつ導電体、絶縁性フィルム等との密着がよい樹
脂を塗布する方が望ましい。
通常、半導体チップ(5)と導電体パターンのインナー
リードaωを接続するためにバンブ(6)を形成し、こ
のバンブは半導体チップの電極の表面または導電体パタ
ンーンのインナーリードの先端のどちらに設けてもよい
が、一般に、半導体チップにバンブを形成するには、高
額の設備と高度な技術が必要であり、工程も多くコスト
の非常に高いものであり、バンブ付チップの人手も容易
でないため、本発明においてもインナーリード先端にバ
ンブを形成するほうが望ましい。但し、コストなどを重
視しないなら、インナーリードの先端及び半導体チップ
上の両方にバンブが形成されているほうがより好ましい
ことはいうまでもない。また、デバイス孔のあるテープ
キャリア方式の半導体装置では、メツキ、エツチング、
転写などによりデバイス孔へ突き出したインナーリード
の先端にバンブを形成する方法が工夫されているが、細
い不安定なリードの為、工程が長くなり歩留りも高くな
くコスト高になるものであるのに対し、本発明の場合は
、導電体のパターンのインナーリードの先端にバンブを
形成する方法は、リードの裏に絶縁性フィルムがあるた
め、リードの先端のみ部分的にメツキを厚くつけたり、
導電ペーストを塗布したり、先端以外の部分をエツチン
グで細くするなど一般に行われている方法で簡単に行う
ことができ、その方法は特に限定するものではない。ま
た、バンブの高さは、特に制限はないがその効果から考
えて10〜40μmの間が望ましい。
リードaωを接続するためにバンブ(6)を形成し、こ
のバンブは半導体チップの電極の表面または導電体パタ
ンーンのインナーリードの先端のどちらに設けてもよい
が、一般に、半導体チップにバンブを形成するには、高
額の設備と高度な技術が必要であり、工程も多くコスト
の非常に高いものであり、バンブ付チップの人手も容易
でないため、本発明においてもインナーリード先端にバ
ンブを形成するほうが望ましい。但し、コストなどを重
視しないなら、インナーリードの先端及び半導体チップ
上の両方にバンブが形成されているほうがより好ましい
ことはいうまでもない。また、デバイス孔のあるテープ
キャリア方式の半導体装置では、メツキ、エツチング、
転写などによりデバイス孔へ突き出したインナーリード
の先端にバンブを形成する方法が工夫されているが、細
い不安定なリードの為、工程が長くなり歩留りも高くな
くコスト高になるものであるのに対し、本発明の場合は
、導電体のパターンのインナーリードの先端にバンブを
形成する方法は、リードの裏に絶縁性フィルムがあるた
め、リードの先端のみ部分的にメツキを厚くつけたり、
導電ペーストを塗布したり、先端以外の部分をエツチン
グで細くするなど一般に行われている方法で簡単に行う
ことができ、その方法は特に限定するものではない。ま
た、バンブの高さは、特に制限はないがその効果から考
えて10〜40μmの間が望ましい。
導電体パターンの表面上に施し′ζあるメツキ(4)は
、その材質を特に限定するものではないが、半導体チッ
プ上の接続部にあわせ、金、錫、はんだなどを用いるほ
うが好ましい。
、その材質を特に限定するものではないが、半導体チッ
プ上の接続部にあわせ、金、錫、はんだなどを用いるほ
うが好ましい。
また、本発明で使用するボンディングツール(7)は、
通常半導体の搭載用に用いられているものであれば特に
限定するものではないが、500°C,1秒、1リード
当たり200g以上の加熱加圧ができ、半導体チップと
の平行度が5μm以下のものであれば、より良好な効果
が得られる。
通常半導体の搭載用に用いられているものであれば特に
限定するものではないが、500°C,1秒、1リード
当たり200g以上の加熱加圧ができ、半導体チップと
の平行度が5μm以下のものであれば、より良好な効果
が得られる。
このように、本発明では、デバイス孔を必要としないフ
ィルムキャリア方式の半導体装置の製造方法における、
半導体チップと導電体パターンのインナーリードを接続
する場合にインナーリードが半導体チップのエツジ部に
接触し、電気的に短絡するという欠点を排除することが
でき、高い歩留りで高信頼性のフィルムキャリア方式の
半導体装置が得られる。
ィルムキャリア方式の半導体装置の製造方法における、
半導体チップと導電体パターンのインナーリードを接続
する場合にインナーリードが半導体チップのエツジ部に
接触し、電気的に短絡するという欠点を排除することが
でき、高い歩留りで高信頼性のフィルムキャリア方式の
半導体装置が得られる。
以下、本発明の実施例と従来方式による比較例を示す。
厚さ35μmの電解銅箔にポリイミド樹脂を塗布・乾燥
して厚さ20μmの絶縁層を形成し、2層構造の積層体
を得た。これを幅35mmのテープ状にスリットし、銅
箔面をエツチング加工によりパターン化し、インナーリ
ードの先端に電気メツキにより高さ30μmバンプを形
成した後、表面にニッケル5.0μmを下地にして、金
0.4μmのメツキを施しテープキャリアを得た。
して厚さ20μmの絶縁層を形成し、2層構造の積層体
を得た。これを幅35mmのテープ状にスリットし、銅
箔面をエツチング加工によりパターン化し、インナーリ
ードの先端に電気メツキにより高さ30μmバンプを形
成した後、表面にニッケル5.0μmを下地にして、金
0.4μmのメツキを施しテープキャリアを得た。
この後、テープキャリアの銅面上において、半導体チッ
プ上の電極とインナーリードとの接続部と、チップのエ
ツジ部との間に位置する部分にエポキシ樹脂を塗布し、
高さ20μmの突起を設けた。
プ上の電極とインナーリードとの接続部と、チップのエ
ツジ部との間に位置する部分にエポキシ樹脂を塗布し、
高さ20μmの突起を設けた。
次に、このテープキャリアの銅パターン面を半導体チッ
プの電極面に向かい合わせ、銅パターンのインナーリー
ドの先端のバンブとチップ上の電極の位置合ねせをした
。その後、ポリイミド樹脂絶縁層を介して、ボンディン
グツールを用いて、450°C,を秒、1リード当たり
100g荷重のボンディング条件で加熱加圧して接合し
、半導体チップの搭載を行った。
プの電極面に向かい合わせ、銅パターンのインナーリー
ドの先端のバンブとチップ上の電極の位置合ねせをした
。その後、ポリイミド樹脂絶縁層を介して、ボンディン
グツールを用いて、450°C,を秒、1リード当たり
100g荷重のボンディング条件で加熱加圧して接合し
、半導体チップの搭載を行った。
得られた半導体装置において、インナーリードと半導体
チップのエツジ部とを検査したところ、短絡などの不良
は生じていなかった。
チップのエツジ部とを検査したところ、短絡などの不良
は生じていなかった。
テープキャリアの銅面上において、半導体チップ上の電
極とインナーリードとの接続部と、チップのエツジ部と
の間に位置する部分に突起を設けていないこと以外、実
施例と全く同じテープキャリア及び半導体装置を用意し
、半導体チップを実施例と同じ方法によりテープキャリ
アに搭載した。
極とインナーリードとの接続部と、チップのエツジ部と
の間に位置する部分に突起を設けていないこと以外、実
施例と全く同じテープキャリア及び半導体装置を用意し
、半導体チップを実施例と同じ方法によりテープキャリ
アに搭載した。
ここで、得られた半導体装置において、インナーリード
と半導体チップのエツジ部とを検査したところ、数個所
に短絡が見られた。
と半導体チップのエツジ部とを検査したところ、数個所
に短絡が見られた。
このように、本発明に従って、テープキャリア上の導電
体面上において、半導体チップ上の電極とインナーリー
ドとの接続部と、チップのエツジ部との間に位置する部
分に突起をけることにより、デバイス孔のないテープキ
ャリア方式の半導体装置の製造方法の従来の欠点である
、半導体チップと導電体パターンとの接合時にインナー
リードと半導体チップのエツジが接触するという欠点を
克服することができ、また、ボンディングツールの平行
度、バンブ高さの均一性Xどを緩和でき、その結果、ボ
ンディングの信頼性を著しく向上させることが可能とな
る。
体面上において、半導体チップ上の電極とインナーリー
ドとの接続部と、チップのエツジ部との間に位置する部
分に突起をけることにより、デバイス孔のないテープキ
ャリア方式の半導体装置の製造方法の従来の欠点である
、半導体チップと導電体パターンとの接合時にインナー
リードと半導体チップのエツジが接触するという欠点を
克服することができ、また、ボンディングツールの平行
度、バンブ高さの均一性Xどを緩和でき、その結果、ボ
ンディングの信頼性を著しく向上させることが可能とな
る。
第1図は本発明による半導体装置の製造方法を示す要部
断面図、第2図は従来方式による半導体装置の製造方法
を示す要部断面図、第3図は従来方式の半導体装置の製
造方法において得られた半導体装置の不良を説明するた
めの図である。
断面図、第2図は従来方式による半導体装置の製造方法
を示す要部断面図、第3図は従来方式の半導体装置の製
造方法において得られた半導体装置の不良を説明するた
めの図である。
Claims (1)
- (1)可とう性のある絶縁性フィルム上に導電体で形成
した回路パターンを有するテープキャリアに半導体チッ
プを搭載する半導体装置の製造方法において、テープキ
ャリア上の導電体パターンのインナーリード先端部近傍
に絶縁性の突起を設け、半導体チップ上に導電体パター
ンを下側にして載置し、位置合わせした後、前記絶縁性
フィルム側からボンディングツールを当接させ、絶縁性
フィルムを介して、導電体パターンのインナーリードの
先端と半導体チップ上の電極を加熱加圧し、接続するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26403489A JPH03126237A (ja) | 1989-10-12 | 1989-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26403489A JPH03126237A (ja) | 1989-10-12 | 1989-10-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03126237A true JPH03126237A (ja) | 1991-05-29 |
Family
ID=17397629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26403489A Pending JPH03126237A (ja) | 1989-10-12 | 1989-10-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03126237A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994024698A1 (en) * | 1993-04-08 | 1994-10-27 | Seiko Epson Corporation | Semiconductor device |
-
1989
- 1989-10-12 JP JP26403489A patent/JPH03126237A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994024698A1 (en) * | 1993-04-08 | 1994-10-27 | Seiko Epson Corporation | Semiconductor device |
US5563445A (en) * | 1993-04-08 | 1996-10-08 | Seiko Epson Corporation | Semiconductor device |
CN1047470C (zh) * | 1993-04-08 | 1999-12-15 | 精工爱普生株式会社 | 半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
JP2004119726A (ja) | 回路装置の製造方法 | |
JP2004119727A (ja) | 回路装置の製造方法 | |
KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
JP2004119730A (ja) | 回路装置の製造方法 | |
JPH03101142A (ja) | 半導体装置の製造方法 | |
JPH03126237A (ja) | 半導体装置の製造方法 | |
JPH03129745A (ja) | 半導体装置の実装方法 | |
JPH06177315A (ja) | 多層リードフレーム | |
JPH03126236A (ja) | 半導体装置の製造方法 | |
JPH0385741A (ja) | 半導体装置の製造方法 | |
JPH0362542A (ja) | 半導体装置及びその製造方法 | |
JPH0385740A (ja) | 半導体装置 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP2000340594A (ja) | 転写バンプシートとその製造方法 | |
JPH0385739A (ja) | 半導体装置の実装方法 | |
JPH03101140A (ja) | 半導体装置 | |
JP2784209B2 (ja) | 半導体装置 | |
JPH0395999A (ja) | 半導体装置 | |
JPH0379050A (ja) | 半導体装置の製造方法 | |
JPH03131045A (ja) | 半導体装置の製造方法 | |
JP2000058705A (ja) | 半導体装置およびその製造方法 | |
JPH0316146A (ja) | 半導体装置 | |
US6700184B1 (en) | Lead frame and semiconductor device having the same | |
JPH03104133A (ja) | 半導体装置 |