JPH03131045A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03131045A
JPH03131045A JP26816389A JP26816389A JPH03131045A JP H03131045 A JPH03131045 A JP H03131045A JP 26816389 A JP26816389 A JP 26816389A JP 26816389 A JP26816389 A JP 26816389A JP H03131045 A JPH03131045 A JP H03131045A
Authority
JP
Japan
Prior art keywords
semiconductor chip
tape carrier
bumps
conductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26816389A
Other languages
English (en)
Inventor
Masakazu Kawada
政和 川田
Yasuo Matsui
松井 泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP26816389A priority Critical patent/JPH03131045A/ja
Publication of JPH03131045A publication Critical patent/JPH03131045A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テープキャリアに半導体チップを搭載した半
導体装置の製造方法に関するものである。
〔従来の技術〕
近年、デイスプレィ、電子計算機、センサーなど多量に
半導体を用いるデバイスにおいて、小型・薄型・高密度
化のため、半導体素子の搭載方法としてテープキャリア
方式が有望視されている。
しかしながら、従来のテープキャリアは、デバイス孔内
へ突き出したインナーリードを形成する必要があったた
め工程が複雑で、不安定なリードが変形するため歩留ま
りが悪(、このため極めてコストも高いという欠点があ
った。
このような問題を解決すため、本発明者らは先にデバイ
ス孔へ突き出すリードを形成させることなく半導体チッ
プを搭載する方法の発明をなし開示した。
第3図に示すように、まず絶縁性フィルム(1)と基板
上に形成された導電体パターンに、半導体チップ(5)
をフェイスダウンで位置合わせをする。その後、絶縁性
フィルム側からボンディングツール(7)を当接させ、
絶縁性フィルム(1)を介して導電体パターンのインナ
ーリード(8)の先端と半導体チップ上のバンプ(6)
を加熱加圧することにより半導体チップ(5)を搭載し
、テープキャリア方式の半導体装置が完成する。
この方法では、デバイス孔を形成する必要がないため、
工程が少なくて済み、しかもデバイス孔へ突き出してい
る導電体のリードが変形する不良発生がないため、歩留
まりが高く、低コストになり、しかも接続部の信鯨性が
高いという特徴があった・ 半導体チップの搭載に当たっては、通常、デバイス孔の
あるテープキャリアでは、インナーリードと半導体チッ
プ上の電極の位置関係を画像データに取り込んで、半導
体チップのバンプとテープキャリアのインナーリードの
先端の位置合わせを行っているが、このようにデバイス
孔の無い場合には、絶縁性フィルムを介してチップ上の
バンプ及びインナーリードを画像認識することは非常に
困難であるため、半導体チップのコーナーを使つて位置
合わせを行っていた。
ところが、半導体チップのコーナ一部は、電極面から1
/2〜1/3の深さまでカッティングを行い、その後ス
クライプするため、その残りの部分にパリが発生する。
従って、この方法では位置合わせ精度はあまり高くなく
、特に多ビンに対応したファインパターンでは数μm以
下の位置合わせ精度が必要なため、位置ずれのための接
合不良が生じるという欠点があった。
〔発明が解決しようとする課題〕
本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留まりが高く、かつ信鯨性の高いテープキャリア方
式の半導体装置を提供することにある。
〔課題を解決するための手段〕
即ち本発明は、可とう性のある絶縁性フィルム上に導電
体で形成した回路パターンを有するテープキャリアに半
導体チップを搭載する半導体装置の製造方法において、
導電体パターンのインナーリードの先端に、半導体チッ
プ表面に形成されたバンプの形状に合わせた凹部を設け
ると共に、該半導体チップ上に導電体パターンを下側に
したテープキャリアを載置し、位置合わせした後、前記
絶縁性フィルム側からボンディングツールを当接させ、
絶縁性フィルムを介して導電体パターンのインナーリー
ドの先端と半導体チップ上のバンプを加熱加圧し接続す
ることを特徴とする半導体装置の製造方法である。
以下、図面により本発明の詳細な説明する。
第1図は、本発明による半導体装置の製造方法を示す要
部断面図で、第2図はインナーリード付近の拡大断面図
である。
絶縁性フィルム(1)と導電体(2)を接着剤(3)で
貼りあわせたフレキシブル基板上に、フォトエツチング
などの方法により形成された導電体パターンの表面にメ
ツキ(4)を施したテープキャリア0ωを用意し、導電
体パターンのインナーリード(8)の先端に凹部(9)
を形成しておく。
次に、用意したテープキャリア0ωの導電体(2)パタ
ーンを下側にして半導体チップ(5)゛の上にsitし
、第2図(a)のようにチップ上のバンプ(6)と導電
体パターンのインナーリード(8)の先端との位置を合
わせる。続いて、絶縁性フィルム(1)側からボンディ
ングツールを当て、バンプ(6)とインナーリード(8
)が接続しない程度の圧力で加圧し、第2図Φ)のよう
に、バンプの中心がインナーリードの先端の凹部の中心
に合った後、接合のための加熱加圧を行い導電体パター
ンに半導体チップを接続する。
このように、半導体チップ上のバンプに合わせてテープ
キャリアのインナーリードの先端に凹部を設けることが
本発明の特徴であり、これにより、接続の位置合わせ精
度が向上し、信顧性の高い半導体装置が得られるように
なる。
本発明における、インナーリードの先端の凹部(9)は
、これを形成する方法、形状、大きさを特に限定するも
のではないが、半導体チップ上のバンプに合わせて、半
球状、円錐状、角錐状等の形状にし、レーザーやプレス
により形成するほうが好ましい。
本発明において使用する絶縁性フィルム(1)と導電体
(2)の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルムを介して加熱加圧するため、絶
縁性フィルム、接着剤はポリイミド樹脂などのように耐
熱性があり、かつできるだけ薄いものであるほうが望ま
しい、さらには、絶縁性フィルム上に蒸着、スパッタリ
ング、メツキなどの方法で金属膜を形成し、もしくは、
金属箔上にエポキシ樹脂、ポリイミド樹脂などの絶縁性
樹脂を塗布、乾燥して得られた、接着剤を使用しない2
層構造の積層体であれば、耐熱性を低下させ、或いはボ
ンディングツールによる加熱加圧の際に熱を遮る層が少
なくなるので、よりよい結果を与える。また、位置合わ
せを精度よく行うためには透明性のあるフィルムの方が
望ましい。
本発明では、半導体チップ(5)と導電体パターンのイ
ンナーリード(8)を接続するために半導体チップ上に
バンプ(6)を形成しているが、インナーリードの先端
にもほんの少しのバンプを形成することにより、接続の
信顧性を著しく高めることができる。特に、デバイス孔
のあるテープキャリア方式の半導体装置では、メツキ、
エツチング、転写などによりデバイス孔へ突き出したイ
ンナーリードの先端にバンプを形成する方法が工夫され
ているが、細い不安定なリードの為、工程が長くなり歩
留まりも高くな(、コスト高になるものであるのに対し
、本発明の場合は、導電体のパターンのインナーリード
の先端にバンプを形成する方法は、リードの裏に絶縁性
フィルムがあるため、リードの先端のみ部分的にメツキ
を厚くつけたり、導電ペーストを塗布したり、先端以外
の部分をエツチングで細くするなど一般に行われている
方法で簡単に行なうことができるため特に有効である。
また、バンプの高さは、特に制限はないがその効果から
考えて10〜40μmの間が望ましい。
導電体パターンの表面上に施しであるメツキ(4)は、
その材質を特に限定するものではないが、半導体チップ
上のバンプ(6)にあわせ、金、錫、はんだなどを用い
るほうが好ましい。
また、本発明で使用するボンディングツール(7)は、
通常半導体の搭載用に用いられているものであれば特に
限定するものではないが、soo ’c、2秒、!リー
ド当たり200g荷重以上の加熱加圧ができ、半導体チ
ップとの平行度が5μm以下のものであれば、より良好
な効果が得られる。
このように、本発明では、デバイス孔を必要としないフ
ィルムキャリア方式の半導体装置の製造方法における、
半導体チップと導電体パターンの位置合わせ精度の不足
による位置ずれなどの接合不良が発生するという欠点を
排除することができ、高い歩留まりで高信顧性のフィル
ムキャリア方式の半導体装置が得られる。
以下、本発明の実施例と従来方式による比較例を示す。
〔実施例〕
厚さ35μmの電解銅箔にポリイミド樹脂を塗布・乾燥
して厚さ20μmの絶縁層を形成し、2層構造の積層体
を得た。これを幅35飾のテープ状にスリシトし、銅箔
面をエツチング加工によりパターン化し、インナーリー
ドの先端に電気メツキにより高さ10μmのバンプを形
成した後、プレスにより各インナーリードの先端に凹部
形成し、表面にニッケル3.0pmを下地にして、金1
.0μmのメツキを施しテープキャリアを得た。
次に、このテープキャリアの銅パターン面を半導体チッ
プのバンプ形成面に向かい合わせ、テープキャリアの銅
パターンのインナーリードの先端のバンプとチップ上の
バンプの位置合わせをした。
その後、ポリイミド樹脂絶縁層を介して、ボンディング
ツールを用いて、熱をかけずに1リード当り30gの荷
重で加圧し、インナーリードの先端の凹部にチップのバ
ンプが入り込むことにより、再度正確な位置合わせを行
った。続いてボンディングツールを加熱し、ポリイミド
樹脂絶縁層を介して450℃、1秒、荷重100g/リ
ードのボンディング条件で加熱加圧して、インナーリー
ドとチップ上のバンブを接合し、半導体チップの搭載を
行った。
得られた半導体装置において、インナーリードと半導体
チップ上のバンブとの位置ずれを赤外線顕微鏡により検
査したところ、最大2μm程度であり、隣接端子間の短
絡等の接続不良は生じなかった。
〔比較例〕
インナーリードの先端に凹部を形成していないこと以外
実施例と全く同じテープキャリア及び半導体装置を用意
し、半導体チップを実施例と同じ条件で従来の位置合わ
せ方法によりテープキャリアに搭載した。
ここで、得られた半導体装置について、インナーリード
と半導体チップ上のバンブとの位置ずれを赤外線顕微鏡
により検査したところ、最大20μm程度であり、一部
、隣接端子間の短絡が見られた。また、リードと電極の
接続強度を測定したところ、5g/1000μボ以下の
個所が数個所見られた。
〔発明の効果〕
このように、本発明に従ってテープキャリアのインナー
リードの先端に凹部を形成することにより、デバイス孔
のないテープキャリア方式の半導体装置の製造方法の従
来の欠点である。半導体チップと導電体パターン位置合
わせ精度が低いという欠点を克服することができ、従来
に比較して極めて優れた位置精度で半導体チップとテー
プキャリアの接続が可能となり、その結果、安定した接
続強度も得られ、ボンディングの信鯨性を著しく向上さ
せることが可能となる。
【図面の簡単な説明】
第1図は本発明による半導体装置の製造方法を示す要部
断面図、第2図は本発明を説明するための半導体装置の
接合部付近の拡大断面図である。 また、第3図は従来の半導体装置の製造方法を示す図で
ある。 第 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. (1)可とう性のある絶縁性フィルム上に導電体で形成
    した回路パターンを有するテープキャリアに半導体チッ
    プを搭載する半導体装置の製造方法において、導電体パ
    ターンのインナーリードの先端に、半導体チップ表面に
    形成されたバンプの形状に合わせた凹部を設けると共に
    、該半導体チップ上に導電体パターンを下側にしたテー
    プキャリアを載置し、位置合わせした後、前記絶縁性フ
    ィルム側からボンディングツールを当接させ、絶縁性フ
    ィルムを介して、導電体パターンのインナーリードの先
    端と半導体チップ上のバンプを加熱加圧し接続すること
    を特徴とする半導体装置の製造方法。
JP26816389A 1989-10-17 1989-10-17 半導体装置の製造方法 Pending JPH03131045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26816389A JPH03131045A (ja) 1989-10-17 1989-10-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26816389A JPH03131045A (ja) 1989-10-17 1989-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03131045A true JPH03131045A (ja) 1991-06-04

Family

ID=17454783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26816389A Pending JPH03131045A (ja) 1989-10-17 1989-10-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03131045A (ja)

Similar Documents

Publication Publication Date Title
US6420664B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
JP3246010B2 (ja) フリップチップ実装用基板の電極構造
JPH03101142A (ja) 半導体装置の製造方法
JPH0357617B2 (ja)
JPH03129745A (ja) 半導体装置の実装方法
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JPH03131045A (ja) 半導体装置の製造方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JPH0362542A (ja) 半導体装置及びその製造方法
JPH0385741A (ja) 半導体装置の製造方法
JPH03101140A (ja) 半導体装置
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP3553246B2 (ja) Icカード用icモジュールの製造方法、icモジュールの製造方法
JPH03126236A (ja) 半導体装置の製造方法
JPH05291260A (ja) バンプ形成方法
JPH0385739A (ja) 半導体装置の実装方法
JPH0385740A (ja) 半導体装置
JPH03126237A (ja) 半導体装置の製造方法
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JPH03104133A (ja) 半導体装置
JPH0395999A (ja) 半導体装置
JPH01112741A (ja) 集積回路の接続方法
JPH0714966A (ja) 多端子複合リードフレームとその製造方法
JPH0379050A (ja) 半導体装置の製造方法
JPH0379051A (ja) 半導体装置の実装方法