JPH0385741A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0385741A JPH0385741A JP22154889A JP22154889A JPH0385741A JP H0385741 A JPH0385741 A JP H0385741A JP 22154889 A JP22154889 A JP 22154889A JP 22154889 A JP22154889 A JP 22154889A JP H0385741 A JPH0385741 A JP H0385741A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- insulating film
- conductor
- tape carrier
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 4
- 238000003825 pressing Methods 0.000 claims 1
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
第１図は、本発明による半導体装置の製造方法を示す要
部断面図である。絶縁性フィルム（１）と導電体（２）
を接着剤（３）で貼りあわせたフレキシブル基板上に、
フォトエツチングなどの方法により形成された導電体パ
ターンの表面にメツキ（４）を施したテープキャリアを
用意する。このテープキャリアの導電体パターンを下側
にして、上面側にバンプ（６）を形成した半導体チップ
（５）の上に載置し、チップ上のバンプ（６）と導電体
パターンのインナーリード（８）の先端との位置を合わ
せる。続いて、絶縁性フィルム（１）側からボンディン
グツール（７）を当て、加熱加圧と同時に超音波振動を
与えて導電体パターンに半導体チップ（５）を接続する
。
部断面図である。絶縁性フィルム（１）と導電体（２）
を接着剤（３）で貼りあわせたフレキシブル基板上に、
フォトエツチングなどの方法により形成された導電体パ
ターンの表面にメツキ（４）を施したテープキャリアを
用意する。このテープキャリアの導電体パターンを下側
にして、上面側にバンプ（６）を形成した半導体チップ
（５）の上に載置し、チップ上のバンプ（６）と導電体
パターンのインナーリード（８）の先端との位置を合わ
せる。続いて、絶縁性フィルム（１）側からボンディン
グツール（７）を当て、加熱加圧と同時に超音波振動を
与えて導電体パターンに半導体チップ（５）を接続する
。
このように、加熱加圧と同時に超音波振動を与えること
により、ボンディング温度を低く設定することができる
うえ、時間・圧力などの設定の許容範囲も拡大すること
ができ、極めて簡単に半導体チップ（５）を実装するこ
とが可能となる。
により、ボンディング温度を低く設定することができる
うえ、時間・圧力などの設定の許容範囲も拡大すること
ができ、極めて簡単に半導体チップ（５）を実装するこ
とが可能となる。
本発明において使用する絶縁性フィルム（１）と導電体
（２）の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルム（１）を介して加熱加圧するた
め、絶縁性フィルム（１）、接着剤（３）はポリイミド
樹脂などのように耐熱性があり、かつできるだけ薄いも
のであるほうが望ましい。さらには、絶縁性フィルム（
１）上に蒸着、スパッタリング、メツキなどの方法で金
属膜を形成し、もしくは、金属箔上にエポキシ樹脂、ポ
リイミド樹脂などの絶縁性樹脂を塗布、乾燥して得られ
た、接着剤を使用しない２層構造の積層体であれば、耐
熱性を低下させ、あるいはボンディングツールによる加
熱加圧の際に熱を遮る層が少なくなるので、よりよい結
果を与える。
（２）の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルム（１）を介して加熱加圧するた
め、絶縁性フィルム（１）、接着剤（３）はポリイミド
樹脂などのように耐熱性があり、かつできるだけ薄いも
のであるほうが望ましい。さらには、絶縁性フィルム（
１）上に蒸着、スパッタリング、メツキなどの方法で金
属膜を形成し、もしくは、金属箔上にエポキシ樹脂、ポ
リイミド樹脂などの絶縁性樹脂を塗布、乾燥して得られ
た、接着剤を使用しない２層構造の積層体であれば、耐
熱性を低下させ、あるいはボンディングツールによる加
熱加圧の際に熱を遮る層が少なくなるので、よりよい結
果を与える。
導電体（２）パターンの表面上に施しであるメツキ（４
）は、その材質を特に限定するものではないが、半導体
チップ（５）上のバンプ（６）の材質にあわせ、金、錫
、はんだなどを用いるほうが好ましい。
）は、その材質を特に限定するものではないが、半導体
チップ（５）上のバンプ（６）の材質にあわせ、金、錫
、はんだなどを用いるほうが好ましい。
また、本発明で使用するボンディングツール（７）は、
通常半導体の搭載用に用いられているものであれば特に
限定するものではないが、６００°Ｃ，１秒、２００ｇ
／リード加重以上の加熱加圧ができ、同時にＩＯＷ以上
の超音波振動が与えられ、半導体チップとの平行度が５
μｍ以下のものであれば、より良好な効果が得られる。
通常半導体の搭載用に用いられているものであれば特に
限定するものではないが、６００°Ｃ，１秒、２００ｇ
／リード加重以上の加熱加圧ができ、同時にＩＯＷ以上
の超音波振動が与えられ、半導体チップとの平行度が５
μｍ以下のものであれば、より良好な効果が得られる。
このように、本発明では、デバイス孔を必要としない、
新しいフィルムキャリア方式の半導体装置の製造方法の
、ボンディング条件の制御が難しいという欠点を排除す
ることができ、高い歩留まりで高信頼性のフィルムキャ
リア方式の半導体装置が得られる。また、超音波振動を
併用することにより、ボンディング温度が２５０°Ｃ以
下に低く設定できるため、絶縁性フィルム、接着剤、銅
箔、半導体チップなどに与える熱的影響が極めて少なく
なり、テープキャリアを構成する素材の選定範囲を拡大
することが可能となる。
新しいフィルムキャリア方式の半導体装置の製造方法の
、ボンディング条件の制御が難しいという欠点を排除す
ることができ、高い歩留まりで高信頼性のフィルムキャ
リア方式の半導体装置が得られる。また、超音波振動を
併用することにより、ボンディング温度が２５０°Ｃ以
下に低く設定できるため、絶縁性フィルム、接着剤、銅
箔、半導体チップなどに与える熱的影響が極めて少なく
なり、テープキャリアを構成する素材の選定範囲を拡大
することが可能となる。
次に、本発明の実施例を示す。
厚さ３５μｍの電解銅箔にポリイ旦ド樹脂を塗布・乾燥
して厚さ３０μｍの絶縁層を形成し、２層構造の積層体
を得た。これを幅３５ｆｆｌのテープ状にスリットし、
銅箔面をエツチング加工によりパターン化し、表面にニ
ッケル３．０ ｔｔ ｍを下地にして金０．７μｍのメ
ツキを施しテープキャリアを得た。
して厚さ３０μｍの絶縁層を形成し、２層構造の積層体
を得た。これを幅３５ｆｆｌのテープ状にスリットし、
銅箔面をエツチング加工によりパターン化し、表面にニ
ッケル３．０ ｔｔ ｍを下地にして金０．７μｍのメ
ツキを施しテープキャリアを得た。
次に、半導体チップ上に形成された接続用金バンプとテ
ープキャリアの銅パターンのインナーリードの先端とを
位置合わせし、ポリイミド樹脂絶縁層を介して、ボンデ
ィングツールを用いて、温度を２００，２２０．２５０
’Ｃ１時間を０．３．０゜５．１秒、荷重を８０．１
００．１２０ ｇ／リードとボンディング条件を変えて
、５８ＫＨｚ 、 ２．５Ｗの超音波振動と併用するこ
とにより加熱加圧して接合し、半導体チップの実装を行
った。
ープキャリアの銅パターンのインナーリードの先端とを
位置合わせし、ポリイミド樹脂絶縁層を介して、ボンデ
ィングツールを用いて、温度を２００，２２０．２５０
’Ｃ１時間を０．３．０゜５．１秒、荷重を８０．１
００．１２０ ｇ／リードとボンディング条件を変えて
、５８ＫＨｚ 、 ２．５Ｗの超音波振動と併用するこ
とにより加熱加圧して接合し、半導体チップの実装を行
った。
得られた半導体装置におけるリードとチップのせん断強
度は、いずれの設定条件でも５ ｇ／ｌ ０００１Ｉｍ
”以上であり、実用上問題の無いものであった。また、
耐熱性の低い絶縁性フィルムなどにも特に外観上の変化
は見られなかった。
度は、いずれの設定条件でも５ ｇ／ｌ ０００１Ｉｍ
”以上であり、実用上問題の無いものであった。また、
耐熱性の低い絶縁性フィルムなどにも特に外観上の変化
は見られなかった。
このように、本発明に従うと、デバイス孔のないテープ
キャリア方式の半導体装置の製造方法の従来の欠点であ
る、ボンディング条件の許容範囲の狭さを克服すること
ができ、極めて簡単なボンディング条件の設定で半導体
デツプを実装することができ、その結果、高い歩留まり
でかつ信頼性の高い半導体装置を得ることが可能となる
。
キャリア方式の半導体装置の製造方法の従来の欠点であ
る、ボンディング条件の許容範囲の狭さを克服すること
ができ、極めて簡単なボンディング条件の設定で半導体
デツプを実装することができ、その結果、高い歩留まり
でかつ信頼性の高い半導体装置を得ることが可能となる
。
第１図は、本発明による半導体装置の製造方法を示す要
部断面図である。
部断面図である。
Claims (1)
- （１）可とう性のある絶縁性フィルム上に導電体で形成
した回路パターンを有するテープキャリアに半導体チッ
プを実装する半導体装置の製造方法において、上面にバ
ンプを形成した半導体チップ上に導電体パターンを下側
にしたテープキャリアを載置し、導電体パターンのイン
ナーリードの先端と半導体チップとのバンプとを位置合
せした後、接合部に前記絶縁性フィルム側からボンディ
ングツールを当接させ加熱加圧すると同時に、超音波振
動を与えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22154889A JPH0385741A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22154889A JPH0385741A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385741A true JPH0385741A (ja) | 1991-04-10 |
Family
ID=16768449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22154889A Pending JPH0385741A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385741A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251505A (ja) * | 1991-12-27 | 1993-09-28 | Minnesota Mining & Mfg Co <3M> | Ｉｃチップのエリアテープへの接続方法 |
| JPH08264598A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | フレキシブルフィルム接着装置及び方法 |
| JP2002299376A (ja) * | 2001-01-23 | 2002-10-11 | Shibaura Mechatronics Corp | ボンディング装置及びボンディンク方法 |
| JP2007173363A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | フライングリードの接合方法 |
-
1989
- 1989-08-30 JP JP22154889A patent/JPH0385741A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251505A (ja) * | 1991-12-27 | 1993-09-28 | Minnesota Mining & Mfg Co <3M> | Ｉｃチップのエリアテープへの接続方法 |
| JPH08264598A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | フレキシブルフィルム接着装置及び方法 |
| JP2002299376A (ja) * | 2001-01-23 | 2002-10-11 | Shibaura Mechatronics Corp | ボンディング装置及びボンディンク方法 |
| JP2007173363A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | フライングリードの接合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6219911B1 (en) | Flip chip mounting technique | |
| KR100272156B1 (ko) | 배선기판 조립체와 그 전기적 접합부 형성방법 | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JPH0385741A (ja) | 半導体装置の製造方法 | |
| JP3524221B2 (ja) | 半導体装置の製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP3308951B2 (ja) | 多層フレキシブル配線板 | |
| JPH0363813B2 (ja) | ||
| JP2001210676A (ja) | 半導体装置およびその製造方法 | |
| JPS62126645A (ja) | Ｌｓｉチツプ実装方法 | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JPH0385739A (ja) | 半導体装置の実装方法 | |
| JPH03104133A (ja) | 半導体装置 | |
| JPH03101140A (ja) | 半導体装置 | |
| JPH0385740A (ja) | 半導体装置 | |
| JPH0379050A (ja) | 半導体装置の製造方法 | |
| JPH03126237A (ja) | 半導体装置の製造方法 | |
| JPS59950A (ja) | Ｉｃチツプの接続実装方法 | |
| JPH03126236A (ja) | 半導体装置の製造方法 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JPH01112741A (ja) | 集積回路の接続方法 | |
| JPH0379051A (ja) | 半導体装置の実装方法 |