JPS59950A - Ｉｃチツプの接続実装方法 - Google Patents
Ｉｃチツプの接続実装方法Info
- Publication number
- JPS59950A JPS59950A JP57109616A JP10961682A JPS59950A JP S59950 A JPS59950 A JP S59950A JP 57109616 A JP57109616 A JP 57109616A JP 10961682 A JP10961682 A JP 10961682A JP S59950 A JPS59950 A JP S59950A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- layer
- thermoplastic resin
- chip
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はＩＣチップをガラス基板上に交換可能に高密度
実装することを可能にするＩδテップの接続実装方法に
関するものである。
実装することを可能にするＩδテップの接続実装方法に
関するものである。
従来技術と問題点
従来のＩＣチップの搭載方法には、■フリップチップボ
ンディング法、■ワイヤボンディング法、■ビームリー
ドポンディング法、０テーブポングイング法、■蒸着配
線による接続方法等があるが、■の場合はワイヤボンデ
ィング用のＡｔパッド付ＩＣ等には適用できず、■の場
合は信頼性に問題があり、■の場合はＩＣチップのコス
トが高くなり、■の場合はテープキャリアを利用するた
め多種少量生産楓：は不利であり、■の場合はＩＣチッ
プの交換が不可能であるという欠点をそれぞれ有してい
る。
ンディング法、■ワイヤボンディング法、■ビームリー
ドポンディング法、０テーブポングイング法、■蒸着配
線による接続方法等があるが、■の場合はワイヤボンデ
ィング用のＡｔパッド付ＩＣ等には適用できず、■の場
合は信頼性に問題があり、■の場合はＩＣチップのコス
トが高くなり、■の場合はテープキャリアを利用するた
め多種少量生産楓：は不利であり、■の場合はＩＣチッ
プの交換が不可能であるという欠点をそれぞれ有してい
る。
発明の目的
本発明は上述の各種の問題を解決するためのもので、パ
ッド付ＩＣをガラス基板上に信頼性を保って交換可能に
低コスＦで搭載することのできる特（二多種少量生産に
適したＩＣチップの接続方法を提供することを目的とし
ている。
ッド付ＩＣをガラス基板上に信頼性を保って交換可能に
低コスＦで搭載することのできる特（二多種少量生産に
適したＩＣチップの接続方法を提供することを目的とし
ている。
発明の構成
本発明では、上述の目的を達成するため、熱願塑性樹脂
とポリイ乞ドの２層フィルムを層間絶縁膜としてガラス
基板上に高密度化された多層配線を行うとともＩ：、熱
可塑性樹脂、ポリイミドの２層フィルムを用いてパッド
付ＩＣチップに浸漬法により予備半田を形成し、このＩ
Ｃチップをりフロー法によって上記ガラス基板上Ｃ：交
換可能に半田付けして搭載するようζ：構成されている
。
とポリイ乞ドの２層フィルムを層間絶縁膜としてガラス
基板上に高密度化された多層配線を行うとともＩ：、熱
可塑性樹脂、ポリイミドの２層フィルムを用いてパッド
付ＩＣチップに浸漬法により予備半田を形成し、このＩ
Ｃチップをりフロー法によって上記ガラス基板上Ｃ：交
換可能に半田付けして搭載するようζ：構成されている
。
発明の実施例
以下、図面に関連して本発明の詳細な説明する。
第１図は本発明（二係る方法によりガラス基板上にパッ
ド付ＩＣを搭載した状態を示す正面図で、図中、１はガ
ラス基板、２は熱可塑性樹脂３とポリイミド４の２層フ
ィルム、５はＩＣ＝ｆツブ、６は熱可塑性樹脂７とポリ
イミド８の２層フィルム、９は予備半田である。
ド付ＩＣを搭載した状態を示す正面図で、図中、１はガ
ラス基板、２は熱可塑性樹脂３とポリイミド４の２層フ
ィルム、５はＩＣ＝ｆツブ、６は熱可塑性樹脂７とポリ
イミド８の２層フィルム、９は予備半田である。
このＩＣチップ５の接続実装は次の手順により行われる
。
。
すなわち、まず、第２図（α）に示すように、ガラス基
板１の表面に受動素子を含む薄膜回路１０を形成し、そ
の上に２層フィルム２を熱可塑性樹脂６を下側にして熱
圧着によりラミネートする。この２層フィルム２はガラ
ス基板１上に２層配線を行うための層間絶縁膜に相当す
るもので、その形成は容易である。次に、第２図（ｈ）
に示すように２層フィルム２にドライエツチングにより
スルーホール１１を形成した後、第２図（ＣＪに示すよ
うにスルーホール形成部を含んで２層目導体１２を形成
する。この２層目導体１２はスルーホール部を介し薄膜
回路１０と接続する。
板１の表面に受動素子を含む薄膜回路１０を形成し、そ
の上に２層フィルム２を熱可塑性樹脂６を下側にして熱
圧着によりラミネートする。この２層フィルム２はガラ
ス基板１上に２層配線を行うための層間絶縁膜に相当す
るもので、その形成は容易である。次に、第２図（ｈ）
に示すように２層フィルム２にドライエツチングにより
スルーホール１１を形成した後、第２図（ＣＪに示すよ
うにスルーホール形成部を含んで２層目導体１２を形成
する。この２層目導体１２はスルーホール部を介し薄膜
回路１０と接続する。
一方、ＩＣテップ５に、第６図（αＨ二示すように、あ
らかじめＩＣテップ５のパッド１３に対応するス。
らかじめＩＣテップ５のパッド１３に対応するス。
ルー°ホール１４を形成した熱可塑性樹脂１５とポリイ
ミド１６の２層フィルム１７を熱圧着によりラミネート
し、次にスルーホール形成部に第３図（ｂ）に示すよう
に耐半田性のあるパッド１８を蒸着により形成した後、
この部分に第３図（Ｃ）に示すように予備半田９を浸漬
法により突出させて形成する。
ミド１６の２層フィルム１７を熱圧着によりラミネート
し、次にスルーホール形成部に第３図（ｂ）に示すよう
に耐半田性のあるパッド１８を蒸着により形成した後、
この部分に第３図（Ｃ）に示すように予備半田９を浸漬
法により突出させて形成する。
このように前処理されたＩＣｙ″ツブ５を第１図に示す
ようにガラス基板１上リブロー法により接続実装するが
、このとき、ガラス基板１の裏面より透視しながら予備
半田９を２層目導体１２の所定位置に位置合せした後所
定の圧力で接触させ、ＩＣテップ５を加熱して接続実装
を行う。なお、第１図において１９は導伝性樹脂２０を
介しＩＣテップ５僅二接続された金属板で、ＩＣテップ
５の放熱はこの金属板１９を介し行われる。またＩＣチ
ップの接続は予備半田を介し行われるため、Ｉ（４−ツ
ブの交換が可能である。
ようにガラス基板１上リブロー法により接続実装するが
、このとき、ガラス基板１の裏面より透視しながら予備
半田９を２層目導体１２の所定位置に位置合せした後所
定の圧力で接触させ、ＩＣテップ５を加熱して接続実装
を行う。なお、第１図において１９は導伝性樹脂２０を
介しＩＣテップ５僅二接続された金属板で、ＩＣテップ
５の放熱はこの金属板１９を介し行われる。またＩＣチ
ップの接続は予備半田を介し行われるため、Ｉ（４−ツ
ブの交換が可能である。
発明の効果
以上述べたように、本発明によれば、次のような各種の
優れた効果を奏することが可能である。
優れた効果を奏することが可能である。
（１）２層樹脂フィルムを用いることによりガラス基板
上の多層配線が容易に実現でき、さらにＩＣｙ−ツブに
突出した予備半田を施すことができる。
上の多層配線が容易に実現でき、さらにＩＣｙ−ツブに
突出した予備半田を施すことができる。
（２） また、ガラス基板を用いることにより、該ガ
ラス基板に対するＩＣチップのフェイスダウンボンディ
ング時の以置合せが容易になる上、基板のコストも低減
できる。
ラス基板に対するＩＣチップのフェイスダウンボンディ
ング時の以置合せが容易になる上、基板のコストも低減
できる。
（３） これにより、パッド付ＩＣテップ実装の高密
度化、低コスト化、信頼性の向上を図ることが可能で、
しかもＩＣチップの交換も容、ｌ（二可能になる。
度化、低コスト化、信頼性の向上を図ることが可能で、
しかもＩＣチップの交換も容、ｌ（二可能になる。
（４）多種少量生産（二連している。
図面は本発明に係るＩＣチップの接続実装方法の実施例
を示すもので、第１図はこの方法を適用したＩＣチップ
実装構造を示す正面図、第２図（α）、 Ｉｈ） 、
ＩＣ）は２層フィルムを用いてガラス基板上に２層配線
を形成する工程図、第３図（α） 、 （ｈ） 、 ｔ
Ｃ）は２層フィルムを用いてＩＣテ、ツブのパット上（
＝予備半田を突出形成する工程図である。 図中、１はガラス基板、２．１７は２層フィルム、６．
１５は熱可塑性樹脂、４．１６はポリイミド、５はパッ
ド付ＩＣ１９は予備半田、１０は薄膜回路。 １１．１４はスルーホール、１３はＩＣのパッドである
。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部（外３名）り −
〇
を示すもので、第１図はこの方法を適用したＩＣチップ
実装構造を示す正面図、第２図（α）、 Ｉｈ） 、
ＩＣ）は２層フィルムを用いてガラス基板上に２層配線
を形成する工程図、第３図（α） 、 （ｈ） 、 ｔ
Ｃ）は２層フィルムを用いてＩＣテ、ツブのパット上（
＝予備半田を突出形成する工程図である。 図中、１はガラス基板、２．１７は２層フィルム、６．
１５は熱可塑性樹脂、４．１６はポリイミド、５はパッ
ド付ＩＣ１９は予備半田、１０は薄膜回路。 １１．１４はスルーホール、１３はＩＣのパッドである
。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部（外３名）り −
〇
Claims (1)
- ガラス基板表面に受動素子を含む薄膜回路を形成してそ
の上Ｃ二熱可盟性樹脂とポリイミドの２層フィルムな熱
可塑性樹脂を下側−二して熱圧着によりラミネートした
後、該２層フィルムの所定位置Ｃス／ｌ／−ホールヲ形
成して該２層フィルムのスルーホール形成部を含む所定
部分１：蒸着Ｃ二より前記薄膜回路と接続する２層目導
体パターンを形成し、一方、熱可塑性樹脂とポリイミド
の２層フィルムにＩＣテップのパッドＣ二対応するスル
ーホールを形成して該２層フィルムの熱可塑性樹脂面に
該ＩＣｙＣツーをそのパッドが該スルーホールに一致す
るよう（二位置合せして熱圧着により両者を接着した後
、該２層フィルムのスルーホール形成部に蒸着によりパ
ッドを形成して該パッド形成部に浸漬法（二より予備半
田を突出形成し、最後に前記ガラス基板を透し位置合せ
しながらリフロー法によす前記予備半田を介し前記ＩＣ
チップを前記ガラス基板上の前記２層目導体にフエイ゛
スダクンＣ：接続実装することを特徴とするＩＣチップ
の接続実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109616A JPS59950A (ja) | 1982-06-25 | 1982-06-25 | Ｉｃチツプの接続実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109616A JPS59950A (ja) | 1982-06-25 | 1982-06-25 | Ｉｃチツプの接続実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59950A true JPS59950A (ja) | 1984-01-06 |
Family
ID=14514805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109616A Pending JPS59950A (ja) | 1982-06-25 | 1982-06-25 | Ｉｃチツプの接続実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249537B1 (ko) * | 1995-07-21 | 2000-03-15 | 가네꼬 히사시 | 반도체 장치 및 그 제조 방법 |
-
1982
- 1982-06-25 JP JP57109616A patent/JPS59950A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249537B1 (ko) * | 1995-07-21 | 2000-03-15 | 가네꼬 히사시 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715144A (en) | Multi-layer, multi-chip pyramid and circuit board structure | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US5907903A (en) | Multi-layer-multi-chip pyramid and circuit board structure and method of forming same | |
| TW396462B (en) | Bumpless flip chip assembly with solder via | |
| JP2001217513A (ja) | 回路基板 | |
| JPS59950A (ja) | Ｉｃチツプの接続実装方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPS6364079B2 (ja) | ||
| JPH0385741A (ja) | 半導体装置の製造方法 | |
| JPH0363813B2 (ja) | ||
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP3203176B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH08264914A (ja) | 加熱圧着接続型バンプ付きｆｐｃ | |
| JP3465809B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JP2819859B2 (ja) | 放熱ヴィアとその形成方法 | |
| JPH03101140A (ja) | 半導体装置 | |
| JPH08222845A (ja) | 半導体装置の実装方法 | |
| JPH04287937A (ja) | プリント配線板 | |
| JPH04246885A (ja) | パッドグリッドアレイパッケージの基板実装方法 | |
| JPH08330361A (ja) | 集積回路装置の実装方法 | |
| JPH04335542A (ja) | 半導体装置の実装体 | |
| JPH04314382A (ja) | 配線基板の製造方法 |