JPH08222845A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH08222845A JPH08222845A JP4612395A JP4612395A JPH08222845A JP H08222845 A JPH08222845 A JP H08222845A JP 4612395 A JP4612395 A JP 4612395A JP 4612395 A JP4612395 A JP 4612395A JP H08222845 A JPH08222845 A JP H08222845A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cream solder
- mounting
- circuit board
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 取付けの面倒なボール半田を使用しないで、
半導体装置を電子回路基板に簡便に実装する半導体装置
の実装方法を提供する。 【構成】 絶縁性材料１３上に所定のリードパターン１
４、１５が形成された基基板１２に、半導体素子１１が
搭載され、しかも必要部分が封止された半導体装置１０
を、平面状の電子回路基板２６に実装する方法であっ
て、絶縁性材料１３の下面に、半導体素子１１に連結す
るリードパターンの端子部２２、２３を予めパターン形
成し、端子部２２、２３が接続される電子回路基板２６
のパッド部２８の表面に予めクリーム半田２７を印刷法
によって塗布しておき、電子回路基板２６に半導体装置
１０を位置決めした後、搭載して加熱し、塗布されたク
リーム半田２７をリフローさせて端子２２、２３部とパ
ッド部２８とを接合する。
半導体装置を電子回路基板に簡便に実装する半導体装置
の実装方法を提供する。 【構成】 絶縁性材料１３上に所定のリードパターン１
４、１５が形成された基基板１２に、半導体素子１１が
搭載され、しかも必要部分が封止された半導体装置１０
を、平面状の電子回路基板２６に実装する方法であっ
て、絶縁性材料１３の下面に、半導体素子１１に連結す
るリードパターンの端子部２２、２３を予めパターン形
成し、端子部２２、２３が接続される電子回路基板２６
のパッド部２８の表面に予めクリーム半田２７を印刷法
によって塗布しておき、電子回路基板２６に半導体装置
１０を位置決めした後、搭載して加熱し、塗布されたク
リーム半田２７をリフローさせて端子２２、２３部とパ
ッド部２８とを接合する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子をリードパ
ターンが形成された基基板に搭載した半導体装置を、平
面上のＰＣＢ（ＰＲＩＮＴ ＣＩＲＣＵＩＴ ＢＯＡ
Ｄ）等の電子回路基板に取付ける半導体装置の実装方法
に関する。
ターンが形成された基基板に搭載した半導体装置を、平
面上のＰＣＢ（ＰＲＩＮＴ ＣＩＲＣＵＩＴ ＢＯＡ
Ｄ）等の電子回路基板に取付ける半導体装置の実装方法
に関する。
【０００２】
【従来の技術】半導体素子を、リードパターンが形成さ
れた小型のプリント基板や絶縁性フィルムの片面にリー
ドパターンが形成された基テープ（基基板の一例）に予
め実装して必要部分を樹脂封止し、前記プリント基板や
基テープに、前記リードパターンの端子部に接合用の半
田ボールを取付けた半導体装置のパッケージが、ＴＢＧ
Ａ（ＴＡＰＥ ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ ＰＡ
ＣＫＡＧＥ）、μＢＧＡ、ＣＳＰ（ＣＨＩＰ ＳＩＺＥ
ＰＡＣＫＡＧＥ）、ＰＢＧＡ等の略称で各メーカーか
ら製造販売されている。
れた小型のプリント基板や絶縁性フィルムの片面にリー
ドパターンが形成された基テープ（基基板の一例）に予
め実装して必要部分を樹脂封止し、前記プリント基板や
基テープに、前記リードパターンの端子部に接合用の半
田ボールを取付けた半導体装置のパッケージが、ＴＢＧ
Ａ（ＴＡＰＥ ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ ＰＡ
ＣＫＡＧＥ）、μＢＧＡ、ＣＳＰ（ＣＨＩＰ ＳＩＺＥ
ＰＡＣＫＡＧＥ）、ＰＢＧＡ等の略称で各メーカーか
ら製造販売されている。
【０００３】
【発明が解決しようとする課題】しかしながら、前記半
導体装置を実装する場合には、プリント基板（ＰＣＢ）
側にクリーム半田あるいはフラックスを使用し、更に半
導体装置側にボール半田を使用して、これらの接合を行
っているので、その製造が極めて手間であるという問題
がある。本発明はかかる事情に鑑みてなされたもので、
取付けの面倒なボール半田を使用しないで、半導体装置
を電子回路基板に簡便に実装する半導体装置の実装方法
を提供することを目的とする。
導体装置を実装する場合には、プリント基板（ＰＣＢ）
側にクリーム半田あるいはフラックスを使用し、更に半
導体装置側にボール半田を使用して、これらの接合を行
っているので、その製造が極めて手間であるという問題
がある。本発明はかかる事情に鑑みてなされたもので、
取付けの面倒なボール半田を使用しないで、半導体装置
を電子回路基板に簡便に実装する半導体装置の実装方法
を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置の実装方法は、絶縁性材料上に所定の
リードパターンが形成された基基板に、半導体素子が搭
載され、しかも必要部分が封止された半導体装置を、平
面状の電子回路基板に実装する方法であって、前記絶縁
性材料の下面に、前記半導体素子に連結するリードパタ
ーンの端子部を予めパターン形成し、該端子部が接続さ
れる前記電子回路基板のパッド部の表面に予めクリーム
半田を印刷法によって塗布しておき、前記電子回路基板
に前記半導体装置を位置決めした後、搭載して加熱し、
塗布された前記クリーム半田をリフローさせて前記端子
部と前記パッド部とを接合している。なお、絶縁性材料
には、ポリイミド樹脂フィルムのような絶縁性フィル
ム、プラスチックボード、及びセラミックスボード等を
含む。
記載の半導体装置の実装方法は、絶縁性材料上に所定の
リードパターンが形成された基基板に、半導体素子が搭
載され、しかも必要部分が封止された半導体装置を、平
面状の電子回路基板に実装する方法であって、前記絶縁
性材料の下面に、前記半導体素子に連結するリードパタ
ーンの端子部を予めパターン形成し、該端子部が接続さ
れる前記電子回路基板のパッド部の表面に予めクリーム
半田を印刷法によって塗布しておき、前記電子回路基板
に前記半導体装置を位置決めした後、搭載して加熱し、
塗布された前記クリーム半田をリフローさせて前記端子
部と前記パッド部とを接合している。なお、絶縁性材料
には、ポリイミド樹脂フィルムのような絶縁性フィル
ム、プラスチックボード、及びセラミックスボード等を
含む。
【０００５】
【作用】請求項１記載の半導体装置の実装方法において
は、半導体素子が搭載された基基板の裏面に、下部の電
子回路基板に接合する端子部を備えたリードパターンを
形成し、前記電子回路基板のパッド部の表面にクリーム
半田を印刷法によって塗布しているので、前記電子回路
基板に前記半導体装置を位置決めした後、搭載して加熱
し、塗布された前記クリーム半田をリフローさせると、
クリーム半田が溶融して、溶融半田となりこれが上部の
端子部に接合し、結果として基基板の端子部と、電子回
路基板のパッド部が接合される。
は、半導体素子が搭載された基基板の裏面に、下部の電
子回路基板に接合する端子部を備えたリードパターンを
形成し、前記電子回路基板のパッド部の表面にクリーム
半田を印刷法によって塗布しているので、前記電子回路
基板に前記半導体装置を位置決めした後、搭載して加熱
し、塗布された前記クリーム半田をリフローさせると、
クリーム半田が溶融して、溶融半田となりこれが上部の
端子部に接合し、結果として基基板の端子部と、電子回
路基板のパッド部が接合される。
【０００６】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき、説明し、本発明の理解に供
する。ここに、図１は本発明の一実施例に係る半導体装
置の実装方法の説明図、図２（Ａ）、（Ｂ）、（Ｃ）は
クリーム半田の接合状況を示す説明図である。
を具体化した実施例につき、説明し、本発明の理解に供
する。ここに、図１は本発明の一実施例に係る半導体装
置の実装方法の説明図、図２（Ａ）、（Ｂ）、（Ｃ）は
クリーム半田の接合状況を示す説明図である。
【０００７】図１に基づいて、本発明の一実施例に係る
半導体装置の実装方法を説明すると、実装する半導体装
置１０には、半導体素子１１とこれを搭載する基基板の
一例である基テープ１２とを有している。前記基テープ
１２は、絶縁性材料の一例であるポリイミド樹脂フィル
ム１３と、このポリイミド樹脂フィルム１３の表裏に形
成されているリードパターン１４、１５を有している。
前記リードパターン１４、１５は接着剤又は蒸着によっ
て接合された銅フィルム１６、１７をエッチング加工す
ることによって形成され、表面には錫めっき層１８、１
９をそれぞれ有している。
半導体装置の実装方法を説明すると、実装する半導体装
置１０には、半導体素子１１とこれを搭載する基基板の
一例である基テープ１２とを有している。前記基テープ
１２は、絶縁性材料の一例であるポリイミド樹脂フィル
ム１３と、このポリイミド樹脂フィルム１３の表裏に形
成されているリードパターン１４、１５を有している。
前記リードパターン１４、１５は接着剤又は蒸着によっ
て接合された銅フィルム１６、１７をエッチング加工す
ることによって形成され、表面には錫めっき層１８、１
９をそれぞれ有している。
【０００８】前記リードパターン１５の各端子は錫めっ
き部分２０ａを介して、半導体素子１１の金バンプ２０
に接合されている。金バンプ２０とリードパターン１５
との接合は、リードパターン１５の接合する部分の中央
に内側に銅めっき及び錫めっき又は金めっきをしたスル
ーホール２１を設けておき、その上に金バンプ２０を載
せて約４００〜４５０℃程度で熱圧着することによって
行っている。図１においては、金バンプ２０が接続され
る部分の直下に裏面のリードパターン１５の端子部２２
が形成されているが、他の部分は、表面側のリードパタ
ーン１４によって、金バンプ２０とは別位置に導かれ、
端部に形成された図示しないスルーホールを介して裏面
側の端子部２３に連結されている。
き部分２０ａを介して、半導体素子１１の金バンプ２０
に接合されている。金バンプ２０とリードパターン１５
との接合は、リードパターン１５の接合する部分の中央
に内側に銅めっき及び錫めっき又は金めっきをしたスル
ーホール２１を設けておき、その上に金バンプ２０を載
せて約４００〜４５０℃程度で熱圧着することによって
行っている。図１においては、金バンプ２０が接続され
る部分の直下に裏面のリードパターン１５の端子部２２
が形成されているが、他の部分は、表面側のリードパタ
ーン１４によって、金バンプ２０とは別位置に導かれ、
端部に形成された図示しないスルーホールを介して裏面
側の端子部２３に連結されている。
【０００９】そして、基テープ１２の表面側で半導体素
子１１が搭載されている部分は、ポッティング樹脂２４
が充填されて、半導体素子１１の保護を図っていると共
に、基テープ１２の裏面側の端子部２２、２３以外の部
分には、ポリイミド樹脂２５によって被覆されて、基テ
ープ１２の保護を図ると共に、実装時に裏面側のリード
パターン１５が下部のプリント基板２６に当接しないよ
うになっている。
子１１が搭載されている部分は、ポッティング樹脂２４
が充填されて、半導体素子１１の保護を図っていると共
に、基テープ１２の裏面側の端子部２２、２３以外の部
分には、ポリイミド樹脂２５によって被覆されて、基テ
ープ１２の保護を図ると共に、実装時に裏面側のリード
パターン１５が下部のプリント基板２６に当接しないよ
うになっている。
【００１０】次に、この半導体装置１０を電子回路基板
の一例であるプリント基板２６に実装する場合について
説明するが、まず、その原理について図２を参照しなが
ら説明する。フラックスと微小半田ボールとの混合割合
を約５０：５０とし、図２（Ａ）に示すように底部直径
（ｄ）が１５０μｍのクリーム半田２７を、プリント基
板２６の上に形成された直径（ｄ0 ）１５０μｍのパッ
ド部２８上に高さ（ｈ）１５０μｍで塗布し、リフロー
炉に入れてクリーム半田を約２４５℃に加熱すると溶融
し、図２（Ｂ）に示すように直径（ｄ1 ）が約１５０μ
ｍで、高さ（ｈ1 ）が約８４μｍの半球状の半田２９と
なる。
の一例であるプリント基板２６に実装する場合について
説明するが、まず、その原理について図２を参照しなが
ら説明する。フラックスと微小半田ボールとの混合割合
を約５０：５０とし、図２（Ａ）に示すように底部直径
（ｄ）が１５０μｍのクリーム半田２７を、プリント基
板２６の上に形成された直径（ｄ0 ）１５０μｍのパッ
ド部２８上に高さ（ｈ）１５０μｍで塗布し、リフロー
炉に入れてクリーム半田を約２４５℃に加熱すると溶融
し、図２（Ｂ）に示すように直径（ｄ1 ）が約１５０μ
ｍで、高さ（ｈ1 ）が約８４μｍの半球状の半田２９と
なる。
【００１１】従って、図２（Ｃ）に示すように、半導体
装置１０の下部に形成された端子部２２（又は２３）
と、前記パッド部２８の実装高さ（ｈ0 ）を約５０μｍ
とすると、約３４μｍの余裕があり、結果として約３４
μｍの基テープ１２の非平面性（コプラナリティ）が許
され、本例の半導体装置１０であれば十分に実装でき
る。なお、端子部２２、２３の表面には半田との濡れ性
を向上するために、錫めっき又は金めっき等をしておく
のが好ましい。
装置１０の下部に形成された端子部２２（又は２３）
と、前記パッド部２８の実装高さ（ｈ0 ）を約５０μｍ
とすると、約３４μｍの余裕があり、結果として約３４
μｍの基テープ１２の非平面性（コプラナリティ）が許
され、本例の半導体装置１０であれば十分に実装でき
る。なお、端子部２２、２３の表面には半田との濡れ性
を向上するために、錫めっき又は金めっき等をしておく
のが好ましい。
【００１２】従って、半導体装置１０を本発明方法に係
る前記方法で実装する場合には、まず、プリント基板２
６に形成されたパッド部２８に、スクリーン印刷法によ
ってクリーム半田２７を図２（Ａ）に示すような状態で
塗布する。次に、半導体装置１０をプリント基板２６の
所定位置に配置して、パッド部２８の上に塗布されたク
リーム半田２７を対応する端子部２２、２３に当接す
る。そして、リフロー炉に入れて約２４５℃に加熱する
と、クリーム半田２７が溶融して、各パッド部２８と端
子部２２、２３が図１、図２（Ｃ）に示すように接合さ
れる。なお、金バンプ２０の接合部分は、金に錫が溶け
て融点が約３００℃程度となるので、前記リフロー炉に
入れてもこの接合部分が再溶融することはない。なお、
３０はプリント基板のソルダーレジスト膜を示す。
る前記方法で実装する場合には、まず、プリント基板２
６に形成されたパッド部２８に、スクリーン印刷法によ
ってクリーム半田２７を図２（Ａ）に示すような状態で
塗布する。次に、半導体装置１０をプリント基板２６の
所定位置に配置して、パッド部２８の上に塗布されたク
リーム半田２７を対応する端子部２２、２３に当接す
る。そして、リフロー炉に入れて約２４５℃に加熱する
と、クリーム半田２７が溶融して、各パッド部２８と端
子部２２、２３が図１、図２（Ｃ）に示すように接合さ
れる。なお、金バンプ２０の接合部分は、金に錫が溶け
て融点が約３００℃程度となるので、前記リフロー炉に
入れてもこの接合部分が再溶融することはない。なお、
３０はプリント基板のソルダーレジスト膜を示す。
【００１３】
【発明の効果】請求項１記載の半導体装置の実装方法に
おいては、従来の半導体装置のように、半導体素子を搭
載した基基板の下部に所定大きさの半田ボールを接合す
ることなく、半導体装置を電子回路基板に実装すること
ができる。従って、実装工程が簡略化され、更には電子
回路基板のパッド部に塗布するクリーム半田の厚みを大
きくすることによって、大きなコプラナリティを許容す
ることができる。従って、半導体装置の実装が簡単にな
り、製造コストを下げることができ、更には極薄型の半
導体装置のパッケージを実現できる。
おいては、従来の半導体装置のように、半導体素子を搭
載した基基板の下部に所定大きさの半田ボールを接合す
ることなく、半導体装置を電子回路基板に実装すること
ができる。従って、実装工程が簡略化され、更には電子
回路基板のパッド部に塗布するクリーム半田の厚みを大
きくすることによって、大きなコプラナリティを許容す
ることができる。従って、半導体装置の実装が簡単にな
り、製造コストを下げることができ、更には極薄型の半
導体装置のパッケージを実現できる。
【図１】本発明の一実施例に係る半導体装置の実装方法
の説明図である。
の説明図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）はクリーム半田の接合
状況を示す説明図である。
状況を示す説明図である。
１０ 半導体装置 １１ 半導体素子 １２ 基テープ １３ ポリイミド樹脂フィルム １４ リードパターン １５ リードパターン １６ 銅フィルム １７ 銅フィルム １８ 錫めっき層 １９ 錫めっき層 ２０ 金バンプ ２０ａ 錫めっき部分 ２１ スルーホール ２２ 端子部 ２３ 端子部 ２４ ポッティング樹脂 ２５ ポリイミド樹脂 ２６ プリント基板（電子回路基板） ２７ クリーム半田 ２８ パッド部 ２９ 半田 ３０ ソルダーレジスト膜
Claims (1)
- 【請求項１】 絶縁性材料上に所定のリードパターンが
形成された基基板に、半導体素子が搭載され、しかも必
要部分が封止された半導体装置を、平面状の電子回路基
板に実装する方法であって、 前記絶縁性材料の下面に、前記半導体素子に連結するリ
ードパターンの端子部を予めパターン形成し、該端子部
が接続される前記電子回路基板のパッド部の表面に予め
クリーム半田を印刷法によって塗布しておき、 前記電子回路基板に前記半導体装置を位置決めした後、
搭載して加熱し、塗布された前記クリーム半田をリフロ
ーさせて前記端子部と前記パッド部とを接合することを
特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4612395A JPH08222845A (ja) | 1995-02-09 | 1995-02-09 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4612395A JPH08222845A (ja) | 1995-02-09 | 1995-02-09 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222845A true JPH08222845A (ja) | 1996-08-30 |
Family
ID=12738219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4612395A Pending JPH08222845A (ja) | 1995-02-09 | 1995-02-09 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900480B1 (ko) * | 2002-07-23 | 2009-06-03 | 삼성테크윈 주식회사 | 반도체 패키지 |
-
1995
- 1995-02-09 JP JP4612395A patent/JPH08222845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900480B1 (ko) * | 2002-07-23 | 2009-06-03 | 삼성테크윈 주식회사 | 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050263887A1 (en) | Circuit carrier and fabrication method thereof | |
| JPH0888245A (ja) | 半導体装置 | |
| JPH0410240B2 (ja) | ||
| US7036712B2 (en) | Methods to couple integrated circuit packages to bonding pads having vias | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JP3554650B2 (ja) | 回路基板 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JPH08222845A (ja) | 半導体装置の実装方法 | |
| JP3472601B2 (ja) | 半導体装置 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPS6364079B2 (ja) | ||
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH09326412A (ja) | ハンダボールの取り付け方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH08316605A (ja) | ボールグリッドアレイ実装方式 | |
| JPH0391990A (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPH0955448A (ja) | 半導体装置の製造方法 |