JPH0410240B2 - - Google Patents
Info
- Publication number
- JPH0410240B2 JPH0410240B2 JP62117261A JP11726187A JPH0410240B2 JP H0410240 B2 JPH0410240 B2 JP H0410240B2 JP 62117261 A JP62117261 A JP 62117261A JP 11726187 A JP11726187 A JP 11726187A JP H0410240 B2 JPH0410240 B2 JP H0410240B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- flux
- substrate
- holes
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000004907 flux Effects 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000001816 cooling Methods 0.000 claims abstract description 8
- 238000002844 melting Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 7
- 230000009471 action Effects 0.000 claims description 2
- 239000000155 melt Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 51
- 239000000919 ceramic Substances 0.000 abstract description 21
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 20
- 230000008901 benefit Effects 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- CYTYCFOTNPOANT-UHFFFAOYSA-N Perchloroethylene Chemical group ClC(Cl)=C(Cl)Cl CYTYCFOTNPOANT-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 125000001743 benzylic group Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229950011008 tetrachloroethylene Drugs 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は金属化された基体部に電子的モジユー
ルをはんだ付けすることに係り、より具体的に言
えば、印刷回路板（PCB）のような金属化され
た基体部上に直接的で且つ容易に装着するのに好
適なはんだ隆起体を有する金属化セラミツク
（MC）モジユールに対して、はんだ端子を形成
する方法に関する。
ルをはんだ付けすることに係り、より具体的に言
えば、印刷回路板（PCB）のような金属化され
た基体部上に直接的で且つ容易に装着するのに好
適なはんだ隆起体を有する金属化セラミツク
（MC）モジユールに対して、はんだ端子を形成
する方法に関する。
Ｂ 従来の技術
金属化されたセラミツク（MC）基板を製造す
る基本的なプロセスは、接着用として合金化され
たクローム層と、電気導体としての銅層と、熔融
はんだの障壁としてのクローム層とがその上表面
に被着されている四角形のセラミツク板で開始さ
れる。導体のパターンは、標準的なホトレジスト
技術を使つたホトリソグラフ処理と、順序付けら
れた蝕刻工程とによつて銅層に形成される。その
パターンは、半導体チツプのはんだ隆起体
（bump）を入力／出力（Ｉ／Ｏ）ピンに接続す
る配線体で構成される。MC基板のＩ／Ｏピンは
外部の回路に電気的及び機械的接続を与える。
Ｉ／ＯピンはMC基板に予め設けられているバイ
ア孔を通して挿入され、そして突起部を形成する
場所で機械的に曲げられる。バイア孔は種々の形
式のアレー状に配列される。ピンが設けられる位
置にある導体の端部は、ハト目穴の形になつてい
る。MC基板中に前もつて挿入された接続ピンの
頭は、半導体チツプをMC基板上の導体にはんだ
付けする際に同時に、基板上表面に形成された導
体のハト目穴にはんだ付けされる。
る基本的なプロセスは、接着用として合金化され
たクローム層と、電気導体としての銅層と、熔融
はんだの障壁としてのクローム層とがその上表面
に被着されている四角形のセラミツク板で開始さ
れる。導体のパターンは、標準的なホトレジスト
技術を使つたホトリソグラフ処理と、順序付けら
れた蝕刻工程とによつて銅層に形成される。その
パターンは、半導体チツプのはんだ隆起体
（bump）を入力／出力（Ｉ／Ｏ）ピンに接続す
る配線体で構成される。MC基板のＩ／Ｏピンは
外部の回路に電気的及び機械的接続を与える。
Ｉ／ＯピンはMC基板に予め設けられているバイ
ア孔を通して挿入され、そして突起部を形成する
場所で機械的に曲げられる。バイア孔は種々の形
式のアレー状に配列される。ピンが設けられる位
置にある導体の端部は、ハト目穴の形になつてい
る。MC基板中に前もつて挿入された接続ピンの
頭は、半導体チツプをMC基板上の導体にはんだ
付けする際に同時に、基板上表面に形成された導
体のハト目穴にはんだ付けされる。
接続ピンの頭を接続する好ましい方法は、ピン
の頭に少量のフラツクスを与えるステツプと、フ
ラツクスの粘性によりはんだボールを定位置に保
たせるようピンの頭にはんだボールを与えるステ
ツプと、はんだを熔融させるために、窒素が封じ
込められた炉中で加熱するステツプと、はんだを
固化するため冷却するステツプとを含む。この方
法は米国特許第4462534号に記載されている。
の頭に少量のフラツクスを与えるステツプと、フ
ラツクスの粘性によりはんだボールを定位置に保
たせるようピンの頭にはんだボールを与えるステ
ツプと、はんだを熔融させるために、窒素が封じ
込められた炉中で加熱するステツプと、はんだを
固化するため冷却するステツプとを含む。この方
法は米国特許第4462534号に記載されている。
チツプは、一般的な名称「フリツプ・チツプ」
（Flip chip）技術という名称でも知られているよ
うな、錫／鉛はんだのはんだ付け用に開発された
「制御された熔融はんだ塊によるチツプのはんだ
付け」（Ｃ−４）プロセスを使つて基板に接続さ
れる。ポリイミド被覆がモジユールの上表面に施
され、アルミニウムの覆いが組立体を被い、そし
て、エポキシ樹脂の密封材が下面に流体状で与え
られ、「準ハーメチツクシール」を与えるため硬
化される。そのように組立て且つテストを行つた
後、完成モジユールは適当な第２レベルの実装
体、例えばPCBに装着可能な状態になる。
（Flip chip）技術という名称でも知られているよ
うな、錫／鉛はんだのはんだ付け用に開発された
「制御された熔融はんだ塊によるチツプのはんだ
付け」（Ｃ−４）プロセスを使つて基板に接続さ
れる。ポリイミド被覆がモジユールの上表面に施
され、アルミニウムの覆いが組立体を被い、そし
て、エポキシ樹脂の密封材が下面に流体状で与え
られ、「準ハーメチツクシール」を与えるため硬
化される。そのように組立て且つテストを行つた
後、完成モジユールは適当な第２レベルの実装
体、例えばPCBに装着可能な状態になる。
MC技術は公知の多層セラミツク（MLC）技
術の簡単化した変形技術である。中型コンピユー
タで且つ高性能コンピユータ以上の機械のみに使
われる。MLC技術と比較して、MC技術は、低
価格で簡単さが重要な要件である銀行用端末とか
パソコンなどを含む種々の端末装置のような、よ
り特定したアプリケーシヨンに好適である。
術の簡単化した変形技術である。中型コンピユー
タで且つ高性能コンピユータ以上の機械のみに使
われる。MLC技術と比較して、MC技術は、低
価格で簡単さが重要な要件である銀行用端末とか
パソコンなどを含む種々の端末装置のような、よ
り特定したアプリケーシヨンに好適である。
Ｃ 発明が解決しようとする問題点
MC技術と関連した一つの問題は上述したピン
の使用に関連している。これらのピンは細長い形
をしており、はんだ付けを行う前に、ピンを受け
入れるためのめつきされたバイア孔が与えられて
いる孔あきPCBを必要とする。上記のめつきを
施したバイア孔にピンを自動的に挿入することに
関して問題があり、この問題のため製造上の歩止
りは著しく悪くなる。
の使用に関連している。これらのピンは細長い形
をしており、はんだ付けを行う前に、ピンを受け
入れるためのめつきされたバイア孔が与えられて
いる孔あきPCBを必要とする。上記のめつきを
施したバイア孔にピンを自動的に挿入することに
関して問題があり、この問題のため製造上の歩止
りは著しく悪くなる。
加えて、バイア孔が設けられているPCBは高
価であり、且つ対応するピンを受け入れるための
上記のめつきされたバイア孔があるため、PCB
面上の多くのスペースが失われる。一般的には、
めつきされる前の細長いピンの直径は約0.6ミリ
メートルであり、PCB中のめつきされたバイア
孔は約１ミリメートルの直径を持つている。
PCBの内部構造によつて、2.54ミリメートルのバ
イア孔間の標準中心間距離を減少することは殆ど
不可能である。若し、このピンを使わなければ、
PCBの開孔は必要とせず、実装密度を増加する
ことが出来る。その理由は、バイア孔間の中心間
隔を1.27ミリメートル又はそれ以下に減らすこと
が出来、従つて、PCBの同じ表面上に装着され
るＩ／Ｏ端子の数を相当に増加することが出来る
からである。ピンの数が増加すると、PCBの開
孔にモジユールのピンを挿入する動作がより困難
になり、且つこの工程でピンが折り曲がつてしま
うこともまた多くなる。また、ピンがＩ／Ｏ端子
として使われたとき、費用のかかる間隔づけスタ
ンドをピンに設けないと、モジユールはPCBに
対して間隔を持たずに、PCBと密着することに
なり、その結果、モジユールの冷却が悪くなる。
他の問題は、Ｉ／Ｏピンを有するモジユールを、
バイア孔を持つたPCBと組み合わせて使うと、
PCBの両面にMCモジユールを装着することが出
来なくなるという問題である。更に他の問題はピ
ンの数が多数であることにより生ずる問題であつ
て、技術変更（engineering change）を施すた
めに、モジユールの手直し作業が困難になること
である。然しながら、この技術は非常に多数の
Ｉ／Ｏ端子を与えるということが主な理由で、高
く評価されており、依然として現在及び将来の
VLSIチツプの実装に有用な技術である。
価であり、且つ対応するピンを受け入れるための
上記のめつきされたバイア孔があるため、PCB
面上の多くのスペースが失われる。一般的には、
めつきされる前の細長いピンの直径は約0.6ミリ
メートルであり、PCB中のめつきされたバイア
孔は約１ミリメートルの直径を持つている。
PCBの内部構造によつて、2.54ミリメートルのバ
イア孔間の標準中心間距離を減少することは殆ど
不可能である。若し、このピンを使わなければ、
PCBの開孔は必要とせず、実装密度を増加する
ことが出来る。その理由は、バイア孔間の中心間
隔を1.27ミリメートル又はそれ以下に減らすこと
が出来、従つて、PCBの同じ表面上に装着され
るＩ／Ｏ端子の数を相当に増加することが出来る
からである。ピンの数が増加すると、PCBの開
孔にモジユールのピンを挿入する動作がより困難
になり、且つこの工程でピンが折り曲がつてしま
うこともまた多くなる。また、ピンがＩ／Ｏ端子
として使われたとき、費用のかかる間隔づけスタ
ンドをピンに設けないと、モジユールはPCBに
対して間隔を持たずに、PCBと密着することに
なり、その結果、モジユールの冷却が悪くなる。
他の問題は、Ｉ／Ｏピンを有するモジユールを、
バイア孔を持つたPCBと組み合わせて使うと、
PCBの両面にMCモジユールを装着することが出
来なくなるという問題である。更に他の問題はピ
ンの数が多数であることにより生ずる問題であつ
て、技術変更（engineering change）を施すた
めに、モジユールの手直し作業が困難になること
である。然しながら、この技術は非常に多数の
Ｉ／Ｏ端子を与えるということが主な理由で、高
く評価されており、依然として現在及び将来の
VLSIチツプの実装に有用な技術である。
他方、今日の実装技術は、カードのレベルでの
回路密度を向上し、且つ実装作業のコストを低く
するために、表面装着技術（Surface Mount
Techniques−SMT）を積極的に使う方向に展開
している。SMT技術に従うと、バイア孔を有す
るPCBはもはや使われず、モジユールの端子は
PCBの所望の金属回路上に直接に接続される。
回路密度を向上し、且つ実装作業のコストを低く
するために、表面装着技術（Surface Mount
Techniques−SMT）を積極的に使う方向に展開
している。SMT技術に従うと、バイア孔を有す
るPCBはもはや使われず、モジユールの端子は
PCBの所望の金属回路上に直接に接続される。
上述したように、共通に使われている表面装着
（SMT）モジユールは周囲にＩ／Ｏ端子が設けら
れている。この場合、Ｉ／Ｏ端子は、モジユール
の裏面で折り曲げられる金属のリード線として構
成されており、PCBの表面に形成された金属回
路と接触されることになる。これらのモジユール
のコストは、必要とする領域が大きいので、Ｉ／
Ｏ端子の数が大きく（代表的には100乃至300個）
なると、急速な限界値に達することになる。
（SMT）モジユールは周囲にＩ／Ｏ端子が設けら
れている。この場合、Ｉ／Ｏ端子は、モジユール
の裏面で折り曲げられる金属のリード線として構
成されており、PCBの表面に形成された金属回
路と接触されることになる。これらのモジユール
のコストは、必要とする領域が大きいので、Ｉ／
Ｏ端子の数が大きく（代表的には100乃至300個）
なると、急速な限界値に達することになる。
例えば、与えられた技術に対して、ピンの数を
２倍に増加すると、モジユールの領域は４倍に増
加し、カードの領域も同様な増加を必要とするの
で、モジユールの電気特性（インダクタンス、抵
抗値など）を劣化させ、転じて寄生作用を生じさ
せる。
２倍に増加すると、モジユールの領域は４倍に増
加し、カードの領域も同様な増加を必要とするの
で、モジユールの電気特性（インダクタンス、抵
抗値など）を劣化させ、転じて寄生作用を生じさ
せる。
反対に、多数のＩ／Ｏ端子を処理する場合は、
モジユール上に格子状のパターンにＩ／Ｏ端子を
配列した方がより効果的であることは明らかであ
る。例えば、モジユールの面積を２倍に増やすよ
りも、Ｉ／Ｏ端子の数を２倍に増やすほうが、よ
り合理的である。モジユールの一定の面積内に、
より多くのＩ／Ｏ端子を設けることは、カードの
密度及び最適化について、装置の設計者が大きな
利益を受けるので、従つて、コストと製品の電気
的性能は顕著に改善されることになる。
モジユール上に格子状のパターンにＩ／Ｏ端子を
配列した方がより効果的であることは明らかであ
る。例えば、モジユールの面積を２倍に増やすよ
りも、Ｉ／Ｏ端子の数を２倍に増やすほうが、よ
り合理的である。モジユールの一定の面積内に、
より多くのＩ／Ｏ端子を設けることは、カードの
密度及び最適化について、装置の設計者が大きな
利益を受けるので、従つて、コストと製品の電気
的性能は顕著に改善されることになる。
実際問題として、MC基板の裏面（上記の上表
面と反対の面）の中央部においてか、又はMC基
板の裏面全体にわたつてかの何れかに、格子状の
パターンに配列されたＩ／Ｏ端子を有する無ピン
式のMCモジユールはすべての点で最も望ましい
解決法である。
面と反対の面）の中央部においてか、又はMC基
板の裏面全体にわたつてかの何れかに、格子状の
パターンに配列されたＩ／Ｏ端子を有する無ピン
式のMCモジユールはすべての点で最も望ましい
解決法である。
無ピン式のモジユールを与える試みは1978年３
月のIBMテクニカル・デイスクロジヤ・ブレテ
ン（IBM Technical Disclosure Bulletin）の
Vol.20、No.10に「無ピン式モジユール・コネク
タ」（Pinless Module Connector）と題するステ
フアンス（E.Stephans）の論文に示されている。
月のIBMテクニカル・デイスクロジヤ・ブレテ
ン（IBM Technical Disclosure Bulletin）の
Vol.20、No.10に「無ピン式モジユール・コネク
タ」（Pinless Module Connector）と題するステ
フアンス（E.Stephans）の論文に示されている。
その文献には、印刷回路カード、金属化された
セラミツク（MC）基板及び基板上に装着された
集積回路を含む電子部品の実装体が示されてい
る。この実装体において、集積回路は標準的な方
法で小さなはんだ接続体によりMC基板上に接続
されている。はんだ接続体は通常球状体であり、
0.1ミリメートルの程度の大きさの直径を有して
いる。この文献に示された方法に従うと、MC基
板とPCBとの間の細長いピンによる通常の接続
法とは相異して、MC基板は銅ボールによつて
PCBと接続されている。これらのボールは直径
が1.5ミリメートルである。この実装体は、MC基
板のバイア孔に充填された導電性エポキシ樹脂に
よつて、MC基板に銅球を付着させて製造され
る。
セラミツク（MC）基板及び基板上に装着された
集積回路を含む電子部品の実装体が示されてい
る。この実装体において、集積回路は標準的な方
法で小さなはんだ接続体によりMC基板上に接続
されている。はんだ接続体は通常球状体であり、
0.1ミリメートルの程度の大きさの直径を有して
いる。この文献に示された方法に従うと、MC基
板とPCBとの間の細長いピンによる通常の接続
法とは相異して、MC基板は銅ボールによつて
PCBと接続されている。これらのボールは直径
が1.5ミリメートルである。この実装体は、MC基
板のバイア孔に充填された導電性エポキシ樹脂に
よつて、MC基板に銅球を付着させて製造され
る。
銅球がMC基板に付着された後、MC基板は
PCB上に配列される。次に、銅球はPCBの表面
に形成された金属回路にはんだ付けされる。
PCB上に配列される。次に、銅球はPCBの表面
に形成された金属回路にはんだ付けされる。
上述の解決法は、無ピン式のMCモジユールを
得ることが出来るけれども、或る種の明らかな欠
点と、非効率性を有している。
得ることが出来るけれども、或る種の明らかな欠
点と、非効率性を有している。
MC基板に予め作られているバイア孔を充填す
る技術はこの文献には開示されていない。更に、
導電性エポキシ樹脂は相対的に高い電気抵抗材料
であるとして知られており、従つて、導電性エポ
キシ樹脂と、MC基板の上表面に形成された金属
化されたパターンとの間の電気的接続の品質は疑
問である。
る技術はこの文献には開示されていない。更に、
導電性エポキシ樹脂は相対的に高い電気抵抗材料
であるとして知られており、従つて、導電性エポ
キシ樹脂と、MC基板の上表面に形成された金属
化されたパターンとの間の電気的接続の品質は疑
問である。
加えて、導電性エポキシ樹脂に銅製球体を付着
することは、特に、銅の球体をバイア孔と整列さ
せること、及びエポキシ樹脂及び銅球体との間の
結合の信頼性とが保証出来ないという解決しえな
い問題を生ずる。更に、銅球体の寸法を小さくす
る可能性にも疑問がある。
することは、特に、銅の球体をバイア孔と整列さ
せること、及びエポキシ樹脂及び銅球体との間の
結合の信頼性とが保証出来ないという解決しえな
い問題を生ずる。更に、銅球体の寸法を小さくす
る可能性にも疑問がある。
MC基板とPCBとの間の膨張係数の差異により
惹起される熱による歪みに対するこの結合部の性
能は検討されていない。
惹起される熱による歪みに対するこの結合部の性
能は検討されていない。
それ故、上述の問題点を解決するために、MC
基板の裏面の中央部においてか、又はMC基板の
裏面全体にわたつてかの何れかに、格子状パター
ンに配列されたＩ／Ｏ端子を有する無ピン式の
MCモジユールを形成する方法は依然として必要
である。
基板の裏面の中央部においてか、又はMC基板の
裏面全体にわたつてかの何れかに、格子状パター
ンに配列されたＩ／Ｏ端子を有する無ピン式の
MCモジユールを形成する方法は依然として必要
である。
Ｄ 問題点を解決するための手段
上述の問題点を解決するために、本発明はＩ／
Ｏ端子としてピンを使わずに、はんだ端子を使用
するものである。本発明に従つたはんだ端子は３
つの部分、即ち、バイア孔に充填されたはんだ柱
と、対応するハト目穴と電気接続を作る基板の上
表面のはんだの盛り上り部と、PCBの金属導体
と相互接続するのに使われるこぶ状の隆起体とで
構成されている。これら３つの部分は、同時に一
体化して形成される。本発明の実施例の方法は、
印刷回路板（PCB）上に接続するための表面装
置技術用として好適なはんだ隆起体を有する無ピ
ン式のMCモジユールのはんだ端子を形成するも
のとして説明されている。本発明の方法は以下の
ステツプで構成されている。
Ｏ端子としてピンを使わずに、はんだ端子を使用
するものである。本発明に従つたはんだ端子は３
つの部分、即ち、バイア孔に充填されたはんだ柱
と、対応するハト目穴と電気接続を作る基板の上
表面のはんだの盛り上り部と、PCBの金属導体
と相互接続するのに使われるこぶ状の隆起体とで
構成されている。これら３つの部分は、同時に一
体化して形成される。本発明の実施例の方法は、
印刷回路板（PCB）上に接続するための表面装
置技術用として好適なはんだ隆起体を有する無ピ
ン式のMCモジユールのはんだ端子を形成するも
のとして説明されている。本発明の方法は以下の
ステツプで構成されている。
即ち、それらのステツプは、
(a) MC基板の上表面に形成された導体のパター
ンと、予め設けられたバイア孔のアレーとを有
しており、そして、上記導体は上記バイア孔の
位置のハト目穴で終端している金属化されたセ
ラミツク（MC）基板を形成するステツプと、 (b) 表面張力によつて充填するために、MC基板
の裏面の所定のバイア孔の開口部にフラツクス
の小滴を付与して、バイア孔の各開口部に半球
状のフラツクス体を形成させるステツプと、 (c) 予め形成されたはんだの予備体の体積がバイ
ア孔の内側の容積と、形成されるはんだ隆起体
の体積との和にほぼ等しいようなはんだの上記
予備体を、フラツクスの粘性によつて、半球状
フラツクスに付与するステツプと、 (d) バイア孔及びハト目穴の内側容積をはんだで
満たすために、はんだの予備体を再熔融させる
ため加熱するステツプと、 (e) MC基板の裏面において、はんだ隆起体と上
記ハト目穴とを電気的に接続するために、MC
基板の上表面にあるはんだの盛り上り部と、バ
イア孔中にはんだ柱とを同時に形成し、そし
て、熔融はんだが各バイア孔の位置にはんだ端
子を形成するよう固化させるために、熔融はん
だをその熔融点以下に冷却するステツプとで構
成される。
ンと、予め設けられたバイア孔のアレーとを有
しており、そして、上記導体は上記バイア孔の
位置のハト目穴で終端している金属化されたセ
ラミツク（MC）基板を形成するステツプと、 (b) 表面張力によつて充填するために、MC基板
の裏面の所定のバイア孔の開口部にフラツクス
の小滴を付与して、バイア孔の各開口部に半球
状のフラツクス体を形成させるステツプと、 (c) 予め形成されたはんだの予備体の体積がバイ
ア孔の内側の容積と、形成されるはんだ隆起体
の体積との和にほぼ等しいようなはんだの上記
予備体を、フラツクスの粘性によつて、半球状
フラツクスに付与するステツプと、 (d) バイア孔及びハト目穴の内側容積をはんだで
満たすために、はんだの予備体を再熔融させる
ため加熱するステツプと、 (e) MC基板の裏面において、はんだ隆起体と上
記ハト目穴とを電気的に接続するために、MC
基板の上表面にあるはんだの盛り上り部と、バ
イア孔中にはんだ柱とを同時に形成し、そし
て、熔融はんだが各バイア孔の位置にはんだ端
子を形成するよう固化させるために、熔融はん
だをその熔融点以下に冷却するステツプとで構
成される。
Ｅ 実施例
第２図は本発明を適用することの出来る、代表
的な金属化されたセラミツク（MC）モジユール
１０の一部を部分的に破断して示す図である。モ
ジユール１０は所定の数のチツプを載置すること
の出来る適当な寸法、例えば２辺が36×36ミリメ
ートルで１ミリメートルの厚さを有するものであ
る。モジユールはその上表面１３上に金属導体１
２のパターンが設けられたセラミツク基板１１を
含んでいる。バイア孔１４（標準的なプロセスで
は細長いピンが挿入される）に対応する、各導体
１２の一端は拡張されており、ハト目穴１５を形
成している。各導体の他端は条片状の構造（図示
せず）を形成するよう狭められている。
的な金属化されたセラミツク（MC）モジユール
１０の一部を部分的に破断して示す図である。モ
ジユール１０は所定の数のチツプを載置すること
の出来る適当な寸法、例えば２辺が36×36ミリメ
ートルで１ミリメートルの厚さを有するものであ
る。モジユールはその上表面１３上に金属導体１
２のパターンが設けられたセラミツク基板１１を
含んでいる。バイア孔１４（標準的なプロセスで
は細長いピンが挿入される）に対応する、各導体
１２の一端は拡張されており、ハト目穴１５を形
成している。各導体の他端は条片状の構造（図示
せず）を形成するよう狭められている。
上記の条片状の構造は半導体チツプ１６のはん
だ隆起部の対応するアレーに接続されるのに適し
た第１のアレーに従つて配列されている。同様
に、バイア孔１４は第２のアレーに従つて配列さ
れている。種々のアレーが設計しうることは注意
を払う必要がある。
だ隆起部の対応するアレーに接続されるのに適し
た第１のアレーに従つて配列されている。同様
に、バイア孔１４は第２のアレーに従つて配列さ
れている。種々のアレーが設計しうることは注意
を払う必要がある。
裏面１７にも金属化パターンを設けることが出
来る。基板１１の材料は例えばセラミツクのよう
な機械的にも電気的にも熱的にも良好な性質を有
する材料が選ばれているので、その熱的な膨張
は、基板の上表面に装着されたチツプのシリコン
材料の熱的膨張と実際上ほぼ同じに、整合してい
る。
来る。基板１１の材料は例えばセラミツクのよう
な機械的にも電気的にも熱的にも良好な性質を有
する材料が選ばれているので、その熱的な膨張
は、基板の上表面に装着されたチツプのシリコン
材料の熱的膨張と実際上ほぼ同じに、整合してい
る。
第２図に示されたように、上表面１３上に、上
述したような金属の蒸着により、金属導体のパタ
ーンを形成する工程で、バイア孔１４の内壁は全
体としてクロームと銅の合金によつて完全に金属
化されるので、ハト目穴１５はバイア孔の内側を
形成する環状の金属リング１８を有する構造を持
つている。
述したような金属の蒸着により、金属導体のパタ
ーンを形成する工程で、バイア孔１４の内壁は全
体としてクロームと銅の合金によつて完全に金属
化されるので、ハト目穴１５はバイア孔の内側を
形成する環状の金属リング１８を有する構造を持
つている。
然しながら、バイア孔の内側壁の完全な金属化
即ち、金属リング化は、薄いセラミツク基板１１
（約１ミリメートルの厚さ）が使われたときにの
み得られる。それ故、上述した金属リングは、後
続する工程で与えられるはんだによつて、バイア
孔の内壁を充分にぬらされる。若し、より厚いセ
ラミツク基板（1.5ミリメートル）を用いようと
すると、バイア孔の内壁は補足的めつきを施すこ
とが必要である。この場合、米国特許第4024629
号に開示された技術を用いることが出来る。
即ち、金属リング化は、薄いセラミツク基板１１
（約１ミリメートルの厚さ）が使われたときにの
み得られる。それ故、上述した金属リングは、後
続する工程で与えられるはんだによつて、バイア
孔の内壁を充分にぬらされる。若し、より厚いセ
ラミツク基板（1.5ミリメートル）を用いようと
すると、バイア孔の内壁は補足的めつきを施すこ
とが必要である。この場合、米国特許第4024629
号に開示された技術を用いることが出来る。
第１Ａ図乃至第１Ｃ図を参照して、本発明の方
法を説明する。以上に記載される技術は上述の米
国特許第4462534号の開示を基礎にしている。同
特許に開示された技術の小さな改良が1985年３月
のIBMテクニカル・デイスクロジヤ・ブレテン
（IBM Technical Disclosure Bulletin）の
Vol.27、No.10Bの6252頁乃至6253頁に「無めつき
の基板にはんだボールを設ける改良」（Ball
Placement Improvement for Untinned
Substrate Process）と題するビタイロウ（A.
Bitaillou）等の文献に記載されている。両方の
技術は本発明の実施例に取り入れられており、そ
の主な工程を以下に簡単に説明する。本発明の方
法とこれら従来技術との顕著な相異のみを以下に
詳細に説明する。
法を説明する。以上に記載される技術は上述の米
国特許第4462534号の開示を基礎にしている。同
特許に開示された技術の小さな改良が1985年３月
のIBMテクニカル・デイスクロジヤ・ブレテン
（IBM Technical Disclosure Bulletin）の
Vol.27、No.10Bの6252頁乃至6253頁に「無めつき
の基板にはんだボールを設ける改良」（Ball
Placement Improvement for Untinned
Substrate Process）と題するビタイロウ（A.
Bitaillou）等の文献に記載されている。両方の
技術は本発明の実施例に取り入れられており、そ
の主な工程を以下に簡単に説明する。本発明の方
法とこれら従来技術との顕著な相異のみを以下に
詳細に説明する。
この工程の第１の段階は、所定のように設けら
れたバイア孔の開口にフラツクスの小滴を付与す
ることで構成される。米国特許第4462534号の第
２図に模式的に示されたフラツクス付与装置は本
発明の方法を実施するのに適当な装置である。こ
の特許による、アルフア金属社で（Alpha
Metals Co.）で製造された、粘度約200ポアズの
ベンジリツク（Benzylic）102−1500のようなフ
ラツクスが適当である。フラツクスはステンレス
鋼のシリンダ中に封入されたテフロンのタンク中
に収められており、金属繊維で作られた可動底部
がフラツクス付与マスクを形成している。マスク
中の孔がバイア孔のアレーに対応したパターンで
配列されている。フラツクス付与段階で、フラツ
クスはこれらの孔を通して強制的に押し出され
る。タンク内の圧力は、例えば、プロセツサから
のアナログ出力等の如き、論理回路で制御される
真空装置によつて作られる。MC基板は、位置決
めピンに嵌合される保持部材上に位置付けられ、
そして、基板の表面１３を下向きに、基板の裏面
１７を上向きにして置かれる。フラツクスのタン
クが基板の上に位置付けられ、そして基板に整列
されている間は、フラツクスはタンク内に留まつ
ており、次に、フラツクスは真空装置により印加
される空気パルスによつて押し出される。
れたバイア孔の開口にフラツクスの小滴を付与す
ることで構成される。米国特許第4462534号の第
２図に模式的に示されたフラツクス付与装置は本
発明の方法を実施するのに適当な装置である。こ
の特許による、アルフア金属社で（Alpha
Metals Co.）で製造された、粘度約200ポアズの
ベンジリツク（Benzylic）102−1500のようなフ
ラツクスが適当である。フラツクスはステンレス
鋼のシリンダ中に封入されたテフロンのタンク中
に収められており、金属繊維で作られた可動底部
がフラツクス付与マスクを形成している。マスク
中の孔がバイア孔のアレーに対応したパターンで
配列されている。フラツクス付与段階で、フラツ
クスはこれらの孔を通して強制的に押し出され
る。タンク内の圧力は、例えば、プロセツサから
のアナログ出力等の如き、論理回路で制御される
真空装置によつて作られる。MC基板は、位置決
めピンに嵌合される保持部材上に位置付けられ、
そして、基板の表面１３を下向きに、基板の裏面
１７を上向きにして置かれる。フラツクスのタン
クが基板の上に位置付けられ、そして基板に整列
されている間は、フラツクスはタンク内に留まつ
ており、次に、フラツクスは真空装置により印加
される空気パルスによつて押し出される。
基板の裏面１７のバイア孔の各開口はフラツク
スを吸い込む樋となる。第２図に示された基板を
線２−２に沿つて切断した断面を示す第１Ａ図
は、バイア孔１４に付与されたフラツクスの各小
滴が、上向きにされた基板の裏面１７上に、バイ
ア孔の開口部に半球状のフラツクス１９を残し
て、重力と毛細管現象によつてバイア孔中を完全
に充填していることを示している。
スを吸い込む樋となる。第２図に示された基板を
線２−２に沿つて切断した断面を示す第１Ａ図
は、バイア孔１４に付与されたフラツクスの各小
滴が、上向きにされた基板の裏面１７上に、バイ
ア孔の開口部に半球状のフラツクス１９を残し
て、重力と毛細管現象によつてバイア孔中を完全
に充填していることを示している。
本発明では従来のピン（0.6ミリの直径）は使
用されていないため、バイア孔の直径は減少さ
れ、その結果、基板の表面及び裏面の両方で配線
密度を増加出来ることは注意を喚起する必要があ
る。
用されていないため、バイア孔の直径は減少さ
れ、その結果、基板の表面及び裏面の両方で配線
密度を増加出来ることは注意を喚起する必要があ
る。
第２ステツプは上述の半球状のフラツクス１９
にはんだを付着させることを含んでいる。はんだ
ボールの形は良好な予備形状を持つているから、
第１ステツプで形成された半球状のフラツクスの
粘性のために、バイア孔の開口部にはんだボール
を付与し、付着させるために、米国特許第
4462534号に記載された他の装置も使用すること
が出来る。
にはんだを付着させることを含んでいる。はんだ
ボールの形は良好な予備形状を持つているから、
第１ステツプで形成された半球状のフラツクスの
粘性のために、バイア孔の開口部にはんだボール
を付与し、付着させるために、米国特許第
4462534号に記載された他の装置も使用すること
が出来る。
この実施例で使われたはんだボールは直径が１
ミリメートルであり、そのはんだは鉛と錫の比率
が90：10の合金である。はんだボールは軽量なの
で、それらが吸引によつて取り去られる前に、は
んだボールは揺り動かされねばならない。そのた
めに、はんだボールは米国特許第4462534号の第
４Ａ図に示されたような振動装置を使つて振動さ
れる容器中に、最初に入れられる。この容器は、
はんだボールを弾ませるように、ある種の弾性材
料で作られる。この目的のために、ポリエチレン
は充分満足すべき材料であつた。この振動だけで
ははんだボールを弾ませるのに不十分であること
が見出された。容器中に入れるはんだボールの最
適な量は、容器を振動してないときに、容器の底
面に生じるはんだボールの単一の層に相当する量
で決められた。既に述べたような良好な実施例に
おいて、容器は底面形が70×70ミリメートルで高
さが80ミリメートルを有する平行四辺形である。
振動装置は２本の傾斜したばね上に設けられた金
属板と、この金属板を振動させる電磁気装置で構
成されている。
ミリメートルであり、そのはんだは鉛と錫の比率
が90：10の合金である。はんだボールは軽量なの
で、それらが吸引によつて取り去られる前に、は
んだボールは揺り動かされねばならない。そのた
めに、はんだボールは米国特許第4462534号の第
４Ａ図に示されたような振動装置を使つて振動さ
れる容器中に、最初に入れられる。この容器は、
はんだボールを弾ませるように、ある種の弾性材
料で作られる。この目的のために、ポリエチレン
は充分満足すべき材料であつた。この振動だけで
ははんだボールを弾ませるのに不十分であること
が見出された。容器中に入れるはんだボールの最
適な量は、容器を振動してないときに、容器の底
面に生じるはんだボールの単一の層に相当する量
で決められた。既に述べたような良好な実施例に
おいて、容器は底面形が70×70ミリメートルで高
さが80ミリメートルを有する平行四辺形である。
振動装置は２本の傾斜したばね上に設けられた金
属板と、この金属板を振動させる電磁気装置で構
成されている。
上述の条件の下で、撥ね上るはんだボールは約
20ミリメートルの高さに達した。はんだボールを
振動させるため、例えば、多孔性の底部を有し且
つ圧縮空気を受け取る容器のような他の振動発生
手段を用いることは勿論可能である。
20ミリメートルの高さに達した。はんだボールを
振動させるため、例えば、多孔性の底部を有し且
つ圧縮空気を受け取る容器のような他の振動発生
手段を用いることは勿論可能である。
米国特許第4462534号の第４Ｂ図は振動容器中
に入れられた運動しているはんだボールを吸引
し、そして、事前にフラツクスが与えられた基板
にはんだボールを付与する吸引装置を示してい
る。この装置は、半円形状の軟鉄製のフレームを
有し、且つ管によつて制御された真空装置へ接続
された吸引室を限定している。ダイオードを通し
て主電源装置（50ヘルツ）から電力を供給される
電磁気装置が上記の管を取り囲んでいる。吸引室
はロツドに結合された吸引マスクにより密閉され
ており、ロツドの他端は電磁石装置の空隙内に置
かれている。マスクは、厚さが0.1ミリメートル
の開孔薄膜であり、ベリリウム及び銅の合金で作
られている。この薄膜の開孔は直径が0.4ミリメ
ートルであり、MC基板のバイア孔のアレーと対
応して配置されている。
に入れられた運動しているはんだボールを吸引
し、そして、事前にフラツクスが与えられた基板
にはんだボールを付与する吸引装置を示してい
る。この装置は、半円形状の軟鉄製のフレームを
有し、且つ管によつて制御された真空装置へ接続
された吸引室を限定している。ダイオードを通し
て主電源装置（50ヘルツ）から電力を供給される
電磁気装置が上記の管を取り囲んでいる。吸引室
はロツドに結合された吸引マスクにより密閉され
ており、ロツドの他端は電磁石装置の空隙内に置
かれている。マスクは、厚さが0.1ミリメートル
の開孔薄膜であり、ベリリウム及び銅の合金で作
られている。この薄膜の開孔は直径が0.4ミリメ
ートルであり、MC基板のバイア孔のアレーと対
応して配置されている。
米国特許第4462534号の第４Ａ図及び第４Ｂ図
に示された装置の動作は以下の通りである。先
ず、装置は容器中のはんだボールを振動させるよ
う動作する。前もつて、真空装置に接続されてい
るこの装置は、吸収マスクと容器の底面との距離
が約５ミリメートルになるように、振動する容器
中に挿入される。すべてのはんだボールが吸引さ
れるのに必要な時間は約１秒である。次に、真空
によつてはんだボールが接触状態に維持されてい
るマスクを含む吸引装置は容器から取り出されて
基板上に置かれて、はんだボールのパターンと、
半球状フラツクスのバターンとを整列させる。こ
の場合、相互のパターンが若干ずれていても全く
問題がない。各はんだボールが対応する半球状フ
ラツクスの少なくとも一部と重なることを保証す
ることだけが必要である。電子部品実装用基板が
載置される保持装置上に設けられた位置付け用ピ
ンを、この装置のフレームに設けられた位置付け
用開口に嵌め込むことによつて、マスクを半球状
フラツクスに整列させることが出来る。従つて、
はんだボールは対応する半球状フラツクスに接触
することが出来る。次に、真空装置はオフにさ
れ、薄膜を振動させるために、約半秒間の間、電
磁石装置が付勢される。その結果、はんだボール
は、フラツクスが与えられているバイア孔の開口
の方へ移動を続けて、薄膜マスクから容易に離れ
る。
に示された装置の動作は以下の通りである。先
ず、装置は容器中のはんだボールを振動させるよ
う動作する。前もつて、真空装置に接続されてい
るこの装置は、吸収マスクと容器の底面との距離
が約５ミリメートルになるように、振動する容器
中に挿入される。すべてのはんだボールが吸引さ
れるのに必要な時間は約１秒である。次に、真空
によつてはんだボールが接触状態に維持されてい
るマスクを含む吸引装置は容器から取り出されて
基板上に置かれて、はんだボールのパターンと、
半球状フラツクスのバターンとを整列させる。こ
の場合、相互のパターンが若干ずれていても全く
問題がない。各はんだボールが対応する半球状フ
ラツクスの少なくとも一部と重なることを保証す
ることだけが必要である。電子部品実装用基板が
載置される保持装置上に設けられた位置付け用ピ
ンを、この装置のフレームに設けられた位置付け
用開口に嵌め込むことによつて、マスクを半球状
フラツクスに整列させることが出来る。従つて、
はんだボールは対応する半球状フラツクスに接触
することが出来る。次に、真空装置はオフにさ
れ、薄膜を振動させるために、約半秒間の間、電
磁石装置が付勢される。その結果、はんだボール
は、フラツクスが与えられているバイア孔の開口
の方へ移動を続けて、薄膜マスクから容易に離れ
る。
第１Ｂ図はMC基板１１上にあるはんだボール
２０の状態を示しており、付着されたはんだボー
ル２０に生じうる例として、はんだボールがバイ
ア孔の中心から僅かに外れている場合を明瞭に示
している。
２０の状態を示しており、付着されたはんだボー
ル２０に生じうる例として、はんだボールがバイ
ア孔の中心から僅かに外れている場合を明瞭に示
している。
第３のステツプにおいて、セラミツク基板は、
酸化を防ぐため窒素のような不活性気体の雰囲気
を持ち、約200℃乃至350℃の範囲のピーク温度を
有する通常の炉、即ちオーブンに入れられ、はん
だの組成にもよるが、はんだの熔融点以上の温度
で約15秒乃至60秒位の時間をかけて、熔融はんだ
が重力と表面張力とによつてバイア孔を満たし、
そしてはんだの隆起体を作らせる。はんだボール
２０がバイア孔に対して若干ずれていたとして
も、結果的に得られるはんだ隆起体はバイア孔と
完全に整列する。すべてのはんだ隆起体は均一な
形状と容積を持つている。
酸化を防ぐため窒素のような不活性気体の雰囲気
を持ち、約200℃乃至350℃の範囲のピーク温度を
有する通常の炉、即ちオーブンに入れられ、はん
だの組成にもよるが、はんだの熔融点以上の温度
で約15秒乃至60秒位の時間をかけて、熔融はんだ
が重力と表面張力とによつてバイア孔を満たし、
そしてはんだの隆起体を作らせる。はんだボール
２０がバイア孔に対して若干ずれていたとして
も、結果的に得られるはんだ隆起体はバイア孔と
完全に整列する。すべてのはんだ隆起体は均一な
形状と容積を持つている。
第１Ｃ図ははんだが冷却される前のMC基板を
示し、それは、上向きにされているMC基板の裏
面１７の開口部にあるはんだ隆起体２２と、ハト
目穴の内壁を濡らして膨らんでいる盛り上り部２
３とで形成されているバイア孔を満たしたはんだ
の形状が示されている。
示し、それは、上向きにされているMC基板の裏
面１７の開口部にあるはんだ隆起体２２と、ハト
目穴の内壁を濡らして膨らんでいる盛り上り部２
３とで形成されているバイア孔を満たしたはんだ
の形状が示されている。
はんだボール２０の体積はバイア孔の体積とは
んだ隆起体の体積とを考慮に入れて決められねば
ならない。
んだ隆起体の体積とを考慮に入れて決められねば
ならない。
次に、基板は、はんだの熔融点以下に冷却さ
れ、はんだは固化されて、一体的なはんだの３つ
の部分、即ち、バイア孔内の柱２１と、隆起部
と、盛り上り部とで構成される最終的なはんだ端
子が出来上る。
れ、はんだは固化されて、一体的なはんだの３つ
の部分、即ち、バイア孔内の柱２１と、隆起部
と、盛り上り部とで構成される最終的なはんだ端
子が出来上る。
第３図は、基板の表面１３を上向きにした、冷
却後の最終構造を示す図である。はんだ隆起部２
２はMCモジユールのＩ／Ｏ端子として使われ
る。はんだの盛り上り部２３は上記の隆起部と金
属導体のパターンとの間の電気的接続を行う。
却後の最終構造を示す図である。はんだ隆起部２
２はMCモジユールのＩ／Ｏ端子として使われ
る。はんだの盛り上り部２３は上記の隆起部と金
属導体のパターンとの間の電気的接続を行う。
この第３ステツプは次の第４ステツプへと続
き、第４ステツプでは、基板の油性分及び残留フ
ラツクスを取り除くために、例えば、過塩素酸エ
チレン（Perchlorethylene）浴中にMC基板を浸
漬することによつて、得られたMC基板の清浄を
行う。
き、第４ステツプでは、基板の油性分及び残留フ
ラツクスを取り除くために、例えば、過塩素酸エ
チレン（Perchlorethylene）浴中にMC基板を浸
漬することによつて、得られたMC基板の清浄を
行う。
ここで、形成し損なつたはんだ隆起体を検出す
るために、MC基板の裏面を目で検査することが
出来る。はんだ隆起体が失われている場合、その
部分にフラツクスを添加し、はんだの小体を置い
て、はんだを再熔融するのは簡単に行えるから、
修理は極めて容易である。この修理作業の際、他
のはんだ隆起体２２は、はんだの大きな表面張力
のために、流れ出したり、拡がつたりすることは
ない。
るために、MC基板の裏面を目で検査することが
出来る。はんだ隆起体が失われている場合、その
部分にフラツクスを添加し、はんだの小体を置い
て、はんだを再熔融するのは簡単に行えるから、
修理は極めて容易である。この修理作業の際、他
のはんだ隆起体２２は、はんだの大きな表面張力
のために、流れ出したり、拡がつたりすることは
ない。
チツプは、はんだ隆起体の形成と同時か、又は
その形成の前かの何れでも、MC基板に接続する
ことが出来る。後者の場合は、はんだの組成を変
えるのが好ましい。例えば、シリコン・チツプの
はんだ隆起体は320℃の熔融点を有する95／５の
はんだを使用し、はんだ端子は280℃の熔融点を
有する90／10のはんだを使用することが出来る。
はんだ端子はシリコン・チツプのはんだ隆起体よ
りも低い熔融点を持つているけれども、バイア孔
の位置での非常に大きな表面張力のために、はん
だ端子はチツプの接続の前に完成される。チツプ
を、はんだ隆起体と同時に接続させる場合は、シ
リコン・チツプのはんだ隆起体に対応するよう
に、導体の端部の接触フインガ上にフラツクスの
小滴を付与し、そしてチツプをその上に載せるだ
けで充分である。はんだの再熔融温度、再熔融時
間、はんだの相対的な容積及びはんだの組成など
のパラメータは、当業者であれば、特定のアプリ
ケーシヨンに従つて容易に選択することが可能で
ある。
その形成の前かの何れでも、MC基板に接続する
ことが出来る。後者の場合は、はんだの組成を変
えるのが好ましい。例えば、シリコン・チツプの
はんだ隆起体は320℃の熔融点を有する95／５の
はんだを使用し、はんだ端子は280℃の熔融点を
有する90／10のはんだを使用することが出来る。
はんだ端子はシリコン・チツプのはんだ隆起体よ
りも低い熔融点を持つているけれども、バイア孔
の位置での非常に大きな表面張力のために、はん
だ端子はチツプの接続の前に完成される。チツプ
を、はんだ隆起体と同時に接続させる場合は、シ
リコン・チツプのはんだ隆起体に対応するよう
に、導体の端部の接触フインガ上にフラツクスの
小滴を付与し、そしてチツプをその上に載せるだ
けで充分である。はんだの再熔融温度、再熔融時
間、はんだの相対的な容積及びはんだの組成など
のパラメータは、当業者であれば、特定のアプリ
ケーシヨンに従つて容易に選択することが可能で
ある。
次に、MC基板は標準的なステツプ、即ち、テ
スト工程、封入工程などを経て、SMT用の完全
な無ピン式MCモジユールが与えられる。
スト工程、封入工程などを経て、SMT用の完全
な無ピン式MCモジユールが与えられる。
印刷回路基板（図示せず）上のキヤリヤの表面
装置は、PCBの所定の接触領域上にはんだペー
スト（例えば60％の錫と40％の鉛）を付与し、モ
ジユールのはんだ隆起体を上記の接触領域と整列
させ且つ接触させて、185℃の温度で60／40のは
んだ合金を再熔融する工程を含んでいる。PCB
は多層型式が望ましく、且つ直径が約0.6ミリメ
ートルの銅パツドの対応する格子が与えられてい
る。PCBはパツドの部分を除いて、保護にすの
層によつて被覆されている。はんだペーストと、
保護にすの使用は不整列の問題を回避する。然し
ながら、それでも問題が生じるならば、モジユー
ルに適当なテンプレートを使うことによつて問題
を解決することが出来る。他方、1977年７月の
IBMテクニカル・デイスクロジヤ・ブレテン
Vol.20、No.２の622乃至623頁に刊行された文献に
記載されているように、上記の領域に予備はんだ
めつきを施す技術も使うことが出来る。
装置は、PCBの所定の接触領域上にはんだペー
スト（例えば60％の錫と40％の鉛）を付与し、モ
ジユールのはんだ隆起体を上記の接触領域と整列
させ且つ接触させて、185℃の温度で60／40のは
んだ合金を再熔融する工程を含んでいる。PCB
は多層型式が望ましく、且つ直径が約0.6ミリメ
ートルの銅パツドの対応する格子が与えられてい
る。PCBはパツドの部分を除いて、保護にすの
層によつて被覆されている。はんだペーストと、
保護にすの使用は不整列の問題を回避する。然し
ながら、それでも問題が生じるならば、モジユー
ルに適当なテンプレートを使うことによつて問題
を解決することが出来る。他方、1977年７月の
IBMテクニカル・デイスクロジヤ・ブレテン
Vol.20、No.２の622乃至623頁に刊行された文献に
記載されているように、上記の領域に予備はんだ
めつきを施す技術も使うことが出来る。
既に理解されたように、製造上の観点から見
て、本発明の方法の顕著な利点は作業の単純さに
ある。加えて、大きさ及び組成が異なる多様なは
んだボールが市販されているから、本発明の方法
の他の利点は、あるゆる種類のモジユールやアプ
リケーシヨンなどに容易に適用しうる柔軟性にあ
る。また、市販のはんだボールの体積は非常に正
確に作られているので、Ｉ／Ｏとして使われるは
んだ隆起体の体積は非常に正確である。
て、本発明の方法の顕著な利点は作業の単純さに
ある。加えて、大きさ及び組成が異なる多様なは
んだボールが市販されているから、本発明の方法
の他の利点は、あるゆる種類のモジユールやアプ
リケーシヨンなどに容易に適用しうる柔軟性にあ
る。また、市販のはんだボールの体積は非常に正
確に作られているので、Ｉ／Ｏとして使われるは
んだ隆起体の体積は非常に正確である。
本発明の他の利点は各接続位置において、はん
だの量を制御することの出来る方法を与えること
にある。はんだボールの体積に従つて、はんだ隆
起体の形状及び、特に高さを或る程度変化するこ
とが出来る。このことは重要な付加的な利益をも
たらす。その理由は、はんだボールの体積は、
MCモジユールとPCBとの間に形成される。冷却
後に得られるはんだ結合部の高さを決定するから
である。従来、はんだボールの容積は、全体とし
てバイア孔を満たすだけの役目であつたので、本
発明により、MCモジユールの裏面と、PCBの表
面との間の空隙はもはや無理するほど小さくはな
い。その結果、この空隙はモジユールの冷却に役
立つばかりでなく、MCモジユールの材料とPCB
の材料との間の熱膨張係数の差異に起因する熱に
よる歪みの減少にも役立つ。この歪みの減少はは
んだ柱があるため非常に顕著である。
だの量を制御することの出来る方法を与えること
にある。はんだボールの体積に従つて、はんだ隆
起体の形状及び、特に高さを或る程度変化するこ
とが出来る。このことは重要な付加的な利益をも
たらす。その理由は、はんだボールの体積は、
MCモジユールとPCBとの間に形成される。冷却
後に得られるはんだ結合部の高さを決定するから
である。従来、はんだボールの容積は、全体とし
てバイア孔を満たすだけの役目であつたので、本
発明により、MCモジユールの裏面と、PCBの表
面との間の空隙はもはや無理するほど小さくはな
い。その結果、この空隙はモジユールの冷却に役
立つばかりでなく、MCモジユールの材料とPCB
の材料との間の熱膨張係数の差異に起因する熱に
よる歪みの減少にも役立つ。この歪みの減少はは
んだ柱があるため非常に顕著である。
開孔を有するPCBの開口に挿入されるピンを
はんだ隆起体で置換することは、MCモジユール
の修理、又は手直しが出来る能力を非常に増進す
ることは明らかである。特に、既に述べたよう
に、視覚検査ではんだ隆起体がないことを発見し
た場合、MCモジユールを容易に修理することが
出来る。
はんだ隆起体で置換することは、MCモジユール
の修理、又は手直しが出来る能力を非常に増進す
ることは明らかである。特に、既に述べたよう
に、視覚検査ではんだ隆起体がないことを発見し
た場合、MCモジユールを容易に修理することが
出来る。
本発明の他の重要な利点は、より密度の高い格
子状パターンによつて、MCモジユールの中央部
にはんだ隆起体を形成することが出来るので、
Ｉ／Ｏ端子の集合化を顕著に高めることが出来る
ことにある。本発明の方法は、従来の技術で知ら
れている基板の周辺部だけにとどまらず、必要に
応じて、基板の裏面全体を使うことが出来るのは
注意を払う必要がある。本発明の他の重要な利点
は、セラミツク基板の上表面に形成された金属導
体のパターンのハト目穴による電気接続点をＩ／
Ｏ端子として使用するはんだ隆起体を同時に作る
はんだ端子を与えることにある。
子状パターンによつて、MCモジユールの中央部
にはんだ隆起体を形成することが出来るので、
Ｉ／Ｏ端子の集合化を顕著に高めることが出来る
ことにある。本発明の方法は、従来の技術で知ら
れている基板の周辺部だけにとどまらず、必要に
応じて、基板の裏面全体を使うことが出来るのは
注意を払う必要がある。本発明の他の重要な利点
は、セラミツク基板の上表面に形成された金属導
体のパターンのハト目穴による電気接続点をＩ／
Ｏ端子として使用するはんだ隆起体を同時に作る
はんだ端子を与えることにある。
本発明の方法は両面に金属導体のパターンを有
するMC基板にも適用することが出来る。それは
バイア孔の両端にはんだ隆起体が設けられる。
するMC基板にも適用することが出来る。それは
バイア孔の両端にはんだ隆起体が設けられる。
Ｆ 発明の効果
本発明の方法の主要な利益は、ピンを取り扱い
そしてピンを挿入することに関係した問題を有
し、且つ開孔を有するPCBを使用する代表的な
MCモジユールを、無ピン式の（又は引き出し線
のない）電子モジユールにする点にあり、これに
より、SMTの要件に完全に合致する無ピン式の
電子モジユールを提供することにある。
そしてピンを挿入することに関係した問題を有
し、且つ開孔を有するPCBを使用する代表的な
MCモジユールを、無ピン式の（又は引き出し線
のない）電子モジユールにする点にあり、これに
より、SMTの要件に完全に合致する無ピン式の
電子モジユールを提供することにある。
本発明の他の利益は、通常使われるピンの挿入
及びピンの曲げのステツプを排除したMC基板に
はんだ端子を与える点にある。
及びピンの曲げのステツプを排除したMC基板に
はんだ端子を与える点にある。
本発明の方法の他の利益はMC基板の裏面に形
成されたはんだ隆起体で終端するはんだ端子を
MC基板に設け、これにより、容易に修理や手直
しが出来るMC基板を与える点にある。
成されたはんだ隆起体で終端するはんだ端子を
MC基板に設け、これにより、容易に修理や手直
しが出来るMC基板を与える点にある。
本発明の方法の他の利益は、固形のはんだ接続
体を形成することによつて、PCBの対応する金
属回路に接続されるはんだ隆起体で終端するMC
基板用のはんだ端子を提供する点にある。
体を形成することによつて、PCBの対応する金
属回路に接続されるはんだ隆起体で終端するMC
基板用のはんだ端子を提供する点にある。
本発明の方法の他の利益は、MC基板の裏面の
中央部か、またはMC基板の裏面全体の何れか
に、非常に高い密度の格子状パターンに配列され
たはんだ端子をMC基板に設ける点にある。
中央部か、またはMC基板の裏面全体の何れか
に、非常に高い密度の格子状パターンに配列され
たはんだ端子をMC基板に設ける点にある。
本発明の方法の他の利益はMC基板の上表面に
形成された導体のハト目穴を有する電気接続体を
作るために、はんだの盛り上り部で終端するはん
だ端子をMC基板上に設けた点にある。
形成された導体のハト目穴を有する電気接続体を
作るために、はんだの盛り上り部で終端するはん
だ端子をMC基板上に設けた点にある。
本発明の方法の他の利益は、はんだ端子の独特
の高さ、即ち、はんだ柱の高さ（セラミツク基板
の厚さ）にはんだ隆起体の直径を加えた寸法によ
つて、熱による歪みを吸収する寛容度を与えた点
にある。
の高さ、即ち、はんだ柱の高さ（セラミツク基板
の厚さ）にはんだ隆起体の直径を加えた寸法によ
つて、熱による歪みを吸収する寛容度を与えた点
にある。
本発明の方法の他の利益は、MCモジユールの
冷却を向上するために、MC基板とPCBの金属導
体との間に相当の空隙を与えるはんだ接続体を与
えた点にある。
冷却を向上するために、MC基板とPCBの金属導
体との間に相当の空隙を与えるはんだ接続体を与
えた点にある。
本発明の方法の他の利益は、はんだボールの体
積及び成分について多種類のものを利用すること
により、はんだボールの寸法及び性質の精密な制
御を柔軟性をもつて、行う点にある。
積及び成分について多種類のものを利用すること
により、はんだボールの寸法及び性質の精密な制
御を柔軟性をもつて、行う点にある。
本発明の方法の他の利益は任意の製造ラインに
容易に適用する能力を有し、且つ高い処理能力で
信頼性ある製品を生産しうる点にある。
容易に適用する能力を有し、且つ高い処理能力で
信頼性ある製品を生産しうる点にある。
第１Ａ図乃至第１Ｃ図は第２図のセラミツク基
板を線２−２に沿つて切断して示す断面図であつ
て、本発明の方法の実施例に従つた製造工程の段
階を説明するための図、第２図はMCモジユール
の覆いを除去して、セラミツク基板上の電気導体
のパターンを示したMCモジユールの一部分であ
つて、通常のピン取り付け工程の直前のMCモジ
ユールの模式的な斜視図、第３図ははんだ端子を
形成した後の第２図のセラミツク基板の模式的な
斜視図である。 １０……モジユール、１１……セラミツク基
板、１２……金属導体、１４……バイア孔、１６
……半導体チツプ、１９……フラツクス、２０…
…はんだボール、２１……はんだ柱、２２……は
んだ隆起体、２３……はんだ盛り上り部。
板を線２−２に沿つて切断して示す断面図であつ
て、本発明の方法の実施例に従つた製造工程の段
階を説明するための図、第２図はMCモジユール
の覆いを除去して、セラミツク基板上の電気導体
のパターンを示したMCモジユールの一部分であ
つて、通常のピン取り付け工程の直前のMCモジ
ユールの模式的な斜視図、第３図ははんだ端子を
形成した後の第２図のセラミツク基板の模式的な
斜視図である。 １０……モジユール、１１……セラミツク基
板、１２……金属導体、１４……バイア孔、１６
……半導体チツプ、１９……フラツクス、２０…
…はんだボール、２１……はんだ柱、２２……は
んだ隆起体、２３……はんだ盛り上り部。
Claims (1)
- 【特許請求の範囲】 １ 予じめ複数個のバイア孔１４が設けられた回
路基板１１の上面に、上記バイア孔の位置にハト
目穴１５を有する導体パターン１２を形成し、 上記ハト目が下面に、上記バイア孔の下端が上
面に位置するように、上記回路基板の天地を反転
し、 上記回路基板の各バイア孔の本来下端であつた
開口部にフラツクスの小滴を与えることにより、
毛細管現象により上記バイア孔を充填し且つ上記
開口部に半球状のフラツクス滴１９を形成し、 上記各バイア孔内の容積を上廻る体積を有する
はんだボール２０を、フラツクスの粘性により上
記フラツクス滴上に付着させ、 はんだボールがとけてバイア孔及びハト目穴の
中を充填するように、上記はんだボールを加熱
し、 はんだの融点より低い温度まで冷却して上記と
けたはんだを固定化することにより、 バイア孔内にはんだ柱２１を、基板上面のハト
目穴開口部にはんだ盛り上り部２３を、且つ基板
下面のバイア孔開口部にＩ／Ｏ端子用のはんだ隆
起体２２を、夫々同時に一体的に形成することを
特徴とする、はんだ端子形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86430037A EP0263222B1 (en) | 1986-10-08 | 1986-10-08 | Method of forming solder terminals for a pinless ceramic module |
| EP86430037.1 | 1986-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398186A JPS6398186A (ja) | 1988-04-28 |
| JPH0410240B2 true JPH0410240B2 (ja) | 1992-02-24 |
Family
ID=8196405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62117261A Granted JPS6398186A (ja) | 1986-10-08 | 1987-05-15 | はんだ端子形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4830264A (ja) |
| EP (1) | EP0263222B1 (ja) |
| JP (1) | JPS6398186A (ja) |
| DE (1) | DE3684602D1 (ja) |
Families Citing this family (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979663A (en) * | 1986-08-27 | 1990-12-25 | Digital Equipment Corporation | Outer lead tape automated bonding system |
| JP2532615B2 (ja) * | 1988-10-20 | 1996-09-11 | 松下電器産業株式会社 | バンプ形成方法 |
| US5209390A (en) * | 1989-07-03 | 1993-05-11 | General Electric Company | Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid |
| US5166773A (en) * | 1989-07-03 | 1992-11-24 | General Electric Company | Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid |
| JPH0332460U (ja) * | 1989-08-04 | 1991-03-29 | ||
| US5489804A (en) * | 1989-08-28 | 1996-02-06 | Lsi Logic Corporation | Flexible preformed planar structures for interposing between a chip and a substrate |
| US5504035A (en) * | 1989-08-28 | 1996-04-02 | Lsi Logic Corporation | Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate |
| US5834799A (en) * | 1989-08-28 | 1998-11-10 | Lsi Logic | Optically transmissive preformed planar structures |
| US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
| US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| US5108785A (en) * | 1989-09-15 | 1992-04-28 | Microlithics Corporation | Via formation method for multilayer interconnect board |
| US5293072A (en) * | 1990-06-25 | 1994-03-08 | Fujitsu Limited | Semiconductor device having spherical terminals attached to the lead frame embedded within the package body |
| JPH0462865A (ja) * | 1990-06-25 | 1992-02-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
| US5298685A (en) * | 1990-10-30 | 1994-03-29 | International Business Machines Corporation | Interconnection method and structure for organic circuit boards |
| US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
| US5162257A (en) * | 1991-09-13 | 1992-11-10 | Mcnc | Solder bump fabrication method |
| US5345056A (en) * | 1991-12-12 | 1994-09-06 | Motorola, Inc. | Plasma based soldering by indirect heating |
| US5214000A (en) * | 1991-12-19 | 1993-05-25 | Raychem Corporation | Thermal transfer posts for high density multichip substrates and formation method |
| US5208729A (en) * | 1992-02-14 | 1993-05-04 | International Business Machines Corporation | Multi-chip module |
| US5788143A (en) * | 1992-04-08 | 1998-08-04 | International Business Machines Corporation | Solder particle deposition |
| US5343366A (en) * | 1992-06-24 | 1994-08-30 | International Business Machines Corporation | Packages for stacked integrated circuit chip cubes |
| JPH0828583B2 (ja) * | 1992-12-23 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ |
| DE4319876A1 (de) * | 1993-02-26 | 1994-09-01 | Siemens Ag | Verfahren zum Befestigen einer Hybrid-Schaltung auf einer Leiterplatte |
| US5275330A (en) * | 1993-04-12 | 1994-01-04 | International Business Machines Corp. | Solder ball connect pad-on-via assembly process |
| US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
| US5591941A (en) * | 1993-10-28 | 1997-01-07 | International Business Machines Corporation | Solder ball interconnected assembly |
| US5435480A (en) * | 1993-12-23 | 1995-07-25 | International Business Machines Corporation | Method for filling plated through holes |
| USRE36442E (en) * | 1994-01-26 | 1999-12-14 | Emulation Technology, Inc. | Adapter which emulates ball grid array packages |
| US5418471A (en) * | 1994-01-26 | 1995-05-23 | Emulation Technology, Inc. | Adapter which emulates ball grid array packages |
| US5435482A (en) * | 1994-02-04 | 1995-07-25 | Lsi Logic Corporation | Integrated circuit having a coplanar solder ball contact array |
| US5431332A (en) * | 1994-02-07 | 1995-07-11 | Motorola, Inc. | Method and apparatus for solder sphere placement using an air knife |
| JP3528264B2 (ja) * | 1994-08-19 | 2004-05-17 | ソニー株式会社 | ソルダーボールのマウント装置 |
| JP2916086B2 (ja) * | 1994-10-28 | 1999-07-05 | 株式会社日立製作所 | 電子部品の実装方法 |
| US5744752A (en) * | 1995-06-05 | 1998-04-28 | International Business Machines Corporation | Hermetic thin film metallized sealband for SCM and MCM-D modules |
| TW267265B (en) * | 1995-06-12 | 1996-01-01 | Connector Systems Tech Nv | Low cross talk and impedance controlled electrical connector |
| US6939173B1 (en) | 1995-06-12 | 2005-09-06 | Fci Americas Technology, Inc. | Low cross talk and impedance controlled electrical connector with solder masses |
| US5685477A (en) * | 1995-06-28 | 1997-11-11 | Intel Corporation | Method for attaching and handling conductive spheres to a substrate |
| US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
| US5782399A (en) * | 1995-12-22 | 1998-07-21 | Tti Testron, Inc. | Method and apparatus for attaching spherical and/or non-spherical contacts to a substrate |
| US5770889A (en) * | 1995-12-29 | 1998-06-23 | Lsi Logic Corporation | Systems having advanced pre-formed planar structures |
| JP3346695B2 (ja) * | 1996-02-23 | 2002-11-18 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
| JP3116273B2 (ja) * | 1996-04-26 | 2000-12-11 | 日本特殊陶業株式会社 | 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体 |
| DE19758547B4 (de) * | 1996-05-17 | 2005-01-20 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Halbleiterbaustein |
| US6093035A (en) * | 1996-06-28 | 2000-07-25 | Berg Technology, Inc. | Contact for use in an electrical connector |
| US6024584A (en) | 1996-10-10 | 2000-02-15 | Berg Technology, Inc. | High density connector |
| US5762258A (en) * | 1996-07-23 | 1998-06-09 | International Business Machines Corporation | Method of making an electronic package having spacer elements |
| US6241535B1 (en) | 1996-10-10 | 2001-06-05 | Berg Technology, Inc. | Low profile connector |
| TW406454B (en) | 1996-10-10 | 2000-09-21 | Berg Tech Inc | High density connector and method of manufacture |
| US6042389A (en) * | 1996-10-10 | 2000-03-28 | Berg Technology, Inc. | Low profile connector |
| US6139336A (en) * | 1996-11-14 | 2000-10-31 | Berg Technology, Inc. | High density connector having a ball type of contact surface |
| US5787580A (en) * | 1996-11-19 | 1998-08-04 | Lg Information & Communications, Ltd. | Method for making radio-frequency module by ball grid array package |
| US6098283A (en) * | 1996-12-19 | 2000-08-08 | Intel Corporation | Method for filling vias in organic, multi-layer packages |
| US5936846A (en) * | 1997-01-16 | 1999-08-10 | Ford Global Technologies | Optimized solder joints and lifter pads for improving the solder joint life of surface mount chips |
| JPH10275966A (ja) * | 1997-01-30 | 1998-10-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| JP3173410B2 (ja) * | 1997-03-14 | 2001-06-04 | 松下電器産業株式会社 | パッケージ基板およびその製造方法 |
| US6620731B1 (en) * | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| US6833613B1 (en) * | 1997-12-18 | 2004-12-21 | Micron Technology, Inc. | Stacked semiconductor package having laser machined contacts |
| US6013877A (en) * | 1998-03-12 | 2000-01-11 | Lucent Technologies Inc. | Solder bonding printed circuit boards |
| JP3447961B2 (ja) * | 1998-08-26 | 2003-09-16 | 富士通株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| US6400018B2 (en) | 1998-08-27 | 2002-06-04 | 3M Innovative Properties Company | Via plug adapter |
| US6100175A (en) | 1998-08-28 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for aligning and attaching balls to a substrate |
| US6595408B1 (en) * | 1998-10-07 | 2003-07-22 | Micron Technology, Inc. | Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement |
| US6268275B1 (en) | 1998-10-08 | 2001-07-31 | Micron Technology, Inc. | Method of locating conductive spheres utilizing screen and hopper of solder balls |
| FR2789541B1 (fr) * | 1999-02-05 | 2001-03-16 | Novatec Sa Soc | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre |
| US6462414B1 (en) | 1999-03-05 | 2002-10-08 | Altera Corporation | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad |
| US6386433B1 (en) * | 1999-08-24 | 2002-05-14 | Kulicke & Soffa Investments, Inc. | Solder ball delivery and reflow apparatus and method |
| US6452117B2 (en) | 1999-08-26 | 2002-09-17 | International Business Machines Corporation | Method for filling high aspect ratio via holes in electronic substrates and the resulting holes |
| US6186392B1 (en) | 2000-01-21 | 2001-02-13 | Micron Technology, Inc. | Method and system for forming contacts on a semiconductor component by aligning and attaching ferromagnetic balls |
| US6589594B1 (en) * | 2000-08-31 | 2003-07-08 | Micron Technology, Inc. | Method for filling a wafer through-via with a conductive material |
| US7271491B1 (en) * | 2000-08-31 | 2007-09-18 | Micron Technology, Inc. | Carrier for wafer-scale package and wafer-scale package including the carrier |
| DE60108413T2 (de) * | 2000-11-10 | 2005-06-02 | Unitive Electronics, Inc. | Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür |
| US6863209B2 (en) | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
| US6479321B2 (en) * | 2001-03-23 | 2002-11-12 | Industrial Technology Research Institute | One-step semiconductor stack packaging method |
| US20030080174A1 (en) * | 2001-10-31 | 2003-05-01 | Kennedy Craig M. | Header for surface mount between parallel circuit boards |
| US6960828B2 (en) | 2002-06-25 | 2005-11-01 | Unitive International Limited | Electronic structures including conductive shunt layers |
| US7547623B2 (en) * | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
| US7531898B2 (en) * | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
| US20040088855A1 (en) * | 2002-11-11 | 2004-05-13 | Salman Akram | Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods |
| TWI225899B (en) * | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
| US7297003B2 (en) * | 2003-07-16 | 2007-11-20 | Gryphics, Inc. | Fine pitch electrical interconnect assembly |
| US7537461B2 (en) * | 2003-07-16 | 2009-05-26 | Gryphics, Inc. | Fine pitch electrical interconnect assembly |
| EP1645173A2 (en) * | 2003-07-16 | 2006-04-12 | Gryphics, Inc. | Electrical interconnect assembly with interlocking contact system |
| US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
| US7101792B2 (en) * | 2003-10-09 | 2006-09-05 | Micron Technology, Inc. | Methods of plating via interconnects |
| US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
| US7427557B2 (en) * | 2004-03-10 | 2008-09-23 | Unitive International Limited | Methods of forming bumps using barrier layers as etch masks |
| US6976849B2 (en) * | 2004-04-12 | 2005-12-20 | Cardiac Pacemakers, Inc. | Pinless solder joint for coupling circuit boards |
| TW200603698A (en) | 2004-04-13 | 2006-01-16 | Unitive International Ltd | Methods of forming solder bumps on exposed metal pads and related structures |
| DE102004032706A1 (de) * | 2004-07-06 | 2006-02-02 | Epcos Ag | Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement |
| US7446399B1 (en) | 2004-08-04 | 2008-11-04 | Altera Corporation | Pad structures to improve board-level reliability of solder-on-pad BGA structures |
| JP4555119B2 (ja) * | 2005-02-22 | 2010-09-29 | アルプス電気株式会社 | 面実装型電子回路ユニット |
| US20060205170A1 (en) * | 2005-03-09 | 2006-09-14 | Rinne Glenn A | Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices |
| US7781324B2 (en) | 2005-06-30 | 2010-08-24 | Brother Kogyo Kabushiki Kaisha | Method of producing wire-connection structure, and wire-connection structure |
| US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
| US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
| US8044502B2 (en) | 2006-03-20 | 2011-10-25 | Gryphics, Inc. | Composite contact for fine pitch electrical interconnect assembly |
| GB0717054D0 (en) * | 2007-09-01 | 2007-10-17 | Eastman Kodak Co | Patterning method |
| US20090279275A1 (en) * | 2008-05-09 | 2009-11-12 | Stephen Peter Ayotte | Method of attaching an integrated circuit chip to a module |
| KR100968977B1 (ko) * | 2008-10-17 | 2010-07-14 | 삼성전기주식회사 | 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법 |
| US8366485B2 (en) | 2009-03-19 | 2013-02-05 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
| US8969734B2 (en) | 2009-04-01 | 2015-03-03 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| US8119926B2 (en) * | 2009-04-01 | 2012-02-21 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| CN103140027A (zh) * | 2011-11-22 | 2013-06-05 | 金绽科技股份有限公司 | 电路板模块及其堆栈和制作方法 |
| EP2624034A1 (en) | 2012-01-31 | 2013-08-07 | Fci | Dismountable optical coupling device |
| USD727852S1 (en) | 2012-04-13 | 2015-04-28 | Fci Americas Technology Llc | Ground shield for a right angle electrical connector |
| US8944831B2 (en) | 2012-04-13 | 2015-02-03 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate with engagement members |
| USD727268S1 (en) | 2012-04-13 | 2015-04-21 | Fci Americas Technology Llc | Vertical electrical connector |
| USD718253S1 (en) | 2012-04-13 | 2014-11-25 | Fci Americas Technology Llc | Electrical cable connector |
| US9257778B2 (en) | 2012-04-13 | 2016-02-09 | Fci Americas Technology | High speed electrical connector |
| US9543703B2 (en) | 2012-07-11 | 2017-01-10 | Fci Americas Technology Llc | Electrical connector with reduced stack height |
| USD751507S1 (en) | 2012-07-11 | 2016-03-15 | Fci Americas Technology Llc | Electrical connector |
| USD745852S1 (en) | 2013-01-25 | 2015-12-22 | Fci Americas Technology Llc | Electrical connector |
| CN103153001B (zh) * | 2013-02-05 | 2016-11-16 | 浙江宇视科技有限公司 | 一种pcb板加工方法 |
| USD720698S1 (en) | 2013-03-15 | 2015-01-06 | Fci Americas Technology Llc | Electrical cable connector |
| US9997554B2 (en) * | 2014-12-24 | 2018-06-12 | Stmicroelectronics Pte Ltd | Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same |
| US9721919B2 (en) | 2015-12-14 | 2017-08-01 | International Business Machines Corporation | Solder bumps formed on wafers using preformed solder balls with different compositions and sizes |
| CN107105572B (zh) * | 2017-05-10 | 2023-04-14 | 华勤技术股份有限公司 | 一种竖直焊脚结构 |
| CN113677102B (zh) * | 2020-05-13 | 2023-02-21 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板的制备方法以及电路板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
| JPS54126960A (en) * | 1978-03-24 | 1979-10-02 | Suwa Seikosha Kk | Circuit board |
| JPS58118131A (ja) * | 1981-12-29 | 1983-07-14 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ボンデイング方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
| US4332341A (en) * | 1979-12-26 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Fabrication of circuit packages using solid phase solder bonding |
| US4708281A (en) * | 1982-02-16 | 1987-11-24 | Rca Corporation | Apparatus and method for applying solder flux to a printed circuit board |
| US4412642A (en) * | 1982-03-15 | 1983-11-01 | Western Electric Co., Inc. | Cast solder leads for leadless semiconductor circuits |
-
1986
- 1986-10-08 DE DE8686430037T patent/DE3684602D1/de not_active Expired - Fee Related
- 1986-10-08 EP EP86430037A patent/EP0263222B1/en not_active Expired
-
1987
- 1987-05-15 JP JP62117261A patent/JPS6398186A/ja active Granted
- 1987-10-07 US US07/106,094 patent/US4830264A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
| JPS54126960A (en) * | 1978-03-24 | 1979-10-02 | Suwa Seikosha Kk | Circuit board |
| JPS58118131A (ja) * | 1981-12-29 | 1983-07-14 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ボンデイング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0263222B1 (en) | 1992-03-25 |
| EP0263222A1 (en) | 1988-04-13 |
| DE3684602D1 (de) | 1992-04-30 |
| JPS6398186A (ja) | 1988-04-28 |
| US4830264A (en) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0410240B2 (ja) | ||
| JP3202903B2 (ja) | 基板上にソルダ・ボールを形成する方法 | |
| US5757071A (en) | C4 substrate contact pad which has a layer of Ni-B plating | |
| EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
| US5329158A (en) | Surface mountable semiconductor device having self loaded solder joints | |
| US5634268A (en) | Method for making direct chip attach circuit card | |
| US6454159B1 (en) | Method for forming electrical connecting structure | |
| US6414849B1 (en) | Low stress and low profile cavity down flip chip and wire bond BGA package | |
| US5057969A (en) | Thin film electronic device | |
| US20010048158A1 (en) | Solder balls and columns with stratified underfills on substrate for flip chip joining | |
| US6457633B1 (en) | Method of forming a BGA-type semiconductor device having reliable electrical connection for solder balls | |
| JPH098447A (ja) | チップ実装回路カード構造 | |
| JPH0888245A (ja) | 半導体装置 | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US6148512A (en) | Method for attaching an electronic device | |
| Ghosal et al. | Ceramic and Plastic Pin Grid Array Technology | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JP3575324B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| EP0263221A1 (en) | Method of forming solder bumps on metal contact pads of a substrate | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2001044319A (ja) | 配線基板およびその実装構造 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 |