WO2007080863A1 - 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 - Google Patents

半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 Download PDF

Info

Publication number
WO2007080863A1
WO2007080863A1 PCT/JP2007/050116 JP2007050116W WO2007080863A1 WO 2007080863 A1 WO2007080863 A1 WO 2007080863A1 JP 2007050116 W JP2007050116 W JP 2007050116W WO 2007080863 A1 WO2007080863 A1 WO 2007080863A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor device
wiring board
printed wiring
ring
Prior art date
Application number
PCT/JP2007/050116
Other languages
English (en)
French (fr)
Inventor
Hironori Ohta
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2007553906A priority Critical patent/JP5157455B2/ja
Priority to US12/160,974 priority patent/US8125081B2/en
Publication of WO2007080863A1 publication Critical patent/WO2007080863A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a BGA (Ball Grid Array) type semiconductor device, a printed wiring board on which the semiconductor device is mounted, and a connection structure thereof.
  • BGA Bit Grid Array
  • the semiconductor device 111 since there is no electrode pad on the printed wiring board side that insulates between the pad that receives the cut surface portion of the pin-shaped electrode 112 and the pad that receives the coaxial electrode 115 portion, a bridge is formed when the semiconductor device 111 is mounted. Etc. are likely to occur. Furthermore, the pitch of the external electrode terminals of the PGA type semiconductor device 111 is usually 2.54 mm. Even if the pin-like electrode 112 is cut and used for surface mounting, it is mounted at a higher density than the BGA type semiconductor device. It ’s difficult.
  • a bump-shaped solder layer formed on the surface of the columnar electrode and a circle formed on the surface of the ring-shaped electrode are formed on the surface of the external electrode terminal.
  • the solder layer having a shape may be formed separately.
  • the bump-shaped solder layer formed on the surface of the columnar electrode and the circular solder layer formed on the surface of the ring-shaped electrode are dissolved at the time of reflow after being mounted on the printed wiring board. . Then, due to the surface tension of the solder at that time, the solder layers respectively formed on the columnar electrode and the ring-shaped electrode are soldered to the corresponding printed wiring board electrodes.
  • the force that was a single solder joint in the conventional structure is two solder connection structures in the present invention, so the area required for electrode placement can be halved.
  • the number of electrodes can be doubled compared to the conventional BGA type semiconductor device, so that the multi-pin semiconductor device does not require a narrow pitch of the external electrode terminals or an increase in the size of the semiconductor device.
  • the connection structure of the present invention can be used to increase the pitch of the electrode terminals. Mounting quality and reliability when mounted on a lint wiring board can be further improved.
  • the insulating layer 16 is provided so as to be sandwiched between the columnar electrode 17 and the ring electrode 15.
  • the thickness in the direction sandwiched between the columnar electrode 17 and the ring-shaped electrode 15 is preferably about 20 to about LOO m. If the thickness of the insulating layer 16 in the above direction is less than 20 / zm, solder may be connected between the columnar electrode 17 and the ring-shaped electrode 15 after being mounted on the printed wiring board after being reflowed. On the other hand, if the thickness of the insulating layer 16 in the above direction exceeds 100 m, the ring-shaped electrode 15 formed around the insulating layer 16 becomes large, so that the external electrode terminal 9 can be narrowed. There are some difficulties.
  • the height of the insulating layer 16, that is, the height of the insulating layer 16 in the vertical direction in FIG. 3, is not particularly limited as long as it is not more than the height of the columnar electrode 17 and not less than the height of the annular electrode 15. In this range, the solder paste force provided on the external electrode terminal 9 S When molten solder is formed by reflow heating, the molten solder wets and spreads on each electrode.
  • the wiring to the annular electrode 15 is formed by a process of coating a photosensitive material, exposure and development, and then etching of the copper foil, as shown in FIG.
  • plating 53 as shown in FIG. 7 (d) is deposited by electrical plating or chemical plating at the location where the resin has been removed in FIG. 7 (c). Copper and nickel are suitable as the plating metal. Instead of the plating 53, it may be filled with a conductive paste.
  • an insulating layer 54 is formed by applying or bonding epoxy resin.
  • a carbon dioxide laser or the like is irradiated only to any of the locations where the dents 53 are formed in FIG. 7 (d), so that a hole penetrating the insulating layer 54 is formed as shown in FIG. 7 (f). I can make it.
  • an electrical plating or a chemical plating is applied to the hole formed in FIG. 7 (f), and plating 55 is deposited as shown in FIG. 7 (g).
  • FIG. 8 is a process diagram showing an example of a manufacturing method when the silicon chip mounting substrate constituting the semiconductor device is a multilayer substrate.
  • a hole having a diameter of about 80 to 150 / zm is formed in the center of the ring-shaped upper electrode 89 using a carbon dioxide laser.
  • This hole is formed in a vertical or tapered shape by applying one layer force to two layers, and exposes the lower layer electrode 90 at the bottom of the hole.
  • the depth of the hole is the thickness of the insulating layer 82 between the first and second layers, and is usually about 70 m or less. For example, if the pitch of the ring-shaped upper electrode 89 is about 0.5 mm, the outer diameter of the ring-shaped upper electrode 89 is about 250 ⁇ m, the width of the ring is 50 ⁇ m, and the diameter is 100 m at the center.
  • FIG. 11 is a schematic cross-sectional view showing an example of the connection structure of the present invention, and shows the connection structure between the above-described semiconductor device of the present invention and a printed wiring board.
  • the connection structure of the present invention is a connection structure between a BGA type semiconductor device and a printed wiring board.
  • a BGA type semiconductor device for example, as shown in FIG. 3, a columnar electrode 17, an insulating layer 16 provided around the casting electrode 17, and a ring electrode 15 provided around the insulating layer 16
  • a semiconductor device 1 having an external electrode terminal 9 made of is prepared.
  • As a printed wiring board 2 on which the semiconductor device 1 is mounted for example, as shown in FIG.
  • a ring-shaped upper layer electrode 27 having electrode nodes provided on the surface layer, and a hole (via 24) connected to the lower layer at the center thereof.
  • a printed wiring board 2 comprising the lower layer electrode 28 provided in the lower layer.
  • the columnar electrode 17 of the semiconductor device 1 is inserted into the hole of the mounting portion 26 of the printed wiring board 2, and the lower electrode of the columnar electrode 17 and the bottom of the hole is formed. 28 is connected with solder 29.
  • the ring-shaped electrode 15 of the semiconductor device 1 is connected to the ring-shaped upper layer electrode 27 in the mounting portion 26 of the printed wiring board 2 via the solder 19.
  • the insulating layer 16 of the semiconductor device 1 and the insulating layer 20 of the printed wiring board 2 are in contact with each other to insulate the above two electrical connections.
  • the maximum number of external electrode terminals is when arranged in a full grid.
  • the number of external electrode terminals is about 144.
  • the number of external electrode terminals is about 400.
  • the number of external electrode terminals can be about 288 when the pitch of the external electrode terminals is about 0.8 mm. If the pitch of the partial electrode terminals is about 0.5 mm, the number of external electrode terminals can be about 800. Therefore, it is possible to obtain a semiconductor device having a multi-pin external electrode number without changing the size and pitch.
  • the semiconductor device 1 shown in FIG. 3 is mounted on the printed wiring board 2 shown in FIG. 9, and the connection structure shown in FIG. 11 is obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

　本発明は、柱状電極１７とその柱状電極１７の周囲に設けられた絶縁層１６とその絶縁層１６の周囲に設けられた輪状電極１５とからなる外部電極端子９を有するＢＧＡタイプの半導体装置１と、その半導体装置１を実装でき、前記外部電極端子９が有する柱状電極１７とはんだ接続するための下層電極２８と前記外部電極端子９が有する輪状電極１５とはんだ接続するための上層電極２７とを有する電極パッドを備えたプリント配線板との接続構造に関する。半導体装置１の柱状電極１７がプリント配線板２の下層電極２８にはんだ接続されている。半導体装置１の輪状電極１５がプリント配線板２の上層電極２７にはんだ接続されている。

Description

明 細 書
半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの 接続構造
技術分野
[0001] 本発明は、 BGA(Ball Grid Array)タイプの半導体装置、その半導体装置を実装 するプリント配線基板、及びそれらの接続構造に関するものである。
背景技術
[0002] 電子機器の軽薄短小化及び高速 ·高機能 ·多機能化への進展に伴!、、半導体装 置の高密度実装の要求が強くなつている。半導体装置の形態としては、外部電極端 子としてペリフエラル状に設けられるリードタイプの半導体装置から、下面に格子状に はんだボールが配置される BG Aタイプの半導体装置の採用が増加している。さらに 、 BG Aタイプの半導体装置の小型'薄型化に伴い、シリコンチップとほぼ同じサイズ の半導体装置である CSP (Chip Scale Package/Chip Size Package)の採用が進 んでいる。また、より高密度実装を実現するために、複数のシリコンチップを搭載する 半導体装置であるマルチチップのパッケージやモジュール等も実用化されている。 今後も、電子機器のさらなる発展と共に、半導体装置の小型化や高機能化が要求さ れることが考免られる。
[0003] 半導体装置の小型化や高機能化は、その外部電極端子の狭ピッチ化や多ピンィ匕 を伴う。外部電極端子の狭ピッチ化は、外部電極端子のサイズを小さくすると共に外 部電極端子間のピッチを狭くすることで対応しており、現在、 SMT実装が可能な最 小のピッチは 0. 4mmであり、さらなる狭ピッチ化の技術開発が進められている。一方 、外部電極端子の多ピンィ匕については、外部電極端子を半導体装置の下面に配置 するとき、半導体装置のシリコンチップを載せて 、るインターポーザのサイズを調整し て決められる力 電極端子数が多い場合には、インターポーザのサイズを広げて、つ まり半導体装置の大型化により対応している。
[0004] 図 1は、従来の BGAタイプの半導体装置を示す断面図である。この半導体装置 10 0においては、シリコンチップ 101がインターポーザ 102に搭載されており、また、は んだ 104付けした外部電極端子 103がインターポーザ 102に形成されている。外部 電極端子 103の狭ピッチ化は、電極端子自体を小さくし、電極端子間の距離を小さく することにより行われている力 電極端子数が多い場合には、インターポーザ 102の サイズを大きくして電極端子を収容しているのが実情である。
[0005] 特開 2000— 261121号公報には、半導体装置のサイズや実装するプリント配線板 の面積を大型化することなく外部電極端子数を増やす方法が提案されている。図 2 は、特開 2000— 261121号公報で提案された半導体装置及びその実装方法を示し ている。これは、 PGA (Pin Grid Array)タイプの半導体装置に関するものであり、そ の半導体装置 111は、ピン状電極 112の根元に筒状絶縁体 114を介して同軸電極 1 15が形成されてなるものである。この PGA型半導体装置のプリント配線板への実装 方法は、以下の方法で実現されている。先ず、プリント配線板 118のスルーホール 11 9の周囲にペースト状はんだ 117を塗布し、次に PGA型半導体装置 111のピン状電 極 112をプリント配線板 118のスルーホール 119に揷貫する。次に、ペースト状はん だ 117を溶融接合するためのリフロー加熱を行 、、次 、でピン状電極 112をスルー ホール 119にはんだ接合するためのフロー加熱を行なう。
[0006] し力しながら、上述した従来技術には以下のような幾つかの課題がある。
[0007] 図 1に示した従来の BGAタイプの半導体装置 100において、はんだ 104付けされ た外部電極端子 103の狭ピッチ化は、現在の SMT実装技術を用いて実装できる最 小のピッチとして約 0. 4mmが限界であり、これ以下の狭ピッチ化は技術開発が進め られている段階である。また、配置できる外部電極端子数は、外部電極端子のピッチ と半導体装置の面積との両方で決まることになり、半導体装置の下面に約 0. 4mmピ ツチで正方格子状に配置した場合が最も多い数となるが、さらに、半導体装置のイン ターポーザ 102のサイズを大きくすることにより、多くの外部電極端子を配置すること が可能となる。
[0008] し力しながら、インターポーザ 102のサイズを大きくすることは、半導体装置 100が 大きくなることになり、小型化と逆行してしまう。さらに、半導体装置のサイズが大きく なると、半導体装置とプリント配線板とを接続するはんだに生じる歪みが大きくなり、 信頼性が低下する要因となる。 [0009] また、上記の特開 2000— 261121号公報には、半導体装置 111のサイズを大きく することなく多ピン化する方法が提案されている。しかし、これは、 PGA型半導体装 置 111とスルーホール 119を有するプリント配線板 118とを対象にしたものである。こ の PGA型半導体装置 111はプリント配線板のスルーホール 119に挿入して実装され るタイプの部品であるため、部品挿入用のスルーホール 119を持たな 、表面実装用 基板には用いることができない。一方、挿入実装用部品と表面実装用部品とが混在 する場合には、上記 PGA型半導体装置を用いることができる力 搭載プロセスにお V、て、リフローはんだ付けとフローはんだ付けとを組み合わせた複雑なプロセスが必 要となるという問題がある。
[0010] また、上記の特開 2000— 261121号公報において、 PGA型半導体装置 111の外 部電極端子が有する同軸電極 115部分を残し、且つピン状電極 112を切断して表 面実装に用いようとすると、プリント配線板 118に形成されている電極パッドと、半導 体装置 111が備えるピン状電極 112の切断面部分及び同軸電極 115部分とをそれ ぞれ接続するためのはんだを供給する必要がある。このとき、供給するはんだ量はメ タルマスク条件により制御することになる。しかし、プリント配線板側の電極パッドには 、ピン状電極 112の切断面部分を受けるノッドと同軸電極 115部分を受けるパッドと の間を絶縁するものがないため、半導体装置 111を搭載したときブリッジ等が発生し 易いと考えられる。さらに、 PGA型半導体装置 111の外部電極端子のピッチは通常 2. 54mmであり、ピン状電極 112を切断して表面実装に用いても、 BGAタイプの半 導体装置と比較すると高密度実装にすることは難しい。
発明の開示
[0011] 本発明は、上記課題を解決するためになされたものであって、その目的は、半導体 装置の外部電極端子の狭ピッチ化や半導体装置のサイズの大型化をすることなく実 装可能な、多ピンの外部電極端子を有する BGAタイプの半導体装置を提供すること にある。
[0012] また、本発明の他の目的は、そうした半導体装置を実装するプリント配線基板を提 供することにある。
[0013] また、本発明の更に他の目的は、多ピンの外部電極端子を有する BGAタイプの半 導体装置と、その半導体装置を実装するプリント配線基板そうした半導体装置との接 続構造を提供することにある。
[0014] 上記課題を解決するため、本発明の半導体装置は、プリント配線板に搭載される側 の面に外部電極端子が形成された BGAタイプの半導体装置であって、前記外部電 極端子は、柱状電極と、当該柱状電極の周囲に設けられた絶縁層と、当該絶縁層の 周囲に設けられた輪状電極とを有する。
[0015] この発明によれば、柱状電極の周りに絶縁層を介して輪状電極が形成されてなる 外部電極端子を有するので、従来の BGAタイプの半導体装置では 1つの電気接続 部分であった電極端子を、柱状電極と輪状電極とからなる 2つの電気接続を可能と する電極端子にすることができる。その結果、電極端子の単位数当たりの面積を約半 分にすることができ、電極端子の狭ピッチ化や半導体装置の大型化をすることなぐ 多ピンの外部電極端子を有する BGAタイプの半導体装置を提供することができる。
[0016] 本発明の半導体装置においては、前記絶縁層の高さが、前記柱状電極の高さとほ ぼ同じであってもよい。この発明によれば、絶縁層の高さが柱状電極の高さとほぼ同 じであるので、柱状電極の周りに形成された絶縁層がプリント配線板の絶縁基板に 当たった後にその柱状電極とプリント配線板に形成された電極とをはんだ付けするこ とができる。その結果、柱状電極のはんだと、輪状電極のはんだとが電気接続するこ となぐ半導体装置をプリント配線板に実装できる。
[0017] また、本発明の半導体装置においては、前記絶縁層の高さが、前記輪状電極の高 さとほぼ同じであってもよい。この発明によれば、絶縁層の高さが輪状電極の高さと ほぼ同じであるので、外部電極端子を埋め込むための穴（ビア）の大きさを小さくする ことができるという利点がある。
[0018] 本発明の半導体装置においては、前記外部電極端子の表面には、前記柱状電極 の表面と前記輪状電極の表面とを繋ぐバンプ状のはんだ層が形成されて 、てもよ ヽ 。この発明によれば、柱状電極の表面と輪状電極の表面とを繋ぐバンプ状のはんだ 層が形成されている力 このバンプ状のはんだ層は、プリント配線板に搭載した後の リフロー時に溶解し、その際のはんだの表面張力により、はんだは絶縁層の両側の 柱状電極と輪状電極とに分かれる。その結果、柱状電極と輪状電極は、それぞれに 対応するプリント配線板の電極にそれぞれはんだ付けされる。
[0019] また、本発明の半導体装置においては、前記外部電極端子の表面には、前記柱 状電極の表面に形成されたバンプ状のはんだ層と、前記輪状電極の表面に形成さ れた円形状のはんだ層とが、分離形成されていてもよい。この発明によれば、柱状電 極の表面に形成されたバンプ状のはんだ層と、輪状電極の表面に形成された円形 状のはんだ層とは、プリント配線板に搭載した後のリフロー時に溶解する。そして、そ の際のはんだの表面張力により、柱状電極と輪状電極とにそれぞれ形成されたはん だ層は、それぞれに対応するプリント配線板の電極にはんだ付けされる。
[0020] また、上記課題を解決するため、本発明の他のプリント配線板は、柱状電極と、当 該柱状電極の周囲に設けられた絶縁層と、当該絶縁層の周囲に設けられた輪状電 極とからなる外部電極端子を有する BGAタイプの半導体装置を実装でき、前記外部 電極端子に対応する電極パッドを備えたプリント配線板であって、前記電極パッドは 、前記外部電極端子が有する柱状電極とはんだ接続するための下層電極と、前記外 部電極端子が有する輪状電極とはんだ接続するための上層電極とを有する。
[0021] この発明によれば、外部電極端子に対応する電極パッドを備え、その電極パッドが 、外部電極端子が有する柱状電極とはんだ接続するための下層電極と、外部電極端 子が有する輪状電極とはんだ接続するための上層電極とを有するので、従来のプリ ント配線板では 1つの電気接続部分であった電極パッドを、下層電極と上層電極とか らなる 2つの電気接続を可能とする電極パッドにすることができる。その結果、電極パ ッドの単位数当たりの面積を半分にすることができるので、電極パッドの狭ピッチ化や プリント配線板の大型化をすることなぐ多ピンの外部電極端子を有する BGAタイプ の半導体装置を実装可能なプリント配線板を提供することができる。また、電極パッド のピッチを広げたり、プリント配線板のサイズを小さくしたりすることが可能となるので、 実装品質や信頼性をより向上することができる。
[0022] 本発明のプリント配線板においては、前記柱状電極とはんだ接続するための下層 電極が、プリント配線板表面に形成された穴の底部に形成されており、前記輪状電 極とはんだ接続するための上層電極力 プリント配線板表面に前記輪状電極とほぼ 同じ輪形状で形成されて ヽることが好ま 、。 [0023] この発明によれば、半導体装置が備える外部電極端子に対応する下層電極と上層 電極とを備え、その下層電極は半導体装置の柱状電極とはんだ接続し、その上層電 極は半導体装置の輪状電極とはんだ接続するので、多ピンの外部電極端子を有す る本発明の BGAタイプの半導体装置を実装可能なプリント配線板を提供することが できる。
[0024] また、上記課題を解決するため、本発明の接続構造は、柱状電極と当該柱状電極 の周囲に設けられた絶縁層と当該絶縁層の周囲に設けられた輪状電極とからなる外 部電極端子を有する BGAタイプの半導体装置と、前記半導体装置を実装でき、前 記外部電極端子が有する柱状電極とはんだ接続するための下層電極と前記外部電 極端子が有する輪状電極とはんだ接続するための上層電極とを有する電極パッドを 備えたプリント配線板との接続構造であって、前記半導体装置の柱状電極が前記プ リント配線板の下層電極とはんだ接続され、前記半導体装置の輪状電極が前記プリ ント配線板の上層電極にはんだ接続されて 、る。
[0025] この発明によれば、 BGAタイプの半導体装置をプリント配線板に実装するとき、半 導体装置の柱状電極がプリント配線板の下層電極にはんだ接続され、半導体装置 の輪状電極がプリント配線板の上層電極にはんだ接続されて ヽる。半導体装置は従 来の SMT実装方法でプリント配線板に搭載されるが、リフロー加熱によりはんだが溶 融すると、はんだは各電極に濡れ広がる。このとき、はんだ自身の表面張力と、半導 体装置の柱状電極と輪状電極の間にある絶縁層の存在とにより、はんだが分離され 、上記のような 2つのはんだ接続が可能となる。
[0026] このように、従来の構造では 1つのはんだ接合部であったもの力 本発明では 2つ のはんだ接続構造となるので、電極の配置に必要な面積をおよそ半分にすることが できる。よって、従来の BGAタイプの半導体装置に対して、電極数を約 2倍にするこ とができるので、外部電極端子の狭ピッチ化や半導体装置のサイズを大型化すること なぐ多ピンの半導体装置をプリント配線板に容易に実装することができる。また、従 来の BGAタイプの半導体装置にぉ ヽて、電極端子数を増やす必要がな!ヽ場合でも 、本発明の接続構造を採用することにより、電極端子のピッチを広げることができ、プ リント配線板に実装したときの実装品質や信頼性をより向上させることができる。 [0027] 本発明の接続構造においては、前記柱状電極とはんだ接続する下層電極が、プリ ント配線板表面に形成された穴の底部に形成されており、前記輪状電極とはんだ接 続する上層電極力 プリント配線板表面に前記輪状電極とほぼ同じ輪形状で形成さ れていてもよい。
[0028] この発明によれば、柱状電極とはんだ接続する下層電極がプリント配線板表面に 形成された穴の底部に形成されて!、るので、半導体装置の柱状電極がプリント配線 板表面に形成された穴に挿入され、リフロー加熱により溶融したはんだによって、柱 状電極と穴の底部に形成された下層電極とが接続する。一方、輪状電極とはんだ接 続する上層電極がプリント配線板表面に輪状電極とほぼ同じ輪形状で形成されてい るので、リフロー加熱により溶融したはんだによって、輪状電極とその輪状電極とほぼ 同じ輪形状で形成された上層電極とが接続する。
[0029] 本発明の接続構造においては、前記絶縁層の高さが、前記柱状電極の高さとほぼ 同じであってもよい。この発明によれば、絶縁層の高さが柱状電極の高さとほぼ同じ であるので、柱状電極の周りに形成された絶縁層がプリント配線板の絶縁基板に当 たった後にその柱状電極とプリント配線板に形成された電極とをはんだ付けすること ができる。その結果、柱状電極のはんだと、輪状電極のはんだとが電気接続すること なぐ半導体装置をプリント配線板に実装できる。
[0030] また、本発明の接続構造においては、前記絶縁層の高さが、前記輪状電極の高さ とほぼ同じであってもよい。この発明によれば、絶縁層の高さが輪状電極の高さとほ ぼ同じであるので、外部電極端子を埋め込むための穴（ビア）の大きさを小さくするこ とができるという利点がある。
図面の簡単な説明
[0031] [図 1]従来の BGAタイプの半導体装置を示す断面図である。
[図 2]従来の半導体装置及びその実装方法を示す図である。
[図 3]本発明の半導体装置の一例を示す模式断面図である。
[図 4]本発明の半導体装置の他の一例を示す模式断面図である。
[図 5]本発明の半導体装置の更に他の一例を示す模式断面図である。
[図 6]図 3に示す半導体装置を構成するシリコンチップ搭載基板の製造方法の一例を 示す工程図である。
[図 7]図 3に示す半導体装置を構成するシリコンチップ搭載基板の製造方法の他の 一例を示す工程図である。
[図 8]半導体装置を構成するシリコンチップ搭載基板が多層基板である場合の製造 方法の一例を示す工程図である。
[図 9]本発明の第 1の実施の形態に用いられるプリント配線板の製法を示す工程図で ある。
[図 10]本発明のプリント配線板の一例を示す模式断面図である。
[図 11]図 9に示すプリント配線板の製造方法の一例を示す工程図である。
発明を実施するための最良の形態
[0032] 次に、本発明の実施形態について図面を参照して説明する。
[0033] (半導体装置）
図 3は、本発明の半導体装置の一例を示す模式断面図である。図 3に示す半導体 装置 1は、 BGAタイプの半導体装置であって、シリコンチップ搭載基板 14 (以下、単 に「基板 14」という。）と、基板 14の一方の面に搭載されたシリコンチップ 10と、基板 1 4を貫通するように形成されてその先端が他方の面に現れる外部電極端子 9とを有し ている。外部接続端子 9は、シリコンチップ 10から引き出されたワイヤ 11に接続され たものであり、柱状電極 17と、その柱状電極 17の周囲に設けられた絶縁層 16と、そ の絶縁層 16の周囲に設けられた輪状電極 15とで構成されている。この半導体装置 1 は、絶縁層 16を挟んだ柱状電極 17と輪状電極 15とが電極端子として作用し、プリン ト配線板（図 11を参照）の電極にはんだ接続されて実装される。
[0034] 基板 14は、シリコンチップ 10を搭載すると共に、そのシリコンチップ 10から引き出し た配線を外部電極端子 9に配線できるものであればその形態は特に限定されない。 例えば図 3に示すような絶縁基板 14aの両面に銅配線パターン 14b, 14cが形成さ れた形態力 なるものであってもよいし、後述の図 5に示すような多層基板 34からな るものであってもよい。基板 14としては、例えばポリイミドゃエポキシ等の榭脂基板や 、その榭脂基板にガラス等の繊維を含む基板等を挙げることができる。基板 14の厚 さは、通常 50〜： L00 m程度である力 これに限定されない。 [0035] 外部電極端子 9は、図 3に示すように、柱状電極 17と、その柱状電極 17の周囲に 設けられた絶縁層 16と、その絶縁層 16の周囲に設けられた輪状電極 15とで構成さ れている。この外部電極端子 9は、絶縁層 16を挟んだ柱状電極 17と輪状電極 15と が電極端子としてそのまま露出したものであってもよいし、図 3に示すように柱状電極 17と輪状電極 15とを覆うボール状のはんだ 18を予め形成したものであってもよい。
[0036] 柱状電極 17は、図 3に示すように、シリコンチップ 10が搭載された基板面に形成さ れた配線パターン 14bと接続し、輪状電極 15は、シリコンチップ 10が搭載された基 板面の反対面に形成された配線パターン 14cと接続している。柱状電極 17としては 、銅、ニッケル等の良導電性の金属力 なることが好ましぐその寸法としては、例え ば直径 50〜： LOO /z m程度で、輪状電極 15よりも約 50 m突出した形態を例示でき る力 この寸法に限定されない。
[0037] 一方、輪状電極 15も、銅、ニッケル等の良導電性の金属力もなることが好ましい。ま た、輪状電極 15の外径としては、図 1に示した従来の半導体装置 100の電極パッド 1 03の外径と同じにすることもできるし、異なる寸法〖こすることもできる。また、輪状電極 49の他の寸法も電極ピッチや基板の仕様等によって任意に変えることができる。例 えば、輪状電極 49のピッチが約 0. 5mmの場合は輪状電極 49の外径は約 250 m となり、輪状電極 49のピッチが約 0. 8mmの場合は輪状電極 49の外径は約 450 mとなる。また、輪状電極 49の輪の幅が例えば 50〜150 m程度となるように、輪状 電極 49の内側が開口される。
[0038] 絶縁層 16は、柱状電極 17と輪状電極 15とに挟まれるように設けられている。柱状 電極 17と輪状電極 15とで挟まれる方向の厚さは、通常 20〜： LOO m程度であること が好ましい。絶縁層 16の前記方向の厚さが 20 /z m未満では、プリント配線板にリフロ 一されて実装した後における柱状電極 17と輪状電極 15との間ではんだが繋がって しまうことがある。一方、絶縁層 16の前記方向の厚さが 100 mを超えると、その絶 縁層 16の周りに形成される輪状電極 15が大きくなるので、外部電極端子 9の狭ピッ チ化を実現しにく 、と 、う難点がある。
[0039] 絶縁層 16の高さ、すなわち図 3の上下方向での絶縁層 16の高さは、柱状電極 17 の高さ以下であって輪状電極 15の高さ以上であれば特に限定されない。この範囲の 高さで絶縁層 16を形成することにより、その外部電極端子 9に設けたはんだペースト 力 Sリフロー加熱により溶融はんだになると、その溶融はんだは各電極に濡れ広がるが
、溶融はんだ自身の表面張力と、この絶縁層 16の存在とにより、溶融はんだが分離 され、それぞれの電極毎のはんだ接続が可能となる。
[0040] なお、絶縁層 16の高さは、輪状電極 15柱状電極 17の高さとほぼ同じであってもよ いし、輪状電極 15の高さとほぼ同じであってもよい。ここでの「ほぼ同じ」とは、本願に おいては、およそ ± 20 m以下の差である場合をいう。絶縁層 16の高さを柱状電極 17の高さとほぼ同じにした場合には、柱状電極 17の周りに形成された絶縁層 16が プリント配線板の絶縁基板に当たった後にその柱状電極 17とプリント配線板に形成 された電極とをはんだ付けすることができる。その結果、柱状電極 17のはんだと、輪 状電極 15のはんだとが電気接続することなぐ半導体装置をプリント配線板に実装で きる。また、絶縁層 16の高さを輪状電極 15の高さとほぼ同じにした場合には、外部 電極端子 9を埋め込むための穴（ビア）の大きさを小さくすることができるという利点が ある。
[0041] 外部電極端子 9の表面には、はんだ層が形成されていてもいなくてもよいが、図 3に 示すように、柱状電極 17の表面と輪状電極 15の表面とを繋ぐバンプ状のはんだ層 1 8が形成されていることが好ましい。バンプ状のはんだ層 18は、例えばペースト状は んだを外部電極端子 9上に設ける方法や、ボール状のはんだを搭載する方法によつ て形成することができる。こうした形態で形成されたはんだ層 18は、半導体装置 1を プリント配線板に搭載した後のリフロー時に溶解し、その際の溶融はんだの表面張力 により、その溶融はんだは絶縁層 16の両側の柱状電極 17と輪状電極 15とに分かれ る。その結果、柱状電極 17と輪状電極 15は、それぞれ別個にはんだ付けされた形 態となり、それぞれに対応するプリント配線板の電極 (下層電極と上層電極）に対し、 そのはんだを介してはんだ付けされる。
[0042] 本発明の半導体装置 1は、こうした柱状電極 17と輪状電極 15とで外部電極端子 9 が構成されて ヽるので、外観上は従来の BGAタイプの半導体装置の構造であっても 、 1つの電極であった部分を 2つの電極にすることができる。
[0043] なお、半導体装置 1を構成するシリコンチップ 10は特に限定されず、ワイヤボンディ ング型のものであっても、ボールボンディング型のものであってもよい。また、ワイヤボ ンデイングに用いられるワイヤ 11は、通常の金ワイヤ等を用いることができる。また、 図 3に示すように、通常、シリコンチップ 10は接着剤 12によって基板 14に接合される 力 接着剤を用いる方法以外の方法で基板 14上に接合してもよい。接着剤 14の種 類等は特に限定されず、同様の用途に使用される接着剤を使用することができる。シ リコンチップ 10をワイヤボンディング等で基板 14に配線した後、そのシリコンチップ 1 0は封止榭脂 13で覆われる。封止榭脂 13の種類等は特に限定されず、同様の用途 に使用される封止榭脂を使用することができる。
[0044] 図 4は、本発明の半導体装置の他の一例を示す模式断面図である。図 4に示す半 導体装置 30は、外部電極端子 9'に形成されたはんだ力 輪状電極 15のみに形成さ れたはんだバンプ 32と、柱状電極 17のみに形成されたはんだバンプ 33とに分かれ ていることに特徴を有した半導体装置である。すなわち、絶縁層 16を挟む両電極 15 , 17それぞれにはんだバンプが形成されている。なお、この外部電極端子 9'以外の 構成は図 3に示した半導体装置 1と同じ構成であるので、図 4に示す半導体装置 30 においては同じ符号を用いてその説明を省略する。
[0045] こうした形態の外部電極端子 9 'は、その外部電極端子 9 'にはんだを供給するとき 、印刷法により少量のペースト状はんだを供給した後に溶融させることにより、溶解し たはんだの表面張力で、柱状電極 17の表面と輪状電極 15の表面とにそれぞれ濡れ 広がり、それぞれ別々にはんだバンプ 32, 33が形成される。このような構造の外部電 極端子 9'をもつ半導体装置 30は、半導体装置 30を製造した後でプリント配線板に 搭載する前の段階で検査を行なうことができるという利点がある。
[0046] 図 5は、本発明の半導体装置の更に他の一例を示す模式断面図である。図 5に示 す半導体装置 31は、シリコンチップ搭載基板が多層基板 34であることに特徴を有し た半導体装置である。この半導体装置 31は、マルチチップモジュールやマルチチッ プパッケージのように複数個のシリコンチップを搭載することができる。多層基板 34と しては、複数個のシリコンチップを用いた場合に、多くの配線を引き回すことができる ように従来公知の手法で設計された各種ものを使用可能である。例えば、図 5の半導 体装置 31にお 、ては、銅配線パターン及びスルーホール等が形成された 3枚の絶 縁基板 34a, 34b, 34cが積層された多層基板 34上に、同種又は異種のシリコンチッ プ 10a, 10bが複数搭載されている。そして、外部電極端子 9"には、それらのシリコン チップ 10a, 10bから銅配線パターンやスルーホール等を経由して配線されている。 なお、この多層基板 34以外の構成は図 3に示した半導体装置 1と同じ構成であるの で、図 5に示す半導体装置 31においては同じ符号を用いてその説明を省略する。
[0047] (半導体装置の製造方法）
次に、本発明の半導体装置を製造する方法について、主に基板 (シリコンチップ搭 載基板)の工程フローを図示して説明する。図 6は、図 3に示した半導体装置 1を構 成するシリコンチップ搭載基板 14の製造方法の一例を示す工程図である。
[0048] まず、図 6 (a)に示すように、絶縁基板 42の両面に銅箔 41が貼付された厚さ 50〜1 00 m程度の基板を準備する。次に、絶縁基板 42両面の銅箔 41, 41上に厚さ 50 m程度のレジスト 43, 43を形成した後、露光 '現像して不要部分の銅箔を除去し、 図 6 (b)に示すように、シリコンチップが搭載される側の面には所定形状の銅配線パ ターン 44を形成し、その反対面には、最終的に図 6 (f)に示す輪状電極 49となる配 線パターンを形成する。なお、輪状電極 49になる配線パターンの外径は、図 1に示し た従来の半導体装置 100の電極パッド 103の外径と同じにすることもできるし、異な る寸法〖こすることもできる。また、輪状電極 49になる配線パターンの他の寸法も電極 ピッチや基板の仕様等によって任意に変えることができる。例えば、輪状電極 49にな る配線パターンのピッチが 0. 5mmの場合は、その外径は約 250 mとなり、輪状電 極 49になる配線パターンのピッチが 0. 8mmの場合は、その外径は約 450 mとな る。一方、輪状電極 49になる配線パターンの内側を開口は、輪の部分の幅が例えば 50〜 150 m程度となるように銅箔を除去して形成される。
[0049] 次に、炭酸レーザー等を用いて絶縁基板 42に直径 50〜： LOO /z m程度の穴を形成 し、穴の内壁をクリーニングした後、図 6 (c)に示すように、化学めつきで穴の中を導 電物 45で埋める。導電物 45としては、銅、ニッケル等の金属を用いることができる。 穴の中を導電ィ匕するめつき以外の方法としては、導電性ペーストを用いた印刷法等 を挙げることができる。次いで、図 6 (d)に示すように、輪状電極 49の内側の開口内 に絶縁層 46を形成する。絶縁層 46の形成方法としては、印刷法により選択的に供 給する方法や、液状の感光性榭脂を全面に塗布した後、露光'現像によって形成し てもよい。
[0050] 次に、再度、炭酸レーザー等で、導電物 45を形成した穴の位置と同じところに同じ 径の穴を明け、図 6 (e)に示すように、再度、めっき又は導電性ペーストを埋める。次 いで、レジスト 43を除去し、最後に、必要に応じて、 SR (ソルダーレジスト) 47を形成 する。
[0051] なお、輪状電極 15への配線は図 6では示して ヽな 、が、例えば、感光性材料の塗 布、露光及び現像、次いで銅箔のエッチング、と言う工程により形成される。
[0052] 以上の工程により、直径 50〜： LOO μ m程度で、約 50 μ m飛び出した柱状電極 48 と、輪の幅が 50〜150 /ζ πι程度の輪状電極 49とを備えた、シリコンチップ搭載基板 1 4を得ることができる。こうしたシリコンチップ搭載基板 14において、例えば外部電極 端子 9のピッチが 0. 5mmの場合、輪状電極 49の外径を約 250 μ mとし、輪の幅を 約 50 μ mとし、柱状電極 48の直径を約 50 μ mとすると、絶縁層 46は約 50 μ mの厚 さで柱状電極 48の周囲に形成されることになる。また、例えば外部電極端子 9のピッ チが 0. 8mmの場合、輪状電極 49の外径を約 450 μ mとし、輪の幅を約 100 μ mと し、柱状電極 48の直径を約 100 μ mとすると、絶縁層 46は約 75 μ mの厚さで柱状 電極 48の周囲に形成されることになる。
[0053] 図 3に示した半導体装置 1は、こうして得られたシリコンチップ搭載基板 14に接着剤 12を介してシリコンチップ 10を搭載し、ワイヤボンディング 11でシリコンチップ 10の 端子と基板 14に形成した配線パターンとを接続した後、その上力ゝら榭脂 13で封止し 、最後に外部電極端子 9上にはんだ 18を供給して製造される。
[0054] なお、はんだを供給する方法として、はんだボールを搭載する方法と印刷により供 給する方法とを挙げることができる。はんだボールを搭載する方法は、事前にフラック スをはんだ供給面に塗布し、その後、はんだボールを篩等の治工具により、柱状電 極を中心にして搭載する。はんだボールは非常に軽いため、フラックスの粘着性によ り転ぶことなく供給ができる。次いで、リフローにより、はんだボールを溶融することに よって、外部電極端子にはんだを付けることができる。一方、印刷により供給する方 法は、メタルマスクを用意し、クリームはんだを外部電極端子部に印刷し、次いで、リ フローによりクルームはんだを溶融することによって、外部電極端子にはんだを付け ることができる。これらの方法により、図 3に示した本発明の半導体装置を製造するこ とができる。なお、図 3に示した本発明の半導体装置 1は、シリコンチップ 10と基板 14 との接続はワイヤボンディングで行った例を示して ヽるが、フリップチップ技術や TAB 技術、はんだを溶融して接続する技術を用いてもよい。
[0055] 次に、本発明の半導体装置を製造する他の方法について、主に基板 (シリコンチッ プ搭載基板)の工程フローを図示して説明する。図 7は、図 3に示す半導体装置 1を 構成するシリコンチップ搭載基板 14の製造方法の他の一例を示す工程図であり、図 6とは異なる製造方法を示して 、る。
[0056] まず、図 7 (a)に示すように、銅箔 51を用意する。次に、図 7 (b)に示すように、銅箔 51の片側の表面にエポキシ等の榭脂を塗布又は張り合わせて絶縁層 52を形成する 。次に、図 7 (c)に示すように、所定の箇所に炭酸レーザー等を照射して、不要な榭 脂を除去する。なお、図 7 (b)で銅箔 51上に塗布する榭脂として、感光性の絶縁榭 脂を用いることができ、その場合には、露光 ·現像により不要な榭脂を除去することが できる。ここで形成する絶縁層 52の厚さは、不要な榭脂を容易に除去することができ るように、約 50 μ m以下であることが好まし!/、。
[0057] 次に、図 7 (c)で榭脂を除去した箇所に、電気めつき又は化学めつきにより、図 7 (d) に示すようなめっき 53を析出させる。めっき金属としては、銅やニッケルが適当である 。なお、めっき 53の代わりに、導電性ペーストで埋めてもよい。次に、図 7 (e)に示す ように、エポキシ榭脂等を塗布又は張り合わせによって、絶縁層 54を形成する。次に 、図 7 (d)でめつき 53を形成した箇所のうちの任意の箇所のみに、炭酸レーザー等を 照射し、図 7 (f)に示すように、絶縁層 54を貫通する穴をあける。次に、により、図 7 (f )で形成された穴に電気めつき又は化学めつきを施し、図 7 (g)に示すように、めっき 5 5を析出させる。
[0058] さらに、図 7 (h)に示すように、めっき処理により絶縁層 54の片面にめっき 56の層を 形成する。次いで、 07 (1)に示すように、めっき 56の上及び裏面の銅箔 51の上にレ ジスト 57を形成した後、図 7 (j)に示すように、銅箔 51やめつき 56の不要な部分をェ ツチングにより除去し、回路 60、輪状電極 58及び柱状電極 59を形成する。なお、図 7 (c)の工程で不要な榭脂を除去した後に図 7 (d)の工程でニッケル、金又は錫等の めっき 53を析出させておけば、図 7 (j)でのエッチング時における輪状電極 58やこの 面に形成される回路を保護する効果が期待できる。次に、レジスト 57を剥離した後、 SR (ソルダーレジスト） 61を形成することによって、図 7 (k)に示すようなシリコンチップ 搭載基板が製造される。
[0059] 図 6に示した工程で製造されたシリコンチップ搭載基板の外部電極端子は、輪状電 極 49と柱状電極 48との間に設けられた絶縁層 46の高さ力 柱状電極 48とほぼ同程 度の高さであるが、図 7に示した工程で製造されたシリコンチップ搭載基板の外部電 極端子は、その絶縁層 52の高さは輪状電極 58とほぼ同程度の高さである。その結 果、図 7に示した工程で製造されたシリコンチップ搭載基板を用いた半導体装置をプ リント配線板に実装すると、柱状電極 59が挿入されるプリント配線板の電極部にあけ る穴を浅くできるという利点がある。
[0060] 次に、シリコンチップ搭載基板が多層基板である場合の製造方法について説明す る。図 8は、半導体装置を構成するシリコンチップ搭載基板が多層基板である場合の 製造方法の一例を示す工程図である。
[0061] 図 8 (a)は通常の配線基板を製造する方法で作製された基板 71である。この基板 7 1は、両面板でも、多層板でもよい。次に、図 8 (b)に示すように、基板 71の両面に絶 縁層 72を加熱ないし加圧により積層する。次に、得られた基板の片面に、図 8 (c)に 示すように、感光性榭脂層 73を形成する。この感光性榭脂層 73は、液状の榭脂を塗 布して形成したものであってもよ 、し、シート状のものを張り合わせて形成したもので あってもよい。次に、図 8 (d)に示すように、感光性榭脂層 73の不要部分を、露光-現 像により除去する。次に、図 8 (e)に示すように、両面に積層した絶縁層 72, 72に炭 酸レーザー等を用いて穴をあける。この穴は、基板 71の両面に設けられている配線 部に至る穴である。
[0062] 次に、図 8 (f)に示すように、めっき処理により、両面に形成された穴及び基板表面 にめつき 74を形成する。次に、図 8 (g)に示すように、両面のめっき 74表面にレジスト 75を形成し、図 8 (h)に示すように、両面の不要部分のめっき 74を除去する。これに より、回路 78、輪状電極 76、柱状電極 77を形成する。次に、図 8 (i)に示すように、レ ジスト 75を剥離した後、 SR79を形成して、図 8 (j)に示す多層基板が得られる。
[0063] (プリント配線板）
図 9は、本発明のプリント配線板の一例を示す模式断面図である。図 9に示す本発 明のプリント配線板 2は、上記本発明の半導体装置 1を実装するための電極パッドで ある搭載部 26に特徴があり、その搭載部 26以外は通常のビルドアップ基板タイプの プリント配線板と同一構造である。以下においては、主に、搭載部 26について説明 する。
[0064] 本発明のプリント配線板 2は、複数の層（図 9においては、 5つの層 2a, 2b, 2c, 2d , 2e)からなる多層配線板であり、半導体装置が搭載される一方の面には、半導体装 置からの配線が接続する搭載部 26が形成されており、他方の面には、外部回路に 接続する外層回路 22が形成されている。プリント配線板 2を構成する各層には内層 回路が形成され、また、各層間にはスルーホールや導電部が形成されている。
[0065] 搭載部 26には、下層部に繋がる穴（以下、ビアという。） 24が形成されており、その ビア 24の底部である下層面には下層電極 28が形成されている。また、ビア 24の周 囲の表層には、輪状の上層電極 27が形成されている。こうした構造からなる搭載部 2 6は、従来では 1つの電極であった部分が 2つの電極になっている。
[0066] 電極パッドである搭載部 26は、輪状の上層電極 27と、その中心に下層につながる 穴と下層に設けられた下層電極 28からなる力 図 9においては、下層電極 28を 2層 面に形成した例を記載して 、るが、 3層面や 4層面に形成してもよ!/、。
[0067] プリント配線板 2を構成する輪状の上層電極 27の寸法は、その上層電極 27のピッ チゃプリント配線板 2の仕様、またプリント配線板 2の製造条件によって変わる力 搭 載する半導体装置側の輪状電極の外径とほぼ同一であることが好ましぐまた、輪状 の上層電極 27の輪の幅が 50〜 150 μ m程度であることが好ましい。上層電極 27の ピッチが 0. 5mm程度である場合には、上層電極 27の外径は約 250 μ mであること が好ましぐ上層電極 27のピッチが 0. 8mm程度である場合には、上層電極 27の外 径は約 450 μ m程度であることが好ましい。
[0068] (プリント配線板の作製方法）
次に、本発明のプリント配線板の製造する方法について説明する。図 10は、図 9に 示すプリント配線板の製造方法の一例を示す工程図である。まず、図 10 (a)に示す ように、通常の製造方法で造られたプリント配線板 81を準備する。プリント配線板 81 の表層には、最終的に図 10 (g)で示される穴底部の下層電極 90になる配線が形成 されている。
[0069] 次に、プリント配線板 81の両面には、図 10 (b)に示すように、絶縁層 82を形成する 。絶縁層 82の形成方法は、通常のビルドアップ基板の場合と同様であり、銅付き絶 縁材料を積層する等により行うことができる。次いで、図 10 (c)に示すように、炭酸レ 一ザ一等を用いて両面の所定の箇所に穴 83をあける。次いで、図 10 (d)に示すよう に、両面に形成された絶縁層 82の表面にめっき 84を析出させる。次に、図 10 (e)に 示すように、両面にレジスト 85を形成した後、露光'現像を行い、さらにエッチングに より不要なめっき部分を除去して、図 10 (f)に示すように、回路 86を形成する。このと き、図 10 (g)に示す輪状の上層電極 89も同時に形成される。
[0070] 次いで、図 10 (g)に示すように、輪状の上層電極 89の中心に、炭酸レーザーを用 いて 80〜 150 /z m程度の直径をもつ穴をあける。この穴は、 1層力も 2層にかけて、 垂直に又はテーパーをつけた形状で形成し、穴の底部の下層電極 90を露出させる 。穴の深さは、 1層と 2層の間の絶縁層 82の厚さであり、通常約 70 m以下である。 例えば、輪状の上層電極 89のピッチが 0. 5mm程度である場合は、輪状の上層電 極 89の外径を約 250 μ mとし、輪の幅を 50 μ mとし、その中心に直径 100 mの穴 をテーパー形状にあけることが好ましい。一方、輪状の上層電極 89のピッチが 0. 8 mm程度である場合は、輪状の上層電極 89の外径を約 450 μ mとし、輪の幅を約 10 0 μ mとし、その中心に直径 150 μ mの穴をテーパー形状にあけることが好ましい。 実際には、半導体装置の柱状電極が挿入できる設計値にすることが好ましい。このよ うにして、本発明の半導体装置を搭載するための輪状の上層電極 89及び穴の底部 の下層電極 90を形成する。次いで、レジスト 85を剥離した後、最後に SR91を形成し て、図 10 (g)に示すプリント配線板 2が得られる。
[0071] (半導体装置とプリント配線板の接続構造）
図 11は、本発明の接続構造の一例を示す模式断面図であり、上述した本発明の 半導体装置とプリント配線板との接続構造を示したものである。 [0072] 本発明の接続構造は、 BGAタイプの半導体装置とプリント配線板との接続構造で ある。 BGAタイプの半導体装置 1として、例えば図 3に示すように、柱状電極 17とこの 注状電極 17の周囲に設けられた絶縁層 16とさらにその絶縁層 16の周囲に設けられ た輪状電極 15とからなる外部電極端子 9を有する半導体装置 1が用意される。また、 この半導体装置 1を実装するプリント配線板 2として、例えば図 9に示すように、電極 ノッドが表層に設けられた輪状の上層電極 27と、その中心に下層につながる穴（ビ ァ 24)と、下層に設けられた下層電極 28とからなるプリント配線板 2が用意される。こ の半導体装置 1とプリント配線板 2との接続構造は、半導体装置 1の柱状電極 17がプ リント配線板 2の搭載部 26の穴に挿入され、その柱状電極 17と穴の底部の下層電極 28とがはんだ 29で接続された構造となっている。また、半導体装置 1の輪状電極 15 は、プリント配線板 2の搭載部 26にある輪状の上層電極 27とはんだ 19を介して接続 されている。さらに、半導体装置 1の絶縁層 16とプリント配線板 2の絶縁層 20とが接 触し、上記の 2つの電気接続を絶縁している。
[0073] 従って、本発明の接続構造は、従来においては 1つのはんだ接続部であったもの を 2つのはんだ接続部としたので、電極の配置に必要な面積をおよそ半分にすること ができる。よって、従来の BGAタイプの半導体装置に対して、電極数を約 2倍にする ことができるので、外部電極端子の狭ピッチ化や半導体装置のサイズを大型化するこ となぐ多ピンの半導体装置を実現することができ、容易にプリント配線板に搭載する ことができる。また、従来の BGAタイプの半導体装置において、外部電極数を増や す必要がない場合でも、本発明の接続構造を採用することにより、電極のピッチを広 げることができ、プリント配線板に実装したときの実装品質や信頼性をより向上するこ とがでさる。
[0074] 具体的には、従来の BGAタイプの半導体装置において、外部電極端子数が最大 となるのはフルグリッドに配置したときであり、例えば大きさが lOmmX 10mmの半導 体装置の場合、外部電極端子のピッチが約 0. 8mmでは外部電極端子数は約 144 個であり、外部電極端子のピッチが約 0. 5mmでは外部電極端子数は約 400個であ る。しカゝしながら、本発明の接続構造では、同じサイズの半導体装置の場合、外部電 極端子のピッチが約 0. 8mmでは外部電極端子数は約 288個とすることができ、外 部電極端子のピッチが約 0. 5mmでは外部電極端子数は約 800個とすることができ る。よって、サイズやピッチを変えることなぐ多ピンの外部電極数を有する半導体装 置を得ることができる。
[0075] また、従来の BGAタイプの半導体装置において、そのまま本発明の接続構造を用 いると、外部電極端子の配置に必要な面積を約半分に減らすことが可能となる。上記 の例において、半導体装置のサイズと外部電極端子数を変えない場合、外部電極 端子のピッチを広げることができる。すなわち、前者の場合は約 1. Ommピッチに広 げることができ、後者の場合は約 0. 65mmピッチに広げることができる。外部電極端 子のピッチを広げると 1つあたりの電極サイズを大きくすることができるため、実装の品 質や接合強度をより向上させることができる。また、上記の例において、外部電極端 子のピッチと数を変えない場合には、半導体装置のサイズを小さくすることができ、前 者の場合は約 6. 5mm X 6. 5mmに小さくすることができ、後者の場合は約 7mm X 7mmに小さくすることができ、その結果、より高密度実装が可能となるため、電子機 器の小型化に有利となる。
[0076] (半導体装置とプリント配線板の接続方法）
次に、その接続方法について、図 11を参照しつつ説明する。半導体装置 1はプリン ト配線板 2上に通常の表面実装技術により搭載される。
[0077] 先ず、図 9に示したプリント配線板 2を用意し、メタルマスクを用いて、各種の表面実 装部品（図示しない)を搭載する電極部分にクリームはんだを供給する。このとき、プ リント配線板 2に形成された輪状の上層電極 27及び穴底部の下層電極 28部分に供 給するクリームはんだの量は、メタルマスクの開口径や開口形状、ハーフエッチ等の 厚さ制御により、出来るだけ少なくすることが好ましい。又は、その輪状の上層電極 2 7及び穴底部の下層電極 28部分には、クリームはんだの代わりにフラックスのみの供 給でもよい。
[0078] 次いで、各種の表面実装部品を搭載する。このとき、図 3に示した半導体装置 1も 同時に搭載する。その後、リフロー加熱により、はんだ 18と供給したクリームはんだを 溶融させる。はんだが溶融すると、溶融はんだの表面張力により、はんだが 2箇所の 接続部分に分かれ、半導体装置 1側の輪状電極 15とプリント配線板 2側の輪状の上 層電極 27とがはんだ 19によって接合する。さらに、半導体装置 1側の柱状電極 17と プリント配線板 2側の穴底部の下層電極 28とがはんだ 29により接合する。半導体装 置 1側の輪状電極 15とプリント配線板 2側の輪状の上層電極 27とのはんだ接合によ り、半導体装置 1の搭載位置が調整 (セルファライメント効果)される。こうした位置調 整により、半導体装置 1側の柱状電極 17とプリント配線板 2側の穴底部の下層電極 2 8とのはんだ接合が、半導体装置 1をプリント配線板 2側に沈み込ませた形態で行わ れる。こうした形態でのはんだ接合により、半導体装置 1の柱状電極 17と輪状電極 1 5との間にある絶縁層 16と、プリント配線板 2の 1層と 2層との間の絶縁層 20とが接触 し、 2つの接続部分は絶縁されることになる。
以上の方法によって、図 9に示したプリント配線板 2に図 3に示した半導体装置 1が 搭載され、図 11に示す接続構造が得られる。

Claims

請求の範囲
[1] プリント配線板に搭載される側の面に外部電極端子が形成された BGAタイプの半 導体装置であって、
前記外部電極端子は、柱状電極と、当該柱状電極の周囲に設けられた絶縁層と、 当該絶縁層の周囲に設けられた輪状電極とを有する半導体装置。
[2] 前記絶縁層の高さが、前記柱状電極の高さとほぼ同じである、請求項 1に記載の半 導体装置。
[3] 前記絶縁層の高さが、前記輪状電極の高さとほぼ同じである、請求項 1に記載の半 導体装置。
[4] 前記外部電極端子の表面には、前記柱状電極の表面と前記輪状電極の表面とを 繋ぐバンプ状のはんだ層が形成されている、請求項 1から 3のいずれ力 1項に記載の 半導体装置。
[5] 前記外部電極端子の表面には、前記柱状電極の表面の形成されたバンプ状のは んだ層と、前記輪状電極の表面に形成された円形状のはんだ層とが、分離形成され て 、る、請求項 1から 3の 、ずれか 1項に記載の半導体装置。
[6] 柱状電極と、当該柱状電極の周囲に設けられた絶縁層と、当該絶縁層の周囲に設 けられた輪状電極とからなる外部電極端子を有する BGAタイプの半導体装置を実装 でき、前記外部電極端子に対応する電極パッドを備えたプリント配線板であって、 前記電極パッドは、前記外部電極端子が有する柱状電極とはんだ接続するための 下層電極と、前記外部電極端子が有する輪状電極とはんだ接続するための上層電 極とを有するプリント配線板。
[7] 前記柱状電極とはんだ接続するための下層電極が、プリント配線板表面に形成さ れた穴の底部に形成されており、前記輪状電極とはんだ接続するための上層電極が
、プリント配線板表面に前記輪状電極とほぼ同じ輪形状で形成されている、請求項 6 に記載のプリント配線板。
[8] 柱状電極と当該柱状電極の周囲に設けられた絶縁層と当該絶縁層の周囲に設け られた輪状電極とからなる外部電極端子をプリント配線板に搭載される側の面に有 する BGAタイプの半導体装置と、 前記半導体装置を実装でき、前記外部電極端子が有する柱状電極とはんだ接続 するための下層電極と、前記外部電極端子が有する輪状電極とはんだ接続するため の上層電極とを有する電極パッドを備えたプリント配線板との接続構造であって、 前記半導体装置の柱状電極が前記プリント配線板の下層電極とはんだ接続され、 前記半導体装置の輪状電極が前記プリント配線板の上層電極にはんだ接続されて いる接続構造。
[9] 前記柱状電極とはんだ接続する下層電極が、プリント配線板表面に形成された穴 の底部に形成されており、前記輪状電極とはんだ接続する上層電極が、プリント配線 板表面に前記輪状電極とほぼ同じ輪形状で形成されていることを特徴とする請求項 8に記載の接続構造。
[10] 前記絶縁層の高さが、前記柱状電極の高さとほぼ同じである、請求項 8又は 9に記 載の接続構造。
[11] 前記絶縁層の高さが、前記輪状電極の高さとほぼ同じである、請求項 8又は 9に記 載の接続構造。
PCT/JP2007/050116 2006-01-16 2007-01-10 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 WO2007080863A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007553906A JP5157455B2 (ja) 2006-01-16 2007-01-10 半導体装置
US12/160,974 US8125081B2 (en) 2006-01-16 2007-01-10 Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006007734 2006-01-16
JP2006-007734 2006-01-16

Publications (1)

Publication Number Publication Date
WO2007080863A1 true WO2007080863A1 (ja) 2007-07-19

Family

ID=38256269

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/050116 WO2007080863A1 (ja) 2006-01-16 2007-01-10 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造

Country Status (3)

Country Link
US (1) US8125081B2 (ja)
JP (1) JP5157455B2 (ja)
WO (1) WO2007080863A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9706662B2 (en) 2015-06-30 2017-07-11 Raytheon Company Adaptive interposer and electronic apparatus
JP6330765B2 (ja) * 2015-09-11 2018-05-30 トヨタ自動車株式会社 ワイヤ接続方法と端子
US9648729B1 (en) 2015-11-20 2017-05-09 Raytheon Company Stress reduction interposer for ceramic no-lead surface mount electronic device
TWI576022B (zh) * 2016-05-16 2017-03-21 中華精測科技股份有限公司 支撐結構與其製造方法
CN108493629A (zh) * 2018-03-12 2018-09-04 福耀集团（上海）汽车玻璃有限公司 一种电气联接元件和汽车玻璃

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222467A (ja) * 1988-03-01 1989-09-05 Nec Corp 半導体装置用パッケージ
JPH04340732A (ja) * 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JPH0613524A (ja) * 1992-06-26 1994-01-21 Ibiden Co Ltd パッケージ
JPH0722461A (ja) * 1993-06-23 1995-01-24 Nec Corp 同軸フリップチップ接続構造およびその形成方法
JP2003243439A (ja) * 2002-02-21 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4172907A (en) * 1977-12-29 1979-10-30 Honeywell Information Systems Inc. Method of protecting bumped semiconductor chips
US4824009A (en) * 1981-12-31 1989-04-25 International Business Machines Corporation Process for braze attachment of electronic package members
US4518112A (en) * 1982-12-30 1985-05-21 International Business Machines Corporation Process for controlled braze joining of electronic packaging elements
JPH0677228A (ja) * 1992-08-25 1994-03-18 Tanaka Kikinzoku Kogyo Kk 高周波用シールド型バンプ
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6727579B1 (en) * 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6042953A (en) * 1996-03-21 2000-03-28 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
US6307161B1 (en) * 1996-09-10 2001-10-23 Formfactor, Inc. Partially-overcoated elongate contact structures
US5670418A (en) * 1996-12-17 1997-09-23 International Business Machines Corporation Method of joining an electrical contact element to a substrate
JP2000091383A (ja) * 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
JP2000261121A (ja) 1999-03-08 2000-09-22 Fuji Xerox Co Ltd Ｐｇａ型電子部品およびその実装方法
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US6774315B1 (en) * 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
US7251884B2 (en) * 2004-04-26 2007-08-07 Formfactor, Inc. Method to build robust mechanical structures on substrate surfaces
JP4519637B2 (ja) * 2004-12-28 2010-08-04 株式会社東芝 半導体装置
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
US7667473B1 (en) * 2005-09-28 2010-02-23 Xilinx, Inc Flip-chip package having thermal expansion posts
JP4183199B2 (ja) * 2005-12-28 2008-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ及びその製造方法
US7473580B2 (en) * 2006-05-18 2009-01-06 International Business Machines Corporation Temporary chip attach using injection molded solder
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222467A (ja) * 1988-03-01 1989-09-05 Nec Corp 半導体装置用パッケージ
JPH04340732A (ja) * 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JPH0613524A (ja) * 1992-06-26 1994-01-21 Ibiden Co Ltd パッケージ
JPH0722461A (ja) * 1993-06-23 1995-01-24 Nec Corp 同軸フリップチップ接続構造およびその形成方法
JP2003243439A (ja) * 2002-02-21 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP5370599B2 (ja) * 2011-01-26 2013-12-18 株式会社村田製作所 電子部品モジュールおよび電子部品素子

Also Published As

Publication number Publication date
JPWO2007080863A1 (ja) 2009-06-11
US8125081B2 (en) 2012-02-28
JP5157455B2 (ja) 2013-03-06
US20100193948A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP2595909B2 (ja) 半導体装置
US6400018B2 (en) Via plug adapter
US6596634B2 (en) Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument
US6297553B1 (en) Semiconductor device and process for producing the same
US6514845B1 (en) Solder ball contact and method
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
JP5157455B2 (ja) 半導体装置
JP2010232616A (ja) 半導体装置及び配線基板
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2006179519A (ja) プリント基板、同プリント基板の製造方法、及び同製造装置
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JPH10178144A (ja) Ｂｇａ型電子部品の同軸電極構造
JPH10313170A (ja) 配線基板
JP3563170B2 (ja) 半導体装置の製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP3604001B2 (ja) 半導体装置の製造方法
JPH10270594A (ja) 配線基板
JPH113956A (ja) バンプの形成方法
JPH10335797A (ja) 回路基板、及び電子回路装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007553906

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12160974

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07706463

Country of ref document: EP

Kind code of ref document: A1