JPH0677228A - 高周波用シールド型バンプ - Google Patents
高周波用シールド型バンプInfo
- Publication number
- JPH0677228A JPH0677228A JP24870592A JP24870592A JPH0677228A JP H0677228 A JPH0677228 A JP H0677228A JP 24870592 A JP24870592 A JP 24870592A JP 24870592 A JP24870592 A JP 24870592A JP H0677228 A JPH0677228 A JP H0677228A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- lsi element
- ground layer
- circuit board
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高速動作の要求されるＬＳＩ素子を回路基板
に接続する時、特性インピーダンスに不整合を生じさせ
ることなく、またノイズの影響を受けることのないよう
に接続できるようにした高周波用シールド型バンプを提
供する。 【構成】 ウェハー上のＬＳＩ素子の電極パッドに、バ
ンプを形成すると共に該バンプを同心に囲むグランド層
を形成してなる高周波用シールド型バンプ。
に接続する時、特性インピーダンスに不整合を生じさせ
ることなく、またノイズの影響を受けることのないよう
に接続できるようにした高周波用シールド型バンプを提
供する。 【構成】 ウェハー上のＬＳＩ素子の電極パッドに、バ
ンプを形成すると共に該バンプを同心に囲むグランド層
を形成してなる高周波用シールド型バンプ。
Description
【０００１】
【産業上の利用分野】本発明は、高速動作の要求される
ＬＳＩ素子を回路基板に実装する際、その特性インピー
ダンスを損なうことなく接続する為の高周波用シールド
型バンプに関するものである。
ＬＳＩ素子を回路基板に実装する際、その特性インピー
ダンスを損なうことなく接続する為の高周波用シールド
型バンプに関するものである。
【０００２】
【従来の技術】従来より図７に示すようにウェハー１上
に多数区画形成されたＬＳＩ素子２の周縁部にダイシン
グライン３に沿って設けられた電極パッド４上には、Ｌ
ＳＩ素子２を回路基板に実装する際に接続する為のバン
プ５が湿式メッキ法により形成されている。
に多数区画形成されたＬＳＩ素子２の周縁部にダイシン
グライン３に沿って設けられた電極パッド４上には、Ｌ
ＳＩ素子２を回路基板に実装する際に接続する為のバン
プ５が湿式メッキ法により形成されている。
【０００３】ところで、バンプ５は、図８に示すように
ＬＳＩ素子２と回路基板10を接続する時、バンプ５の外
周面が裸となる為、ＬＳＩ素子２と回路基板10の特性イ
ンピーダンスに不整合が生じた。またノイズの影響を受
けた。
ＬＳＩ素子２と回路基板10を接続する時、バンプ５の外
周面が裸となる為、ＬＳＩ素子２と回路基板10の特性イ
ンピーダンスに不整合が生じた。またノイズの影響を受
けた。
【０００４】
【発明が解決しようとする課題】そこで本発明は、高速
動作の要求されるＬＳＩ素子を回路基板に接続する時、
特性インピーダンスに不整合を生じさせることなく、ま
たノイズの影響を受けることなく、接続できるようにし
た高周波用シールド型バンプを提供しようとするもので
ある。
動作の要求されるＬＳＩ素子を回路基板に接続する時、
特性インピーダンスに不整合を生じさせることなく、ま
たノイズの影響を受けることなく、接続できるようにし
た高周波用シールド型バンプを提供しようとするもので
ある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明の高周波用シールド型バンプの１つは、ウェハ
ー上のＬＳＩ素子の電極パッド上に、バンプを形成する
と共に該バンプを同心に囲むグランド層を形成してなる
ものである。本発明の高周波用シールド型バンプの他の
１つは、上記バンプとグランド層との間に誘電体を設け
てなるものである。
の本発明の高周波用シールド型バンプの１つは、ウェハ
ー上のＬＳＩ素子の電極パッド上に、バンプを形成する
と共に該バンプを同心に囲むグランド層を形成してなる
ものである。本発明の高周波用シールド型バンプの他の
１つは、上記バンプとグランド層との間に誘電体を設け
てなるものである。
【０００６】
【作用】上記のように本発明の高周波用シールド型バン
プは、バンプの周囲にグランド層が形成されているの
で、ＬＳＩ素子と回路基板を接続した時、バンプがシー
ルドされて、外部からノイズの侵入が無くなる。また、
バンプとグランド層との距離を適切に設定することによ
り、ＬＳＩ素子と回路基板の特性インピーダンスを整合
できる。かくして高速ＬＳＩ素子は何ら支障なく回路基
板に実装できる。
プは、バンプの周囲にグランド層が形成されているの
で、ＬＳＩ素子と回路基板を接続した時、バンプがシー
ルドされて、外部からノイズの侵入が無くなる。また、
バンプとグランド層との距離を適切に設定することによ
り、ＬＳＩ素子と回路基板の特性インピーダンスを整合
できる。かくして高速ＬＳＩ素子は何ら支障なく回路基
板に実装できる。
【０００７】
【実施例】本発明の高周波用シールド型バンプの１つの
一実施例を図によって説明すると、図１に示すＳｉウェ
ハー１上のＬＳＩ素子２の周縁部にダイシングライン３
に沿って設けられた電極パッド４上に、図２に示すよう
に湿式メッキ法により直径100μｍ、高さ20μｍの円柱
状のＡｕバンプ５を形成すると共に、該Ａｕバンプ５を
囲んで同心に内径 150μｍ、外径 250μｍ、高さ20μｍ
の円環状のＡｕグランド層５′を形成した。
一実施例を図によって説明すると、図１に示すＳｉウェ
ハー１上のＬＳＩ素子２の周縁部にダイシングライン３
に沿って設けられた電極パッド４上に、図２に示すよう
に湿式メッキ法により直径100μｍ、高さ20μｍの円柱
状のＡｕバンプ５を形成すると共に、該Ａｕバンプ５を
囲んで同心に内径 150μｍ、外径 250μｍ、高さ20μｍ
の円環状のＡｕグランド層５′を形成した。
【０００８】本発明の高周波用シールド型バンプの他の
１つの一実施例を図によって説明すると、図３に示すよ
うに電極パッド４上に、湿式メッキ法により直径 100μ
ｍ、高さ20μｍの円柱状のＡｕバンプ５を形成すると共
に、該Ａｕバンプ５を囲んで同心に内径 150μｍ、外径
250μｍ、高さ18μｍの円環状のＡｕグランド層５′を
形成し、Ａｕバンプ５とＡｕグランド層５′との間に、
誘電体６としてポリイミド樹脂を設けた。
１つの一実施例を図によって説明すると、図３に示すよ
うに電極パッド４上に、湿式メッキ法により直径 100μ
ｍ、高さ20μｍの円柱状のＡｕバンプ５を形成すると共
に、該Ａｕバンプ５を囲んで同心に内径 150μｍ、外径
250μｍ、高さ18μｍの円環状のＡｕグランド層５′を
形成し、Ａｕバンプ５とＡｕグランド層５′との間に、
誘電体６としてポリイミド樹脂を設けた。
【０００９】上記のように各実施例の高周波用シールド
型バンプは、Ａｕバンプ５の周囲にＡｕグランド層５′
が形成されているので、図４、図５に夫々示すようにＬ
ＳＩ素子２と回路基板10を接続した時、Ａｕバンプ５が
シールドされて、外部からノイズの侵入が無くなる。ま
たＡｕバンプ５とＡｕグランド層５′との距離が適切に
設定されているので、ＬＳＩ素子２と回路基板10の特性
インピーダンスが整合されて一致する。特にＡｕバンプ
５とＡｕグランド層５′との間に、誘電体６としてポリ
イミド樹脂を設けた図３の高周波用シールド型バンプ
は、ＬＳＩ素子２と回路基板10の特性インピーダンスを
所要の50Ωに調整できた。
型バンプは、Ａｕバンプ５の周囲にＡｕグランド層５′
が形成されているので、図４、図５に夫々示すようにＬ
ＳＩ素子２と回路基板10を接続した時、Ａｕバンプ５が
シールドされて、外部からノイズの侵入が無くなる。ま
たＡｕバンプ５とＡｕグランド層５′との距離が適切に
設定されているので、ＬＳＩ素子２と回路基板10の特性
インピーダンスが整合されて一致する。特にＡｕバンプ
５とＡｕグランド層５′との間に、誘電体６としてポリ
イミド樹脂を設けた図３の高周波用シールド型バンプ
は、ＬＳＩ素子２と回路基板10の特性インピーダンスを
所要の50Ωに調整できた。
【００１０】尚、上記各実施例の高周波用シールド型バ
ンプに於けるＡｕグランド層５′は、円環状であるが、
図６に示すように全てのＡｕグランド層が一体となった
枠状のＡｕグランド層であっても良い。
ンプに於けるＡｕグランド層５′は、円環状であるが、
図６に示すように全てのＡｕグランド層が一体となった
枠状のＡｕグランド層であっても良い。
【００１１】また、Ａｕバンプ５は円柱状、Ａｕグラン
ド層５′は円環状であるが、Ａｕバンプ５は角柱状、Ａ
ｕグランド層５′は角環状でも良いものである。さら
に、バンプ５、グランド層５′はＡｕよりなるが、Ｐｂ
−Ｓｎ系でも良い。
ド層５′は円環状であるが、Ａｕバンプ５は角柱状、Ａ
ｕグランド層５′は角環状でも良いものである。さら
に、バンプ５、グランド層５′はＡｕよりなるが、Ｐｂ
−Ｓｎ系でも良い。
【００１２】また、図３の高周波用シールド型バンプに
於ける誘電体６としてのポリイミド樹脂は、湿式メッキ
法によるバンプ形成に於いて、メッキ用レジストとして
用いるパッシベーション用のポリイミドをそのまま残し
て誘電体として用いるものに代えても良く、また他の樹
脂に代えても良い。
於ける誘電体６としてのポリイミド樹脂は、湿式メッキ
法によるバンプ形成に於いて、メッキ用レジストとして
用いるパッシベーション用のポリイミドをそのまま残し
て誘電体として用いるものに代えても良く、また他の樹
脂に代えても良い。
【００１３】
【発明の効果】以上の通り本発明の高周波用シールド型
バンプは、バンプの周囲にグランド層が形成されている
ので、ＬＳＩ素子と回路基板を接続した時、バンプがシ
ールドされて、外部からノイズの侵入が無い。またバン
プとグランド層との距離を適切に設定することにより、
ＬＳＩ素子と回路基板の特性インピーダンスを整合で
き、特にバンプとグランド層との間に誘電体を設けると
その特性インピーダンスを所要に調整することができ
る。従って、高速ＬＳＩ素子は何ら支障なく回路基板に
実装できる。
バンプは、バンプの周囲にグランド層が形成されている
ので、ＬＳＩ素子と回路基板を接続した時、バンプがシ
ールドされて、外部からノイズの侵入が無い。またバン
プとグランド層との距離を適切に設定することにより、
ＬＳＩ素子と回路基板の特性インピーダンスを整合で
き、特にバンプとグランド層との間に誘電体を設けると
その特性インピーダンスを所要に調整することができ
る。従って、高速ＬＳＩ素子は何ら支障なく回路基板に
実装できる。
【図１】ウェハーの上面におけるＬＳＩ素子の電極パッ
ドの配列を示す斜視図である。
ドの配列を示す斜視図である。
【図２】本発明の高周波用シールド型バンプの１つの一
実施例を示す斜視図である。
実施例を示す斜視図である。
【図３】本発明の高周波用シールド型バンプの他の１つ
の一実施例を示す斜視図である。
の一実施例を示す斜視図である。
【図４】図２の高周波用シールド型バンプを用いてＬＳ
Ｉ素子と回路基板を接続した状態を示す要部縦断面図で
ある。
Ｉ素子と回路基板を接続した状態を示す要部縦断面図で
ある。
【図５】図３の高周波用シールド型バンプを用いてＬＳ
Ｉ素子と回路基板を接続した状態を示す要部縦断面図で
ある。
Ｉ素子と回路基板を接続した状態を示す要部縦断面図で
ある。
【図６】図２、図３の高周波用シールド型バンプに於け
るＡｕグランド層の変更例を示す図である。
るＡｕグランド層の変更例を示す図である。
【図７】従来のＬＳＩ素子上のバンプを示す斜視図であ
る。
る。
【図８】従来のバンプを用いてＬＳＩ素子と回路基板を
接続した状態を示す要部縦断面図である。
接続した状態を示す要部縦断面図である。
１ ウェハー ２ ＬＳＩ素子 ３ ダイシングライン ４ 電極パッド ５ バンプ ５′ グランド層 ６ 誘電体
Claims (2)
- 【請求項１】 ウェハー上のＬＳＩ素子の電極パッド
に、バンプを形成すると共に該バンプを同心に囲むグラ
ンド層を形成してなる高周波用シールド型バンプ。 - 【請求項２】 請求項１記載の高周波用シールド型バン
プに於いて、バンプとグランド層との間に誘電体を設け
たことを特徴とする高周波用シールド型バンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24870592A JPH0677228A (ja) | 1992-08-25 | 1992-08-25 | 高周波用シールド型バンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24870592A JPH0677228A (ja) | 1992-08-25 | 1992-08-25 | 高周波用シールド型バンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677228A true JPH0677228A (ja) | 1994-03-18 |
Family
ID=17182111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24870592A Pending JPH0677228A (ja) | 1992-08-25 | 1992-08-25 | 高周波用シールド型バンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5157455B2 (ja) * | 2006-01-16 | 2013-03-06 | 日本電気株式会社 | 半導体装置 |
| CN115579300A (zh) * | 2022-11-24 | 2023-01-06 | 河北北芯半导体科技有限公司 | 一种倒装芯片封装堆叠方法 |
-
1992
- 1992-08-25 JP JP24870592A patent/JPH0677228A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5157455B2 (ja) * | 2006-01-16 | 2013-03-06 | 日本電気株式会社 | 半導体装置 |
| CN115579300A (zh) * | 2022-11-24 | 2023-01-06 | 河北北芯半导体科技有限公司 | 一种倒装芯片封装堆叠方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545036B2 (en) | Semiconductor device that suppresses variations in high frequency characteristics of circuit elements | |
| US7098540B1 (en) | Electrical interconnect with minimal parasitic capacitance | |
| US6710258B2 (en) | Circuitized substrate for high-frequency applications | |
| US20060006531A1 (en) | Bonding pad and chip structure | |
| JP3579000B2 (ja) | 半導体装置 | |
| JP2007134359A (ja) | 半導体装置およびその製造方法 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JPH0677228A (ja) | 高周波用シールド型バンプ | |
| JP2006344672A (ja) | 半導体チップとそれを用いた半導体装置 | |
| JPH09306917A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3854570B2 (ja) | 高周波素子用パッケージ | |
| JPH09213868A (ja) | マイクロ波半導体集積回路用リ−ドフレ−ム | |
| JPS61288446A (ja) | 高速ｉｃパツケ−ジ構造 | |
| JP2001068596A (ja) | 誘電体回路基板およびそれを含むミリ波半導体装置 | |
| JPS63257306A (ja) | 半導体集積回路パツケ−ジ | |
| JPH08298307A (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP2720481B2 (ja) | 半導体装置 | |
| JP2003124394A (ja) | 半導体装置 | |
| JPH05183104A (ja) | ドーナツ型キャパシタ | |
| JPS6153760A (ja) | 半導体集積回路 | |
| JPH0629347A (ja) | Ｔａｂパッケージ及びその製造方法 | |
| JP3396830B2 (ja) | 回路基板及びそれを用いた半導体回路装置 | |
| JPH1075146A (ja) | ノイズフィルタ | |
| JPH06104260A (ja) | ノイズ防止バンプ |