JP4519637B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4519637B2
JP4519637B2 JP2004381897A JP2004381897A JP4519637B2 JP 4519637 B2 JP4519637 B2 JP 4519637B2 JP 2004381897 A JP2004381897 A JP 2004381897A JP 2004381897 A JP2004381897 A JP 2004381897A JP 4519637 B2 JP4519637 B2 JP 4519637B2
Authority
JP
Japan
Prior art keywords
dielectric substrate
conductor
side wall
base substrate
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004381897A
Other languages
English (en)
Other versions
JP2006190712A (ja
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004381897A priority Critical patent/JP4519637B2/ja
Priority to US11/317,024 priority patent/US7411288B2/en
Publication of JP2006190712A publication Critical patent/JP2006190712A/ja
Priority to US12/137,620 priority patent/US7576423B2/en
Priority to US12/137,611 priority patent/US7659613B2/en
Application granted granted Critical
Publication of JP4519637B2 publication Critical patent/JP4519637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明は高周波帯などで使用する半導体装置に関する。
近年、高周波帯などで使用する半導体装置、たとえばガリウム砒素電界効果トランジスタ（以下、ＧａＡｓＦＥＴという）を用いたマイクロ波電力増幅器などの半導体装置は高出力化が進み、高出力化への対応が求められている。
ここで、従来の半導体装置について、ＧａＡｓＦＥＴを用いた半導体装置を例にとり図７を参照して説明する。
金属製ベース基板７０上に電力増幅用などの半導体素子７１、たとえばＧａＡｓＦＥＴが配置されている。半導体素子７１のたとえば図示左側に位置する入力側に、第１誘電体基板７２が配置されている。第１誘電体基板７２上には、たとえば入力側整合回路などを構成する回路パターン７２ａが形成されている。半導体素子７１のたとえば図示右側に位置する出力側に、第２誘電体基板７３が配置されている。第２誘電体基板７３上には、たとえば出力側整合回路などを構成する回路パターン７３ａが形成されている。また、半導体素子７１および第１誘電体基板７２、第２誘電体基板７３などを囲んで、ベース基板７０上に矩形枠状の側壁７４が所定高さに形成されている。側壁７４は、たとえば一部を除いて多くの部分が金属で形成され、また上部の矩形状開口はたとえば金属製の蓋７５で封止されている。
側壁７４の図示左側に位置する入力側側壁部分７４ａは絶縁物で形成され、その入力側側壁部分７４ａを入力用帯状導体７６ａが貫通している。入力用帯状導体７６ａに入力用リード線７７ａが接続されている。側壁７４の図示右側に位置する出力側側壁部分７４ｂも絶縁物で形成され、その出力側側壁部分７４ｂを出力用帯状導体７６ｂが貫通している。出力用帯状導体７６ｂに出力用リード線７７ｂが接続されている。
また、入力用帯状導体７６ａと第１誘電体基板７２上の回路パターン７２ａとの間、および、回路パターン７２ａと半導体素子７１との間、半導体素子７１と第２誘電体基板７３上の回路パターン７３ａとの間、回路パターン７３ａと出力用帯状導体７６ｂとの間は、それぞれワイヤーＷ１〜Ｗ４で接続されている。
上記した構成において、入力用帯状導体７６ａから入力する入力信号は回路パターン７２ａなどを経て半導体素子７１で増幅される。その後、回路パターン７３ａなどを経て出力用帯状導体７６ｂから出力される。
上記したような半導体装置、たとえばベース基板上に枠状の側壁を設け、その側壁開口を蓋で覆ったパッケージ内に、半導体素子などを配置する半導体装置は特許文献１などに開示されている。
特開平９−１５３８３９号公報
従来の半導体装置は高出力化に伴い、たとえばパッケージの側壁部分を貫通する帯状導体に対し、大きな電流が流れても断線しない高い電流溶断容量が求められている。高い電流溶断容量を実現する１つの方法として、たとえば帯状導体の厚さを厚くする方法がある。しかし、帯状導体を厚くすると、次のような問題がある。
側壁部分を貫通する帯状導体は、たとえばその上下に側壁部分を構成する絶縁物、たとえばセラミック部材を配置し、上下のセラミック部材の接合により気密に封止されている。したがって、帯状導体が厚くなると、上下のセラミック部材の接合が困難になり、帯状導体が貫通する部分の気密性が低下し、半導体素子などを封止するパッケージ内の空間の気密性を維持できなくなる。そのため帯状導体の厚さには限界がある。
高い電流溶断容量を実現するもう１つの方法として、たとえば帯状導体のパターン幅を広げる方法がある。パターン幅を広げた場合、所望のインピーダンスを保つために、帯状導体とベース基板との間に挟まれた側壁部分、たとえばセラミックの厚さを厚くする必要がある。セラミックを厚くすると、たとえば入力側あるいは出力側の整合回路などを構成する回路パターンと帯状導体との高低差が大きくなる。その結果、回路パターンと帯状導体との間を接続するワイヤーが上下方向に長くなり、たとえば放射損が増大する。
本発明は、上記した欠点を解決し、回路間の高低差を小さくし、放射損などを少なくした半導体装置を提供することを目的とする。
本発明の半導体装置は、金属製ベース基板と、このベース基板上に配置された半導体素子と、前記ベース基板上に配置され、表面に回路パターンを形成した第１誘電体基板と、前記半導体素子および前記第１誘電体基板を囲んで前記ベース基板上に設けた枠状の側壁と、前記側壁の一部に設けられた絶縁物からなる側壁部分と、前記ベース基板の面を基準にして、前記回路パターンよりも高い位置で前記側壁部分を貫通する帯状導体と、前記ベース基板の面を基準にして、前記回路パターンよりも高く、前記帯状導体よりも低い位置の表面に線路導体パターンを形成し、前記第１誘電体基板と前記帯状導体との間に位置する第２誘電体基板と、前記第２誘電体基板の表面に形成した前記線路導体パターンを介して前記帯状導体と前記回路パターンとの間および前記回路パターンと前記半導体素子との間をそれぞれ接続するワイヤーとを具備したことを特徴とする。
本発明によれば、たとえば第１回路パターンを形成した第１誘電体基板と側壁を貫通する帯状導体との間に、第１回路パターンよりも高く、帯状導体よりも低い位置に第２回路パターンを形成した第２誘電体基板を配置し、第１回路パターンと第２回路パターンとの間、および、第２回路パターンと帯状導体との間がワイヤーで接続される。したがって、高い電流溶断容量を得るために帯状導体の幅を広げ、これに伴い、ベース基板および帯状導体間の側壁部分が厚くなっても、ワイヤーで接続する回路間の高低差が小さくなり、放射損の少ない半導体装置を実現できる。
本発明の実施形態について、ＧａＡｓＦＥＴを用いた半導体装置を例にとり図１を参照して説明する。
金属製ベース基板１０上に電力増幅用などの半導体素子１１、たとえばＧａＡｓＦＥＴが配置されている。半導体素子１１の図示左側に位置する入力側に第１誘電体基板１２が配置され、半導体素子１１の図示右側に位置する出力側に、第２誘電体基板１３が配置されている。第１誘電体基板１２上には、たとえば入力側整合回路などを構成する回路パターン１２ａが形成され、第２誘電体基板１３上には、たとえば出力側整合回路などを構成する回路パターン１３ａが形成されている。第１誘電体基板１２の図示左側には、第１誘電体基板１２よりも厚い第３誘電体基板１４が配置され、第２誘電体基板１３の図示右側には、第２誘電体基板１３よりも厚い第４誘電体基板１５が配置されている。第３誘電体基板１４上および第４誘電体基板１５上には回路パターン、たとえばマイクロストリップ線路を構成する線路導体１４ａ、１５ａが形成されている。
また、半導体素子１１および第１誘電体基板１２、第２誘電体基板１３、第３誘電体基板１４、第４誘電体基板１５などを囲んで、ベース基板１０上にたとえば矩形枠状の側壁１６が所定高さに形成されている。側壁１６は、たとえば一部を除いて多くの部分が金属で形成され、また、上部の矩形状開口はたとえば金属製の蓋１７で封止されている。
側壁１６の図示左側に位置する入力側側壁部分１６ａおよび側壁１６の図示右側に位置する出力側側壁部分１６ｂは絶縁物で形成されている。そして、ベース基板１０のたとえば中央領域、たとえば半導体素子１１などを配置した領域の平坦な面Ｓを基準にして、線路導体１４ａや線路導体１５ａよりも高い位置で、入力用帯状導体１８ａおよび出力用帯状導体１８ｂがそれぞれ、入力側側壁部分１６ａおよび出力側側壁部分１６ｂを貫通している。入力用帯状導体１８ａには入力用リード線１９ａが接続され、出力用帯状導体１８ｂには出力用リード線１９ｂが接続されている。
また、入力用帯状導体１８ａと線路導体１４ａとの間、および、線路導体１４ａと回路パターン１２ａとの間、回路パターン１２ａと半導体素子１１との間、半導体素子１１と回路パターン１３ａとの間、回路パターン１３ａと線路導体１５ｂとの間、線路導体１５ｂと出力用帯状導体１８ｂとの間は、それぞれワイヤーＷで接続されている。
上記した構成において、入力用帯状導体１８ａから入力する入力信号は、線路導体１４ａおよび回路パターン１２ａなどを経て半導体素子１１で増幅される。増幅された入力信号は、回路パターン１３ａおよび線路導体１５ｂ、出力用帯状導体１８ｂなどを経て出力される。
上記した構成によれば、第１誘電体基板１２と入力側側壁部分１６ａとの間に第３誘電体基板１４を配置している。また、第２誘電体基板１２と出力側側壁部分１６ｂとの間に第４誘電体基板１５を配置している。そして、ベース基板１０の面Ｓを基準にして、第３誘電体基板１４上の線路導体１４ａの高さが、第１誘電体基板１２上の第１回路パターン１２ａよりも高く、側壁１６を貫通する帯状導体１８ａよりも低くなっている。同様に、第４誘電体基板１５上の線路導体１５ａの高さが、第２誘電体基板１３上の第２回路パターン１３ａよりも高く、側壁１６を貫通する帯状導体１８ｂよりも低くなっている。
したがって、高い電流溶断容量を得るために帯状導体１８ａ、１８ｂの幅を広げ、帯状導体１８ａ、１８ｂとベース基板１０間の側壁１６を厚くし、帯状導体１８ａ、１８ｂの貫通部分の高さが高くなっても、ワイヤーで接続する回路間の高低差が小さくなる。その結果、ワイヤーで接続する回路間のインピーダンス変化が抑えられ、また、放射損の少ない半導体装置が得られる。
上記の実施形態は、ワイヤーで接続する回路間の高低差を小さくするために、たとえば第１誘電体基板１２と入力側側壁部分１６ａとの間に１つの誘電体基板１４を配置している。しかし、ワイヤーで接続する回路間の高低差をさらに小さくするために、高さの相違する複数の誘電体基板を配置することもできる。
次に、本発明の他の実施形態について図２を参照して説明する。本発明の半導体装置は、たとえば半導体素子を中心にして左右が対称の構造になっている。したがって、図２はその出力側部分を抜き出した図で、図１に対応する部分に同じ符号を付し重複する説明を一部省略する。
この実施形態は、第４誘電体基板１５と帯状導体１８ｂとの間に、ベース基板１０の面Ｓを基準にして、その表面が帯状導体１８ｂの高さと同じになる厚さの誘電体基板２１を配置し、その表面に線路導体２１ａを設けている。
たとえば帯状導体１８ｂが側壁１６を貫通する部分の近傍、たとえば側壁１６の外側や内側、あるいは貫通部分では、側壁１６の有無など帯状導体１８ｂ周辺の構造が相違している。そのため、インピーダンスが変化しやすく、安定した信号の伝送が困難になっている。
図２の構成によれば、たとえば帯状導体１８ｂと同じ高さに線路導体２１を設けた誘電体基板２１を帯状導体１８ｂに隣接して配置している。したがって、インピーダンスが変化しやすい帯状導体１８ｂの近傍では、ワイヤーで接続する回路間の高低差がなくなり、伝送する信号の乱れを小さくできる。
次に、本発明の他の実施形態について、出力側部分を抜き出した図３を参照して説明する。図３は、図１に対応する部分に同じ符号を付し重複する説明を一部省略する。
この実施形態は、第２誘電体基板１３上に設けた回路パターン１３ａと帯状導体１８ｂとの間、たとえば第２誘電体基板１３上の端部に絶縁ブロック３１を配置している。絶縁ブロック３１には、貫通穴を設けたＶＩＡホール３１ａが形成され、また、ＶＩＡホール３１ａを囲むその側面などに導電層３１ｂが形成されている。また、絶縁ブロック３１の図示上面に、ＶＩＡホール３１ａに接続する導電パターン３１ｃが形成され、この導電パターン３１ｃと帯状導体１８ｂとの間がワイヤーＷで接続されている。
絶縁ブロック３１の高さは、たとえば導電パターン３１ｃと帯状導体１８ｂとの間に高低差がないように、帯状導体１８ｂの貫通部分と同じにしている。しかし、絶縁ブロック３１の高さを低くし、導電パターン３１ｃの位置を帯状導体１８ｂの貫通部分よりも低くすることもできる。
上記した構成によれば、帯状導体１８ｂおよび回路パターン１３ａ間を絶縁ブロック３１に設けたＶＩＡホール３１ａで接続し、ＶＩＡホール３１ａを囲んで導電層３１ｂを形成している。したがって、ＶＩＡホール３１ａ部分での放射損を少なくできる。また、ＶＩＡホール３１ａの形状、たとえば貫通穴の径などを変えることにより、ＶＩＡホール３１ａ部分のインピーダンスを適宜調整することもできる。
次に、本発明の他の実施形態について、出力側部分を抜き出した図４を参照して説明する。図４は、図１に対応する部分に同じ符号を付し重複する説明を一部省略する。
この実施形態は、ベース基板１０周辺のたとえばその一部に、中央領域の面Ｓよりも低い段差面４１を設けている。そして、段差面４１上に側壁１６を形成し、たとえば回路パターン１３ａと帯状導体１８ｂの高さを同じにしている。
この構成の場合も、段差面４１上に側壁１６を形成することによって、ワイヤーＷで接続する回路間の高低差を小さくでき、上記した実施形態と同様の効果が得られる。
次に、本発明の他の実施形態について、出力側部分を抜き出した図５を参照して説明する。図５は、図１に対応する部分に同じ符号を付し重複する説明を一部省略する。
この実施形態は、第２誘電体基板１３と帯状導体１８ｂとの間のベース基板１０上に、ベース基板１０の面Ｓを基準にして、第２誘電体基板１３側が低く帯状導体１８ｂ側が高くなる傾斜面Ｆを有する金属ブロック５１を設け、この金属ブロック５１の傾斜面Ｆに第２誘電体基板５２を設け、さらに第２誘電体基板５２上に第２回路パターン５３、たとえば線路導体を形成している。
上記した構成の場合も、金属ブロック５１上に形成した回路パターン５３が帯状導体１８ｂ側から第２誘電体基板１３に向かって徐々に低くなっている。そのため、ワイヤーＷで接続する回路間の高低差が小さくなり、上記した実施形態と同様の効果が得られる。
金属ブロック５１はベース基板１０の表面を加工して形成してよく、別に形成した金属ブロック５１をベース基板１０上に接合してもよい。
次に、本発明の他の実施形態について、出力側部分を抜き出した図６を参照して説明する。図６は、図１に対応する部分に同じ符号を付し重複する説明を一部省略する。
この実施形態は、第２誘電体基板１３と帯状導体１８ｂとの間のベース基板１０上に、ベース基板１０の面Ｓを基準にして、第２誘電体基板１３側が低く、帯状導体１８ｂ側が高くなる傾斜面Ｇを有する絶縁ブロック６１を配置している。そして、絶縁ブロック６１の傾斜面Ｇに回路パターン６２、たとえば線路導体を形成している。
この場合も、ワイヤーＷで接続する回路間の高低差が小さくなり、上記した実施形態と同様の効果が得られる。
本発明の実施形態を説明する概略の構造図である。 本発明の他の実施形態を説明する概略の構造図である。 本発明の他の実施形態を説明する概略の構造図である。 本発明の他の実施形態を説明する概略の構造図である。 本発明の他の実施形態を説明する概略の構造図である。 本発明の他の実施形態を説明する概略の構造図である。 従来例を説明する概略の構造図である。
符号の説明
１０…ベース基板
１１…半導体素子
１２…第１誘電体基板
１２ａ…回路パターン
１３…第２誘電体基板
１３ａ…回路パターン
１４…第３誘電体基板
１４ａ…線路導体
１５…第４誘電体基板
１５ａ…線路導体
１６…側壁
１７…蓋
１８ａ…入力用帯状導体
１８ｂ…出力用帯状導体
１９ａ…入力用リード線
１９ｂ…出力用リード線
Ｓ…ベース基板の面

Claims (2)

  1. 金属製ベース基板と、このベース基板上に配置された半導体素子と、前記ベース基板上に配置され、表面に回路パターンを形成した第１誘電体基板と、前記半導体素子および前記第１誘電体基板を囲んで前記ベース基板上に設けた枠状の側壁と、前記側壁の一部に設けられた絶縁物からなる側壁部分と、前記ベース基板の面を基準にして、前記回路パターンよりも高い位置で前記側壁部分を貫通する帯状導体と、前記ベース基板の面を基準にして、前記回路パターンよりも高く、前記帯状導体よりも低い位置の表面に線路導体パターンを形成し、前記第１誘電体基板と前記帯状導体との間に位置する第２誘電体基板と、前記第２誘電体基板の表面に形成した前記線路導体パターンを介して前記帯状導体と前記回路パターンとの間および前記回路パターンと前記半導体素子との間をそれぞれ接続するワイヤーとを具備したことを特徴とする半導体装置。
  2. 金属製ベース基板と、このベース基板上に配置された半導体素子と、前記ベース基板上に配置され、表面に回路パターンを形成した第１誘電体基板と、前記半導体素子および前記第１誘電体基板を囲んで前記ベース基板上に設けた枠状の側壁と、前記側壁の一部に設けられた絶縁物からなる側壁部分と、前記ベース基板の面を基準にして、前記回路パターンよりも高い位置で前記側壁部分を貫通する帯状導体と、前記ベース基板の面を基準にして、前記回路パターンよりも高く、前記帯状導体よりも低い位置の表面に第１線路導体パターンを形成し、前記第１誘電体基板と前記帯状導体との間に位置する第２誘電体基板と、前記ベース基板の面を基準にして前記帯状導体と同じ高さに第２線路導体パターンを設け、前記第２誘電体基板と前記帯状導体との間に配置した第３誘電体基板と、前記第２誘電体基板表面に形成した前記第１線路導体パターンおよび前記第３誘電体基板表面に形成した前記第２線路導体パターンを介して前記帯状導体と前記回路パターンとの間および前記回路パターンと前記半導体素子との間をそれぞれ接続するワイヤーとを具備したことを特徴とする半導体装置。
JP2004381897A 2004-12-28 2004-12-28 半導体装置 Active JP4519637B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004381897A JP4519637B2 (ja) 2004-12-28 2004-12-28 半導体装置
US11/317,024 US7411288B2 (en) 2004-12-28 2005-12-27 Semiconductor device
US12/137,620 US7576423B2 (en) 2004-12-28 2008-06-12 Semiconductor device
US12/137,611 US7659613B2 (en) 2004-12-28 2008-06-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004381897A JP4519637B2 (ja) 2004-12-28 2004-12-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010086000A Division JP5135376B2 (ja) 2010-04-02 2010-04-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2006190712A JP2006190712A (ja) 2006-07-20
JP4519637B2 true JP4519637B2 (ja) 2010-08-04

Family

ID=36611237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004381897A Active JP4519637B2 (ja) 2004-12-28 2004-12-28 半導体装置

Country Status (2)

Country Link
US (3) US7411288B2 (ja)
JP (1) JP4519637B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575247B2 (ja) * 2005-07-11 2010-11-04 株式会社東芝 高周波パッケージ装置
US8125081B2 (en) * 2006-01-16 2012-02-28 Nec Corporation Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
KR101502655B1 (ko) * 2009-03-13 2015-03-13 지멘스 악티엔게젤샤프트 층상으로 형성된 절연 측벽을 구비한 파워 반도체 모듈
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
US7990223B1 (en) 2010-05-31 2011-08-02 Kabushiki Kaisha Toshiba High frequency module and operating method of the same
US8637873B2 (en) 2010-11-18 2014-01-28 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same
JP5269864B2 (ja) 2010-12-07 2013-08-21 株式会社東芝 半導体装置
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP6051814B2 (ja) 2012-11-27 2016-12-27 三菱電機株式会社 高周波装置
KR101686745B1 (ko) 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
JP6494474B2 (ja) * 2015-09-08 2019-04-03 株式会社東芝 高周波半導体装置
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design
JP6967910B2 (ja) * 2017-08-09 2021-11-17 新光電気工業株式会社 電子部品用パッケージ及び電子部品装置
JP7254156B2 (ja) * 2018-11-26 2023-04-07 三菱電機株式会社 半導体パッケージ、及び、半導体装置
DE112018008167T5 (de) * 2018-11-26 2021-08-12 Mitsubishi Electric Corporation Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung
US11264251B2 (en) * 2018-11-29 2022-03-01 Wavepia Co., Ltd. Method of manufacturing power amplifier package embedded with input-output circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138421U (ja) * 1981-02-25 1982-08-30
JPH03263897A (ja) * 1990-03-14 1991-11-25 Fujitsu Ltd 混成集積回路の実装方法
JP2002335136A (ja) * 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 高周波半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373155A (ja) 1991-06-24 1992-12-25 Nippon Telegr & Teleph Corp <Ntt> 半導体用ヒートシンク
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US6876071B2 (en) * 2001-06-30 2005-04-05 Texas Instruments Incorporated Masking layer in substrate cavity
KR100461721B1 (ko) * 2002-05-27 2004-12-14 삼성전기주식회사 리드 방열 세라믹 패키지
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices
US20040046247A1 (en) * 2002-09-09 2004-03-11 Olin Corporation, A Corporation Of The Commonwealth Of Virginia Hermetic semiconductor package
JP2004247514A (ja) 2003-02-13 2004-09-02 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US7005720B2 (en) * 2004-01-23 2006-02-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with photosensitive chip and fabrication method thereof
US7091594B1 (en) * 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138421U (ja) * 1981-02-25 1982-08-30
JPH03263897A (ja) * 1990-03-14 1991-11-25 Fujitsu Ltd 混成集積回路の実装方法
JP2002335136A (ja) * 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 高周波半導体装置

Also Published As

Publication number Publication date
US7411288B2 (en) 2008-08-12
US7659613B2 (en) 2010-02-09
JP2006190712A (ja) 2006-07-20
US20080246140A1 (en) 2008-10-09
US20080246141A1 (en) 2008-10-09
US7576423B2 (en) 2009-08-18
US20060139903A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4519637B2 (ja) 半導体装置
EP0110997B1 (en) Semiconductor device package
JP6273247B2 (ja) 高周波半導体増幅器
US11270954B2 (en) Electrical component, device and package
JP2020512680A (ja) 半導体デバイス及びその製造方法
JP4768996B2 (ja) 電界効果型トランジスタとその製造方法
JPH1032223A (ja) 半導体装置
JP5259807B2 (ja) 半導体装置
JP5135376B2 (ja) 半導体装置
JP2007165638A (ja) 半導体装置及びその製造方法
JPWO2007108262A1 (ja) 送受信装置
JP2012039159A (ja) 半導体装置
JP4575147B2 (ja) 半導体装置
US11581249B2 (en) Electronic IC device comprising integrated optical and electronic circuit component and fabrication method
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP2007103391A (ja) 半導体増幅器
JP2005072954A (ja) 高周波回路装置
JP2570638B2 (ja) 半導体用パッケージ
KR20040081173A (ko) 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치
JP2009295773A (ja) Ｍｏｓ型半導体装置
CN112435927A (zh) 一种GaN器件的制备工艺方法
JP2007019404A (ja) 高周波パッケージ装置
WO1998012751A1 (fr) Dispositif haute frequence a circuit integre et son procede de fabrication
JPH0116026B2 (ja)
JP2003115508A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4519637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4