JPH0116026B2 - - Google Patents
Info
- Publication number
- JPH0116026B2 JPH0116026B2 JP55008544A JP854480A JPH0116026B2 JP H0116026 B2 JPH0116026 B2 JP H0116026B2 JP 55008544 A JP55008544 A JP 55008544A JP 854480 A JP854480 A JP 854480A JP H0116026 B2 JPH0116026 B2 JP H0116026B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- gate electrode
- ultra
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000605 extraction Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 208000029278 non-syndromic brachydactyly of fingers Diseases 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明はマイクロ波およびミリ波帯で動作する
電界効果トランジスタに関する。
電界効果トランジスタに関する。
電界効果トランジスタ、とりわけ砒化ガリウム
を用いた電界効果トランジスタはマイクロ波帯以
上の高い周波数帯においても、高利得高出力増幅
動作が可能で、TWT等の電子管を用いたデバイ
スに取つてかわる固体素子として期待されてい
る。高出力の電界効果トランジスタを実現するに
あたつては、砒化ガリウム等の半導体上に形成さ
れたゲート電極下を流れるドレイン電極と垂直方
向に前記ゲート電極をのばし、大ドレイン電流動
作が可能なような構造にする必要がある。
を用いた電界効果トランジスタはマイクロ波帯以
上の高い周波数帯においても、高利得高出力増幅
動作が可能で、TWT等の電子管を用いたデバイ
スに取つてかわる固体素子として期待されてい
る。高出力の電界効果トランジスタを実現するに
あたつては、砒化ガリウム等の半導体上に形成さ
れたゲート電極下を流れるドレイン電極と垂直方
向に前記ゲート電極をのばし、大ドレイン電流動
作が可能なような構造にする必要がある。
同時に、超高周波数帯でも、該電界効果トラン
ジスタを用いて高電力利得を有する動作をなさし
めるため、細いゲート長のゲート電極を実現する
のはもとより、かかる細いゲート長のゲート電極
抵抗の増大を防ぐため、またゲート電極を伝播す
る電磁波が位相回転、減衰を起こし、マイクロ波
出力電力の低下が生じることを防ぐために、一本
あたりのゲート電極の長さ（以下フインガー長と
呼ぶ）を制限する必要がある。このような制限は
周波数が高くなればなる程、電磁波の波長が短く
なるため、きびしくなり、フインガー長はより短
く設定する必要がある。従つて広いゲート幅を有
する超高周波高出力電界効果トランジスタの場合
は、短いフインガー長のゲート電極を多数並列に
配置して、該電界効果トランジスタの電力利得が
低下しないよう配慮する必要がある。一方、超高
周波帯で動作する高出力電界効果トランジスタの
電力利得を低下させる他の重要な要素として寄生
の接地インダクタンスがある。ソース接地された
電界効果トランジスタのソース電極から接地に到
る、寄生の接地インダクタンスはフイードバツ
ク・エレメントとして働き、電界効果トランジス
タの利得を低下させる原因となる。これは周波数
が高ければ高い程、顕著となるため、超高周波高
出力電界効果トランジスタの設計に際しては、接
地インダクタンスを極力小さく抑えることが必要
となつてくる。これに対処するため、電界効果ト
ランジスタチツプのサイドを金属被膜で被うシー
ド・グランデイング法、ソース電極上に厚いめつ
き層を設け、このソース電極面を直接アース面で
あるヒート・シンク上にマウントするフリツプチ
ツプ・マウント法等が考案されている。
ジスタを用いて高電力利得を有する動作をなさし
めるため、細いゲート長のゲート電極を実現する
のはもとより、かかる細いゲート長のゲート電極
抵抗の増大を防ぐため、またゲート電極を伝播す
る電磁波が位相回転、減衰を起こし、マイクロ波
出力電力の低下が生じることを防ぐために、一本
あたりのゲート電極の長さ（以下フインガー長と
呼ぶ）を制限する必要がある。このような制限は
周波数が高くなればなる程、電磁波の波長が短く
なるため、きびしくなり、フインガー長はより短
く設定する必要がある。従つて広いゲート幅を有
する超高周波高出力電界効果トランジスタの場合
は、短いフインガー長のゲート電極を多数並列に
配置して、該電界効果トランジスタの電力利得が
低下しないよう配慮する必要がある。一方、超高
周波帯で動作する高出力電界効果トランジスタの
電力利得を低下させる他の重要な要素として寄生
の接地インダクタンスがある。ソース接地された
電界効果トランジスタのソース電極から接地に到
る、寄生の接地インダクタンスはフイードバツ
ク・エレメントとして働き、電界効果トランジス
タの利得を低下させる原因となる。これは周波数
が高ければ高い程、顕著となるため、超高周波高
出力電界効果トランジスタの設計に際しては、接
地インダクタンスを極力小さく抑えることが必要
となつてくる。これに対処するため、電界効果ト
ランジスタチツプのサイドを金属被膜で被うシー
ド・グランデイング法、ソース電極上に厚いめつ
き層を設け、このソース電極面を直接アース面で
あるヒート・シンク上にマウントするフリツプチ
ツプ・マウント法等が考案されている。
第１図に、これらのことをふまえて設計された
従来の典型的な超高周波高出力砒化ガリウム電界
効果トランジスタの模式図を掲げ、以下にその概
略を述べる。第１図の超高周波高出力電界効果ト
ランジスタチツプ１においては、半絶縁性基板上
に形成された半導体能動層２上に複数のゲート電
極３、ソース電極４、ドレイン電極５が並列に設
けられ、さらにこの電界効果トランジスタ能動部
は前記ソース電極４、ドレイン電極５を除いて絶
縁膜６により被われ、機械的な保護がなされてい
る。前記複数のゲート電極の一端は、非能動層で
ある半絶縁性基板上に設けられたリード７に接続
され、該リード中央部はやはり半絶縁性基板上に
設けられたゲート電極取り出し端子８に接続され
ている。前記複数のドレイン電極５の一端は、前
記半導体能動層２をはさんで、前記ゲート電極取
り出し端子８と相対するように設置された、半絶
縁性基板上のドレイン電極取り出し端子９に接続
されている。一方、前記複数のソース電極４は、
それぞれゲート電極３を接続する前記リードと、
前記絶縁膜６により、絶縁交叉横断して、前記ゲ
ート電極取り出し端子８の周辺部に２分されるよ
うにパターン形成された、半絶縁性基板上のソー
ス電極周辺部１０に接続されている。このような
構造の広いゲート幅を有する高出力電界効果トラ
ンジスタにおいては必然的にチツプの横幅が広く
なるため、外部回路と接続するためのゲート電極
取り出し端子８、ドレイン電極取り出し端子９を
複数個設けたマルチセル構造とすることで、一つ
のゲート電極取り出し端子８により束ねられてい
る各ゲート電極３から、該ゲート電極取り出し端
子８に至るまでの距離の違いから生じる、前記各
ゲート電極３の電磁波位相のばらつきを極力小さ
く抑えるように設計されている。また第１図の超
高周波高出力電界効果トランジスタチツプ１の接
地面１１への固定は金スズ等によるソルダリング
が用いられている。同時に接地面１１への電気的
接続は、前記半絶縁性基板上にパターン形成され
たソース電極周辺部１０と接続された、チツプ側
部を被う金属被膜１２により実現されている。
従来の典型的な超高周波高出力砒化ガリウム電界
効果トランジスタの模式図を掲げ、以下にその概
略を述べる。第１図の超高周波高出力電界効果ト
ランジスタチツプ１においては、半絶縁性基板上
に形成された半導体能動層２上に複数のゲート電
極３、ソース電極４、ドレイン電極５が並列に設
けられ、さらにこの電界効果トランジスタ能動部
は前記ソース電極４、ドレイン電極５を除いて絶
縁膜６により被われ、機械的な保護がなされてい
る。前記複数のゲート電極の一端は、非能動層で
ある半絶縁性基板上に設けられたリード７に接続
され、該リード中央部はやはり半絶縁性基板上に
設けられたゲート電極取り出し端子８に接続され
ている。前記複数のドレイン電極５の一端は、前
記半導体能動層２をはさんで、前記ゲート電極取
り出し端子８と相対するように設置された、半絶
縁性基板上のドレイン電極取り出し端子９に接続
されている。一方、前記複数のソース電極４は、
それぞれゲート電極３を接続する前記リードと、
前記絶縁膜６により、絶縁交叉横断して、前記ゲ
ート電極取り出し端子８の周辺部に２分されるよ
うにパターン形成された、半絶縁性基板上のソー
ス電極周辺部１０に接続されている。このような
構造の広いゲート幅を有する高出力電界効果トラ
ンジスタにおいては必然的にチツプの横幅が広く
なるため、外部回路と接続するためのゲート電極
取り出し端子８、ドレイン電極取り出し端子９を
複数個設けたマルチセル構造とすることで、一つ
のゲート電極取り出し端子８により束ねられてい
る各ゲート電極３から、該ゲート電極取り出し端
子８に至るまでの距離の違いから生じる、前記各
ゲート電極３の電磁波位相のばらつきを極力小さ
く抑えるように設計されている。また第１図の超
高周波高出力電界効果トランジスタチツプ１の接
地面１１への固定は金スズ等によるソルダリング
が用いられている。同時に接地面１１への電気的
接続は、前記半絶縁性基板上にパターン形成され
たソース電極周辺部１０と接続された、チツプ側
部を被う金属被膜１２により実現されている。
このように超高周波高出力電界効果トランジス
タは必然的にチツプの横幅が広くなり、超高周波
帯で動作させる場合、該電界効果トランジスタ
上、およびトランジスタに接続される整合回路上
を伝播する電磁波の波長が短いため、かかるマル
チセル構造の電界効果トランジスタを同一位相で
動作させることが困難になる欠点を持つていた。
前記ゲート電極３、ドレイン電極５の同相性は
各々接続される外部回路に依存するが接地端子と
なるソース電極４は第１図に示す超高周波高出力
電界効果トランジスタの構造そのもので決まつて
しまう。第１図の構造の超高周波高出力電界効果
トランジスタにおいては、前記ゲート電極取り出
し端子８により隔たれたチツプの中央部とチツプ
の周辺部では、そこに位置するソース電極周辺部
１０から生ずる実効的な接地インダクタンスの大
きさが違つてくる。即ち、チツプの周辺部では、
図中で示されるチツプ側部を通じても接地面１
１と接続されているので、部分的に接地インダク
タンスが小さくなつている。高い周波数帯におい
ては電界効果トランジスタの利得に対する接地イ
ンダクタンスの影響は大きいため、各セル毎の実
効的な接地インダクタンスの大きさの不揃いから
高出力電界効果トランジスタ全体の出力電力の合
成率が低下し、そのため、電力利得、出力電力の
低下を招く原因となつていた。従つてかかる超高
周波高出力電界効果トランジスタにおいては接地
インダクタンスの低減を図ると共に、接地端子と
からなる各々のソース電極の同相性を図る工夫が
必要である。
タは必然的にチツプの横幅が広くなり、超高周波
帯で動作させる場合、該電界効果トランジスタ
上、およびトランジスタに接続される整合回路上
を伝播する電磁波の波長が短いため、かかるマル
チセル構造の電界効果トランジスタを同一位相で
動作させることが困難になる欠点を持つていた。
前記ゲート電極３、ドレイン電極５の同相性は
各々接続される外部回路に依存するが接地端子と
なるソース電極４は第１図に示す超高周波高出力
電界効果トランジスタの構造そのもので決まつて
しまう。第１図の構造の超高周波高出力電界効果
トランジスタにおいては、前記ゲート電極取り出
し端子８により隔たれたチツプの中央部とチツプ
の周辺部では、そこに位置するソース電極周辺部
１０から生ずる実効的な接地インダクタンスの大
きさが違つてくる。即ち、チツプの周辺部では、
図中で示されるチツプ側部を通じても接地面１
１と接続されているので、部分的に接地インダク
タンスが小さくなつている。高い周波数帯におい
ては電界効果トランジスタの利得に対する接地イ
ンダクタンスの影響は大きいため、各セル毎の実
効的な接地インダクタンスの大きさの不揃いから
高出力電界効果トランジスタ全体の出力電力の合
成率が低下し、そのため、電力利得、出力電力の
低下を招く原因となつていた。従つてかかる超高
周波高出力電界効果トランジスタにおいては接地
インダクタンスの低減を図ると共に、接地端子と
からなる各々のソース電極の同相性を図る工夫が
必要である。
また電界効果トランジスタを用いた電力増幅器
に要求される出力電力によつては１チツプ上に構
成されたマルチセル構造の高出力電界効果トラン
ジスタの一部のセル、例えば第１図に示した２セ
ル構造の電界効果トランジスタの片方のセルだけ
を使つて増幅器を構成する必要が生ずることがあ
る。このような場合にも部分的な接地インダクタ
ンスの大きさの不揃いから、各ソース電極におけ
る、電磁波位相に食い違いが生じ、前述したよう
に利得、出力電力の低下の原因となつていた。
に要求される出力電力によつては１チツプ上に構
成されたマルチセル構造の高出力電界効果トラン
ジスタの一部のセル、例えば第１図に示した２セ
ル構造の電界効果トランジスタの片方のセルだけ
を使つて増幅器を構成する必要が生ずることがあ
る。このような場合にも部分的な接地インダクタ
ンスの大きさの不揃いから、各ソース電極におけ
る、電磁波位相に食い違いが生じ、前述したよう
に利得、出力電力の低下の原因となつていた。
本発明の目的は前記従来の問題点を解決せしめ
た新規な超高周波高出力電界効果トランジスタを
提供することにある。
た新規な超高周波高出力電界効果トランジスタを
提供することにある。
本発明によれば、半導体基板上に複数のゲート
電極、ソース電極、ドレイン電極を並列して設
け、前記複数のケート電極をその一端で接続した
リード、該リードより引き出されたゲート電極取
り出し端子、該ゲート電極取り出し端子の周辺部
に２分して形成されたソース電極周辺部を設けた
超高周波高出力電界効果トランジスタであつて、
前記２分して形成されたソース電極周辺部を金属
細線によつて接続したことを特徴とする超高周波
高出力電界効果トランジスタが得られる。
電極、ソース電極、ドレイン電極を並列して設
け、前記複数のケート電極をその一端で接続した
リード、該リードより引き出されたゲート電極取
り出し端子、該ゲート電極取り出し端子の周辺部
に２分して形成されたソース電極周辺部を設けた
超高周波高出力電界効果トランジスタであつて、
前記２分して形成されたソース電極周辺部を金属
細線によつて接続したことを特徴とする超高周波
高出力電界効果トランジスタが得られる。
以下、本発明の実施例を図面を用いて詳述す
る。
る。
第２図は本発明の一実施例である超高周波高出
力電界効果トランジスタを説明するためのゲート
電極取り出し端子周辺部の拡大図である。他の部
分は第１図の従来例と同じである。図においてゲ
ート電極取り出し端子８により図中の，の領
域に分けられた半絶縁性基板上のソース電極周辺
部１０は金属細線１３によつて電気的に接続され
る。金属細線１３は材料として金を選ぶことによ
り熱圧着法により容易に接続できる。
力電界効果トランジスタを説明するためのゲート
電極取り出し端子周辺部の拡大図である。他の部
分は第１図の従来例と同じである。図においてゲ
ート電極取り出し端子８により図中の，の領
域に分けられた半絶縁性基板上のソース電極周辺
部１０は金属細線１３によつて電気的に接続され
る。金属細線１３は材料として金を選ぶことによ
り熱圧着法により容易に接続できる。
本実施例によれば複数のソース電極４の位相
は、前記ソース電極周辺部の領域，が前記金
属細線１３により電気的に接続されるため、ほぼ
同相にそろえられる。従つて出力電力の有効な合
成、入力電力の同一位相による入力が実現でき、
利得特性、出力特性の優れたトランジスタが実現
できる。
は、前記ソース電極周辺部の領域，が前記金
属細線１３により電気的に接続されるため、ほぼ
同相にそろえられる。従つて出力電力の有効な合
成、入力電力の同一位相による入力が実現でき、
利得特性、出力特性の優れたトランジスタが実現
できる。
さらに本実施例においては該電界効果トランジ
スタチツプが製作された後、マイクロ波集積回路
として実装された後でも、出力特性、利得特性を
測定し、その特性の調整のため、金属細線１３に
よるソース電極周辺部１０の接続を行なうことが
容易にできるという大きな利点がある。
スタチツプが製作された後、マイクロ波集積回路
として実装された後でも、出力特性、利得特性を
測定し、その特性の調整のため、金属細線１３に
よるソース電極周辺部１０の接続を行なうことが
容易にできるという大きな利点がある。
すなわち、該トランジスタチツプの製造時に、
前記ソース電極周辺部１０を、例えば絶縁膜を介
した金属交差配線により接続するといつた煩雑な
工程を必要としないため、トランジスタ製造工程
が簡単になり、また該トランジスタ・チツプ実装
後にマイクロ波帯における出力特性、利得特性の
測定を行ない、特性の劣化が著しい時だけ、金属
細線の接続を熱圧着法で行えばよいということに
なる。
前記ソース電極周辺部１０を、例えば絶縁膜を介
した金属交差配線により接続するといつた煩雑な
工程を必要としないため、トランジスタ製造工程
が簡単になり、また該トランジスタ・チツプ実装
後にマイクロ波帯における出力特性、利得特性の
測定を行ない、特性の劣化が著しい時だけ、金属
細線の接続を熱圧着法で行えばよいということに
なる。
第１図は従来から用いられている典型的な超高
周波高出力電界効果トランジスタの模式図、第２
図は本発明の実施例を説明するためのゲート電極
取り出し端子周辺部拡大図である。図において１
は超高周波高出力電界効果トランジスタチツプ、
２は半導体能動層、３，４，５は半導体能動層上
に設けられた、それぞれゲート電極、ソース電
極、ドレイン電極、６は前記能動層２とゲート電
極３を被う絶縁膜、７は複数の前記ゲート電極の
一端を接続するリード、８はゲート電極取り出し
端子、９は半絶縁性基板上に形成されるドレイン
電極取り出し端子、１０は前記ゲート電極取り出
し端子８の周辺部にパターン形成された、半絶縁
性基板上のソース電極周辺部、１１は接地面、１
２は前記電界効果トランジスタチツプ側部を被う
金属被膜、１３は金属細線、１４はソース電極取
り出し口である。また図中は該電界効果トラン
ジスタチツプ側部、，は前記ゲート電極取り
出し端子８により２分された前記半絶縁性基板上
のソース電極周辺部１０の各々を示す。
周波高出力電界効果トランジスタの模式図、第２
図は本発明の実施例を説明するためのゲート電極
取り出し端子周辺部拡大図である。図において１
は超高周波高出力電界効果トランジスタチツプ、
２は半導体能動層、３，４，５は半導体能動層上
に設けられた、それぞれゲート電極、ソース電
極、ドレイン電極、６は前記能動層２とゲート電
極３を被う絶縁膜、７は複数の前記ゲート電極の
一端を接続するリード、８はゲート電極取り出し
端子、９は半絶縁性基板上に形成されるドレイン
電極取り出し端子、１０は前記ゲート電極取り出
し端子８の周辺部にパターン形成された、半絶縁
性基板上のソース電極周辺部、１１は接地面、１
２は前記電界効果トランジスタチツプ側部を被う
金属被膜、１３は金属細線、１４はソース電極取
り出し口である。また図中は該電界効果トラン
ジスタチツプ側部、，は前記ゲート電極取り
出し端子８により２分された前記半絶縁性基板上
のソース電極周辺部１０の各々を示す。
Claims (1)
- １ 半導体基板上に複数のゲート電極、ソース電
極、ドレイン電極を並列して設け、前記複数のゲ
ート電極をその一端で接続したリード、該リード
より引き出されたゲート電極取り出し端子、該ゲ
ート電極取り出し端子の周辺部に２分して形成さ
れたソース電極周辺部を設けた超高周波高出力電
界効果トランジスタであつて、前記２分して形成
されたソース電極周辺部を金属細線によつて接続
したことを特徴とする超高周波高出力電界効果ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP854480A JPS56120168A (en) | 1980-01-28 | 1980-01-28 | Extrahigh frequency high output field-effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP854480A JPS56120168A (en) | 1980-01-28 | 1980-01-28 | Extrahigh frequency high output field-effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56120168A JPS56120168A (en) | 1981-09-21 |
| JPH0116026B2 true JPH0116026B2 (ja) | 1989-03-22 |
Family
ID=11696077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP854480A Granted JPS56120168A (en) | 1980-01-28 | 1980-01-28 | Extrahigh frequency high output field-effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56120168A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084094B2 (ja) * | 1988-03-03 | 1996-01-17 | 日本電気株式会社 | 電界効果トランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5393788A (en) * | 1977-01-26 | 1978-08-17 | Mitsubishi Electric Corp | Production of semiconductor device |
-
1980
- 1980-01-28 JP JP854480A patent/JPS56120168A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5393788A (en) * | 1977-01-26 | 1978-08-17 | Mitsubishi Electric Corp | Production of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56120168A (en) | 1981-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7952434B2 (en) | Semiconductor device | |
| US6177834B1 (en) | Output matched LDMOS power transistor device | |
| US6492667B2 (en) | Radio frequency semiconductor apparatus | |
| US6414387B1 (en) | Semiconductor device including a chip having high-frequency circuit blocks | |
| JP2017103678A (ja) | 高周波半導体増幅器 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JP2996641B2 (ja) | 高周波半導体装置及びその製造方法 | |
| JPH11238851A (ja) | 集積回路装置およびそれを用いた通信機 | |
| US9472497B2 (en) | Semiconductor device | |
| US11069634B2 (en) | Amplifier and amplification apparatus | |
| JPH0116026B2 (ja) | ||
| US11929317B2 (en) | Capacitor networks for harmonic control in power devices | |
| JP2007081124A (ja) | 半導体装置 | |
| JPH04130653A (ja) | 樹脂封止型半導体装置 | |
| JPH10163353A (ja) | マイクロ波デバイス用パッケージ | |
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JP4164013B2 (ja) | 半導体装置 | |
| JP2711801B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09232334A (ja) | 化合物半導体装置 | |
| JPH07142626A (ja) | 半導体装置 | |
| WO1998012751A1 (fr) | Dispositif haute frequence a circuit integre et son procede de fabrication | |
| JP2002110737A (ja) | フリップチップ実装構造を持つ半導体装置 | |
| JPH09153577A (ja) | 半導体装置のフレーム構造体 | |
| JPH0621705A (ja) | 半導体装置 | |
| JPS6360923B2 (ja) |