JPH07142626A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07142626A JPH07142626A JP30605093A JP30605093A JPH07142626A JP H07142626 A JPH07142626 A JP H07142626A JP 30605093 A JP30605093 A JP 30605093A JP 30605093 A JP30605093 A JP 30605093A JP H07142626 A JPH07142626 A JP H07142626A
- Authority
- JP
- Japan
- Prior art keywords
- grounding
- main surface
- substrate
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】 （修正有）
【目的】小型で、安定した直列帰還インダクタンス量が
得られ、また、表面実装技術に適したパッケージ構造を
提供する。 【構成】（ａ）半導体基板１１と、（ｂ）該半導体基板
の一主面上に設けられた半導体増幅素子の入出力電極並
びに接地電極と、（ｃ）該半導体基板の他の主面にその
一主面が固定される金属製の接地リード３１と、（ｄ）
該接地リードの一主面にその一主面が固定され、前記半
導体基板に隣接する絶縁板２１と、（ｅ）該絶縁板の他
の主面から前記接地リード３１にまで延在する接地用導
電膜２３と、（ｆ）該絶縁板の他の主面上の接地用導電
膜と前記半導体増幅素子の接地電極とを接続する接地配
線とを含むものである。
得られ、また、表面実装技術に適したパッケージ構造を
提供する。 【構成】（ａ）半導体基板１１と、（ｂ）該半導体基板
の一主面上に設けられた半導体増幅素子の入出力電極並
びに接地電極と、（ｃ）該半導体基板の他の主面にその
一主面が固定される金属製の接地リード３１と、（ｄ）
該接地リードの一主面にその一主面が固定され、前記半
導体基板に隣接する絶縁板２１と、（ｅ）該絶縁板の他
の主面から前記接地リード３１にまで延在する接地用導
電膜２３と、（ｆ）該絶縁板の他の主面上の接地用導電
膜と前記半導体増幅素子の接地電極とを接続する接地配
線とを含むものである。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓショットキー
ゲート電界効果トランジスタなどの高い高周波利得を有
する半導体増幅素子のパッケージ構造に関するものであ
る。
ゲート電界効果トランジスタなどの高い高周波利得を有
する半導体増幅素子のパッケージ構造に関するものであ
る。
【０００２】
【従来の技術】ＧａＡｓ半導体を利用したショットキー
ゲート電界効果トランジスタ（以下、ＭＥＳＦＥＴとい
う）は、従来のシリコン半導体を用いた半導体増幅素子
よりも高周波特性が優れており、ＵＨＦ帯以上の高周波
でも高い利得を得ることができ、また、高い周波数にお
いても比較的大電力を高い効率で増幅できる。このた
め、低消費電力が要求される移動体通信機器の電力増幅
に多用されている。
ゲート電界効果トランジスタ（以下、ＭＥＳＦＥＴとい
う）は、従来のシリコン半導体を用いた半導体増幅素子
よりも高周波特性が優れており、ＵＨＦ帯以上の高周波
でも高い利得を得ることができ、また、高い周波数にお
いても比較的大電力を高い効率で増幅できる。このた
め、低消費電力が要求される移動体通信機器の電力増幅
に多用されている。
【０００３】ＭＥＳＦＥＴをＵＨＦ帯や準マイクロ波帯
（０．３〜３ＧＨｚ）で用いた場合、十分すぎる高い利
得が得られるため、ＭＥＳＦＥＴを用いた電力増幅器な
どの回路が安定に動作し難いという問題がある。これを
解決する一つの従来法として、増幅素子の接地電極とな
るＭＥＳＦＥＴのソース電極と接地電位の間に直列イン
ダクタンスを挿入することにより、回路に負帰還をかけ
ることが知られていた。（例えば、Abrie, P.L.D., "Th
e Design of Impedance-Matching Networks for Radio
Frequency and Microwave Amplifiers",ARTECH HOUSE,1
985,pp.281)
（０．３〜３ＧＨｚ）で用いた場合、十分すぎる高い利
得が得られるため、ＭＥＳＦＥＴを用いた電力増幅器な
どの回路が安定に動作し難いという問題がある。これを
解決する一つの従来法として、増幅素子の接地電極とな
るＭＥＳＦＥＴのソース電極と接地電位の間に直列イン
ダクタンスを挿入することにより、回路に負帰還をかけ
ることが知られていた。（例えば、Abrie, P.L.D., "Th
e Design of Impedance-Matching Networks for Radio
Frequency and Microwave Amplifiers",ARTECH HOUSE,1
985,pp.281)
【０００４】このような負帰還を構成する直列インダク
タンス（直列帰還インダクタンス）は、接地電極をパッ
ケージ内に接地するためのボンディングワイヤにより得
ることができる。このような直列インダクタンスを含ん
だパッケージ構造の例を図３に示す。半絶縁性ＧａＡｓ
からなる半導体基板１１の上面に設けられたＭＥＳＦＥ
Ｔを構成するソース電極１３、ドレイン電極１４および
ゲート電極１５が設けられている。半導体基板１１は金
属製の接地基板３０上に固定されている。ソース電極１
３と接地基板３０の上面を直列帰還インダクタンスとな
る接地用ボンディングワイヤ２９により直接に接続して
いる。ドレイン電極１４、ゲート電極１５は接地基板３
０上に絶縁板４１を介して固定されたドレイン用リード
４２、ゲート用リード４３にボンディングワイヤ２７、
２８により取り出されている。このパッケージによるＭ
ＥＳＦＥＴを利用すれば、負帰還により動作が安定化
し、半導体基板からの放熱にも優れる。
タンス（直列帰還インダクタンス）は、接地電極をパッ
ケージ内に接地するためのボンディングワイヤにより得
ることができる。このような直列インダクタンスを含ん
だパッケージ構造の例を図３に示す。半絶縁性ＧａＡｓ
からなる半導体基板１１の上面に設けられたＭＥＳＦＥ
Ｔを構成するソース電極１３、ドレイン電極１４および
ゲート電極１５が設けられている。半導体基板１１は金
属製の接地基板３０上に固定されている。ソース電極１
３と接地基板３０の上面を直列帰還インダクタンスとな
る接地用ボンディングワイヤ２９により直接に接続して
いる。ドレイン電極１４、ゲート電極１５は接地基板３
０上に絶縁板４１を介して固定されたドレイン用リード
４２、ゲート用リード４３にボンディングワイヤ２７、
２８により取り出されている。このパッケージによるＭ
ＥＳＦＥＴを利用すれば、負帰還により動作が安定化
し、半導体基板からの放熱にも優れる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな直列帰還インダクタンスとなる接地用ボンディング
ワイヤを用いたパッケージにおいては、以下のような課
題がある。
うな直列帰還インダクタンスとなる接地用ボンディング
ワイヤを用いたパッケージにおいては、以下のような課
題がある。
【０００６】パッケージの外形が大きい。すなわち、
直列帰還インダクタンスとなる接地用ボンディングワイ
ヤの長さは、通常、１ｍｍ程度が必要となる。半導体基
板（チップ）の大きさは数ｍｍであるので、接地基板の
長さのうち２割程度以上がボンディングワイヤのために
必要となる。とくに、比較的出力電力の小さな（ドレイ
ン損失が１Ｗ以下）場合、または、必要とする帰還イン
ダクタンスが大きい場合には、パッケージが相対的に大
型化する。
直列帰還インダクタンスとなる接地用ボンディングワイ
ヤの長さは、通常、１ｍｍ程度が必要となる。半導体基
板（チップ）の大きさは数ｍｍであるので、接地基板の
長さのうち２割程度以上がボンディングワイヤのために
必要となる。とくに、比較的出力電力の小さな（ドレイ
ン損失が１Ｗ以下）場合、または、必要とする帰還イン
ダクタンスが大きい場合には、パッケージが相対的に大
型化する。
【０００７】帰還インダクタンス量がばらつく。すな
わち、接地用ボンディングワイヤの長さは、ワイヤボン
ディングの操作条件などにより増減し、帰還インダクタ
ンス量がばらつくこととなる。比較的帰還インダクタン
ス量が小さい場合には相対的に大きなばらつきとなる。
わち、接地用ボンディングワイヤの長さは、ワイヤボン
ディングの操作条件などにより増減し、帰還インダクタ
ンス量がばらつくこととなる。比較的帰還インダクタン
ス量が小さい場合には相対的に大きなばらつきとなる。
【０００８】表面実装への適用が困難。すなわち、接
地基板とドレイン用、ゲート用リードの高さが異なるた
め、そのままでは、表面実装できない。また、実装のた
めに接地基板に対応した凹部を配線基板に設ける必要が
ある。
地基板とドレイン用、ゲート用リードの高さが異なるた
め、そのままでは、表面実装できない。また、実装のた
めに接地基板に対応した凹部を配線基板に設ける必要が
ある。
【０００９】本発明の目的は、上記の課題を解決したも
ので、小型で、安定した直列帰還インダクタンス量が得
られ、また、表面実装技術に適したパッケージ構造を提
供するものである。
ので、小型で、安定した直列帰還インダクタンス量が得
られ、また、表面実装技術に適したパッケージ構造を提
供するものである。
【００１０】
【課題を解決するための手段】本発明は、（ａ）半導体
基板と、（ｂ）該半導体基板の一主面上に設けられた半
導体増幅素子の入出力電極並びに接地電極と、（ｃ）該
半導体基板の他の主面にその一主面が固定される金属製
の接地リードと、（ｄ）該接地リードの一主面にその一
主面が固定され、前記半導体基板に隣接する絶縁板と、
（ｅ）該絶縁板の他の主面から前記接地リードにまで延
在する接地用導電膜と、（ｆ）該絶縁板の他の主面上の
接地用導電膜と前記半導体増幅素子の接地電極とを接続
する接地配線とを含むものである。
基板と、（ｂ）該半導体基板の一主面上に設けられた半
導体増幅素子の入出力電極並びに接地電極と、（ｃ）該
半導体基板の他の主面にその一主面が固定される金属製
の接地リードと、（ｄ）該接地リードの一主面にその一
主面が固定され、前記半導体基板に隣接する絶縁板と、
（ｅ）該絶縁板の他の主面から前記接地リードにまで延
在する接地用導電膜と、（ｆ）該絶縁板の他の主面上の
接地用導電膜と前記半導体増幅素子の接地電極とを接続
する接地配線とを含むものである。
【００１１】さらに、（ｇ）前記絶縁板の一主面にその
一主面が固定される金属製の入出力リードと、（ｈ）該
絶縁板の他の主面から前記入出力リードにまで延在する
入出力用導電膜と、（ｉ）該絶縁板の他の主面上の入出
力用導電膜と前記半導体増幅素子の入出力電極とを接続
する入出力配線とを含むこと、また、前記半導体基板が
半絶縁性のＧａＡｓであり、前記半導体増幅素子がショ
ットキーゲート電界効果トランジスタであることが望ま
しい。
一主面が固定される金属製の入出力リードと、（ｈ）該
絶縁板の他の主面から前記入出力リードにまで延在する
入出力用導電膜と、（ｉ）該絶縁板の他の主面上の入出
力用導電膜と前記半導体増幅素子の入出力電極とを接続
する入出力配線とを含むこと、また、前記半導体基板が
半絶縁性のＧａＡｓであり、前記半導体増幅素子がショ
ットキーゲート電界効果トランジスタであることが望ま
しい。
【００１２】
【作用及び効果】本発明によれば、直列帰還インダクタ
ンスとして、半導体基板に隣接した絶縁板の表面に設け
られた接地用導電膜を利用することができる。このた
め、接地配線を長くすることなく、必要とするインダク
タンスを得ることができる。したがって、パッケージを
小型化することが可能となり、同時に、接地配線の敷設
に伴うインダクタンスのバラツキを抑えることができ再
現性の高い、安定な動作が可能となる。
ンスとして、半導体基板に隣接した絶縁板の表面に設け
られた接地用導電膜を利用することができる。このた
め、接地配線を長くすることなく、必要とするインダク
タンスを得ることができる。したがって、パッケージを
小型化することが可能となり、同時に、接地配線の敷設
に伴うインダクタンスのバラツキを抑えることができ再
現性の高い、安定な動作が可能となる。
【００１３】加えて、入出力電極並びに接地電極をその
近傍に設けられた導電膜を介して、それらの電極とは逆
側に設けられた入出力リード並びに接地リードに接続し
ているので、簡単な製造工程により表面実装に適したパ
ッケージ構造を構成できる。
近傍に設けられた導電膜を介して、それらの電極とは逆
側に設けられた入出力リード並びに接地リードに接続し
ているので、簡単な製造工程により表面実装に適したパ
ッケージ構造を構成できる。
【００１４】
【実施例】本発明の一実施例であるＭＥＳＦＥＴの平面
図である図１とその断面図である図２を用いて以下詳細
に説明する。
図である図１とその断面図である図２を用いて以下詳細
に説明する。
【００１５】まず、１．２ＧＨｚ電力増幅用のＭＥＳＦ
ＥＴ素子１０を作製する。矩形（長辺０．９ｍｍ、短辺
０．７ｍｍ）の半絶縁性のＧａＡｓからなる半導体基板
１１（厚さ０．１ｍｍ）の表面に活性層１２をイオン注
入法により形成する。この活性層１２上にオーミック電
極からなるソース電極１３およびドレイン電極１４を形
成し、これらの間の活性層１２にショットキー接合する
Ｔｉ／Ｐｔからなるゲート電極１５を形成する。これら
の電極は、それぞれのボンディングパッド部分１６、１
７、１８を含み、くし型構造に配置されている。ゲート
長１μｍ、ゲート幅は１本当たり０．２ｍｍを１０本並
列に接続しており、飽和ドレイン電流５００ｍＡであ
る。ソース電極１３とゲート電極１５は空中配線による
交差部分があり、すべてのソース電極１３とゲート電極
１５は、半導体基板１１上でそれぞれ相互に接続されて
いる。なお、半導体基板１１の裏面は、Ｔｉ／Ａｕの裏
面金属層１９で被われている。
ＥＴ素子１０を作製する。矩形（長辺０．９ｍｍ、短辺
０．７ｍｍ）の半絶縁性のＧａＡｓからなる半導体基板
１１（厚さ０．１ｍｍ）の表面に活性層１２をイオン注
入法により形成する。この活性層１２上にオーミック電
極からなるソース電極１３およびドレイン電極１４を形
成し、これらの間の活性層１２にショットキー接合する
Ｔｉ／Ｐｔからなるゲート電極１５を形成する。これら
の電極は、それぞれのボンディングパッド部分１６、１
７、１８を含み、くし型構造に配置されている。ゲート
長１μｍ、ゲート幅は１本当たり０．２ｍｍを１０本並
列に接続しており、飽和ドレイン電流５００ｍＡであ
る。ソース電極１３とゲート電極１５は空中配線による
交差部分があり、すべてのソース電極１３とゲート電極
１５は、半導体基板１１上でそれぞれ相互に接続されて
いる。なお、半導体基板１１の裏面は、Ｔｉ／Ａｕの裏
面金属層１９で被われている。
【００１６】次に、パッケージ２０を用意する。パッケ
ージ２０は、絶縁基板２１とそれにろう付けされた、接
地リード３１、ドレイン用リード３２およびゲート用リ
ード３３などから構成されている。絶縁基板２１は、半
導体基板１１が収められる領域に対応した開口２２を有
するアルミナセラミックからなり、その厚さは０．４ｍ
ｍである。絶縁基板２１の表面にはめっき金層により接
地用導電層２３、ドレイン用導電層２４およびゲート用
導電層２５がおもて面から裏面へ開口２２の外側を沿っ
て連続している。また、接地用導電層２３は、裏面の開
口２２の周りにも延びている。開口２２の対向する２つ
の短辺２２ａに接地用導電層２３があり、他の長辺２２
ｂにはドレイン用導電層２４およびゲート用導電層２５
がそれぞれ設けられている。
ージ２０は、絶縁基板２１とそれにろう付けされた、接
地リード３１、ドレイン用リード３２およびゲート用リ
ード３３などから構成されている。絶縁基板２１は、半
導体基板１１が収められる領域に対応した開口２２を有
するアルミナセラミックからなり、その厚さは０．４ｍ
ｍである。絶縁基板２１の表面にはめっき金層により接
地用導電層２３、ドレイン用導電層２４およびゲート用
導電層２５がおもて面から裏面へ開口２２の外側を沿っ
て連続している。また、接地用導電層２３は、裏面の開
口２２の周りにも延びている。開口２２の対向する２つ
の短辺２２ａに接地用導電層２３があり、他の長辺２２
ｂにはドレイン用導電層２４およびゲート用導電層２５
がそれぞれ設けられている。
【００１７】絶縁基板２１の裏側に開口２２をふさぐよ
うに接地リード３１が接地用導電層２３にろう付けされ
ている。また、ドレイン用リード３２およびゲート用リ
ード３３がドレイン用導電層２４およびゲート用導電層
２５にろう付けされている。これらのリードは、Ｆｅ−
Ｎｉ−Ｃｏ合金、厚さ０．１５ｍｍからなり、回路との
接続のために絶縁基板２１から突出する部分があり、各
リード３１、３２、３３の裏側は、表面実装に適するよ
うに同一平面となっている。ろう付けは、Ａｇ−Ｃｕな
どの比較的高温の融点を持つろう剤により行われ、リー
ドの材質はろう付けが可能であり、熱伝導性のよい材料
を用いることができる。なお、絶縁板としては、絶縁基
板２１を分割した構造にすることもできる。しかし、分
割されない絶縁基板２１を用いることでパッケージ２０
の機械的強度を絶縁基板２１により維持することができ
るため接地リード３１の厚さを薄くすることができ、半
導体基板１１からの放熱効率を高めることが可能であ
る。
うに接地リード３１が接地用導電層２３にろう付けされ
ている。また、ドレイン用リード３２およびゲート用リ
ード３３がドレイン用導電層２４およびゲート用導電層
２５にろう付けされている。これらのリードは、Ｆｅ−
Ｎｉ−Ｃｏ合金、厚さ０．１５ｍｍからなり、回路との
接続のために絶縁基板２１から突出する部分があり、各
リード３１、３２、３３の裏側は、表面実装に適するよ
うに同一平面となっている。ろう付けは、Ａｇ−Ｃｕな
どの比較的高温の融点を持つろう剤により行われ、リー
ドの材質はろう付けが可能であり、熱伝導性のよい材料
を用いることができる。なお、絶縁板としては、絶縁基
板２１を分割した構造にすることもできる。しかし、分
割されない絶縁基板２１を用いることでパッケージ２０
の機械的強度を絶縁基板２１により維持することができ
るため接地リード３１の厚さを薄くすることができ、半
導体基板１１からの放熱効率を高めることが可能であ
る。
【００１８】その後、パッケージ２０にＭＥＳＦＥＴ素
子１０を収める。絶縁基板の開口２２内に半導体基板１
１をエポキシ樹脂系接着剤により固定する。この際のダ
イボンダーのコレット（半導体基板１１をパッケージ２
０内に位置決めし保持するための治具）の外形により絶
縁基板の開口２２の内寸法が決められる。半導体基板１
１上の各電極のボンディングパッド部分１６、１７、１
８と絶縁基板２１の表面側の接地用電導層２３、ドレイ
ン用電導層２４、ゲート用電導層２５との間をそれぞれ
を直径２５μｍの金線からなるソース用ボンディングワ
イヤ２６、ドレイン用ボンディングワイヤ２７、ゲート
用ボンディングワイヤ２８により接続する。ソース用ボ
ンディングワイヤ２７は、左右にぞれぞれ一本ずつ長さ
約０．５ｍｍであり、ドレイン用、ゲート用ボンディン
グワイヤ２７、２８は、それぞれ２本ずつである。
子１０を収める。絶縁基板の開口２２内に半導体基板１
１をエポキシ樹脂系接着剤により固定する。この際のダ
イボンダーのコレット（半導体基板１１をパッケージ２
０内に位置決めし保持するための治具）の外形により絶
縁基板の開口２２の内寸法が決められる。半導体基板１
１上の各電極のボンディングパッド部分１６、１７、１
８と絶縁基板２１の表面側の接地用電導層２３、ドレイ
ン用電導層２４、ゲート用電導層２５との間をそれぞれ
を直径２５μｍの金線からなるソース用ボンディングワ
イヤ２６、ドレイン用ボンディングワイヤ２７、ゲート
用ボンディングワイヤ２８により接続する。ソース用ボ
ンディングワイヤ２７は、左右にぞれぞれ一本ずつ長さ
約０．５ｍｍであり、ドレイン用、ゲート用ボンディン
グワイヤ２７、２８は、それぞれ２本ずつである。
【００１９】以上の本実施例は、従来技術と同等の簡便
な工程により作製できる。その外寸は、半導体基板の大
きさとほぼ同じ大きさとすることができる。また、直列
帰還インダクタンスの大半は、接地用導電膜により達成
されるので再現性が高く、同時に、そのボンディングワ
イヤは、短くでき、また、同じ程度の高さにボンディン
グするため長さの再現性も高い。
な工程により作製できる。その外寸は、半導体基板の大
きさとほぼ同じ大きさとすることができる。また、直列
帰還インダクタンスの大半は、接地用導電膜により達成
されるので再現性が高く、同時に、そのボンディングワ
イヤは、短くでき、また、同じ程度の高さにボンディン
グするため長さの再現性も高い。
【００２０】本発明は上述の実施例に限定されるもので
はなく種々の態様が可能である。例えば、半導体装置の
耐環境性を向上するために絶縁基板のおもて側に蓋など
を設けて半導体基板を密閉する構造としてもよい。接地
用導電膜は、他の導電膜よりも細くすることで直列帰還
インダクタンスを増やすこともでき、さらに導電膜の形
状を蛇行させる、スリットをいれるなどして電気長を長
くしてもよい。半導体基板が載せられる接地リード部分
を金属とし、他の外部配線と接続するための他のリード
として、絶縁基板上の設けられた導電膜自体を用いるこ
ともできる。また、半導体素子として半導体基板に導電
性のＳｉ基板を用いた場合にも接地リードと半導体基板
の間にＢｅＯなどの絶縁物を介すこともできる。
はなく種々の態様が可能である。例えば、半導体装置の
耐環境性を向上するために絶縁基板のおもて側に蓋など
を設けて半導体基板を密閉する構造としてもよい。接地
用導電膜は、他の導電膜よりも細くすることで直列帰還
インダクタンスを増やすこともでき、さらに導電膜の形
状を蛇行させる、スリットをいれるなどして電気長を長
くしてもよい。半導体基板が載せられる接地リード部分
を金属とし、他の外部配線と接続するための他のリード
として、絶縁基板上の設けられた導電膜自体を用いるこ
ともできる。また、半導体素子として半導体基板に導電
性のＳｉ基板を用いた場合にも接地リードと半導体基板
の間にＢｅＯなどの絶縁物を介すこともできる。
【図１】実施例であるＭＥＳＦＥＴの平面図である。
【図２】実施例であるＭＥＳＦＥＴの断面図である。
【図３】従来技術によるパッケージ構造を説明するため
の図である。
の図である。
１０ ＭＥＳＦＥＴ素子 １１ 半導体基板 １２ 活性層 １３ ソース電極 １４ ドレイン電極 １５ ゲート電極 １６、１７、１８ ボンディングパッド部分 １９ 裏面金属層 ２０ パッケージ ２１ 絶縁基板 ２２ 開口 ２３ 接地用導電層 ２４ ドレイン用導電層 ２５ ゲート用導電層 ２６ ソース用ボンディングワイヤ ２７ ドレイン用ボンディングワイヤ ２８ ゲート用ボンディングワイヤ ３１ 接地リード ３２ ドレイン用リード ３３ ゲート用リード
Claims (3)
- 【請求項１】 （ａ）半導体基板と、 （ｂ）該半導体基板の一主面上に設けられた半導体増幅
素子の入出力電極並びに接地電極と、 （ｃ）該半導体基板の他の主面にその一主面が固定され
る金属製の接地リードと、 （ｄ）該接地リードの一主面にその一主面が固定され、
前記半導体基板に隣接する絶縁板と、 （ｅ）該絶縁板の他の主面から前記接地リードにまで延
在する接地用導電膜と、 （ｆ）該絶縁板の他の主面上の接地用導電膜と前記半導
体増幅素子の接地電極とを接続する接地配線とを含むこ
とを特徴とする半導体装置。 - 【請求項２】 （ｇ）前記絶縁板の一主面にその一主面
が固定される金属製の入出力リードと、 （ｈ）該絶縁板の他の主面から前記入出力リードにまで
延在する入出力用導電膜と、 （ｉ）該絶縁板の他の主面上の入出力用導電膜と前記半
導体増幅素子の入出力電極とを接続する入出力配線とを
含むことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記半導体基板が半絶縁性のＧａＡｓで
あり、前記半導体増幅素子がショットキーゲート電界効
果トランジスタであることを特徴とする請求項１乃至２
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30605093A JPH07142626A (ja) | 1993-11-12 | 1993-11-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30605093A JPH07142626A (ja) | 1993-11-12 | 1993-11-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142626A true JPH07142626A (ja) | 1995-06-02 |
Family
ID=17952456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30605093A Pending JPH07142626A (ja) | 1993-11-12 | 1993-11-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506802B1 (ko) * | 1998-05-20 | 2005-10-14 | 삼성전자주식회사 | 모오스 트랜지스터 패키지 |
| JP2011165720A (ja) * | 2010-02-04 | 2011-08-25 | Opnext Japan Inc | 電子機器 |
-
1993
- 1993-11-12 JP JP30605093A patent/JPH07142626A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506802B1 (ko) * | 1998-05-20 | 2005-10-14 | 삼성전자주식회사 | 모오스 트랜지스터 패키지 |
| JP2011165720A (ja) * | 2010-02-04 | 2011-08-25 | Opnext Japan Inc | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US20070296077A1 (en) | Semiconductor component and method of manufacture | |
| JPH07142626A (ja) | 半導体装置 | |
| JP2991168B2 (ja) | 半導体装置およびその製造方法 | |
| JP2755250B2 (ja) | 半導体集積回路 | |
| JP2010186959A (ja) | 半導体パッケージおよびその作製方法 | |
| EP1156528B1 (en) | Electric connection structure for electronic power devices and method of connection | |
| JPH10321762A (ja) | 半導体装置 | |
| JP2711801B2 (ja) | 半導体装置およびその製造方法 | |
| JP7332130B2 (ja) | 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置 | |
| JP2001308226A (ja) | 半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JPH09153577A (ja) | 半導体装置のフレーム構造体 | |
| JPH05166848A (ja) | 半導体装置 | |
| JPH04116836A (ja) | マイクロ波半導体装置 | |
| JP2789484B2 (ja) | 半導体装置 | |
| JPH05152876A (ja) | 電力リミツテイング素子 | |
| JP2520584B2 (ja) | 半導体装置 | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| JPH0449259B2 (ja) | ||
| JPS6217394B2 (ja) | ||
| JPS58101465A (ja) | 電界効果トランジスタ | |
| JPS63229725A (ja) | 半導体装置 | |
| JPS5910075B2 (ja) | 電界効果型トランジスタ | |
| JPH07231051A (ja) | マイクロ波集積回路用外囲器 |