KR100506802B1 - 모오스 트랜지스터 패키지 - Google Patents

모오스 트랜지스터 패키지 Download PDF

Info

Publication number
KR100506802B1
KR100506802B1 KR1019980018186A KR19980018186A KR100506802B1 KR 100506802 B1 KR100506802 B1 KR 100506802B1 KR 1019980018186 A KR1019980018186 A KR 1019980018186A KR 19980018186 A KR19980018186 A KR 19980018186A KR 100506802 B1 KR100506802 B1 KR 100506802B1
Authority
KR
South Korea
Prior art keywords
mos transistor
drain
terminal
lead
die pad
Prior art date
Application number
KR1019980018186A
Other languages
English (en)
Other versions
KR19990085637A (ko
Inventor
전병석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980018186A priority Critical patent/KR100506802B1/ko
Publication of KR19990085637A publication Critical patent/KR19990085637A/ko
Application granted granted Critical
Publication of KR100506802B1 publication Critical patent/KR100506802B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 모오스 트랜지스터 패키지에 관한 것으로, 드레인 전류의 양호한 공급을 유도하여 드레인 소스간 온저항을 낮추기 위하여, 상부면에 소스 단자, 게이트 단자 및 드레인 단자가 형성되고, 하부면에 드레인 단자와 연결된 드레인 영역을 갖는 모오스 트랜지스터가 은-에폭시 접착제에 의해 리드 프레임의 다이 패드에 부착되고, 모오스 트랜지스터의 각 단자는 리드 프레임의 리드와 각기 본딩 와이어에 의해 전기적으로 접속된 구조를 갖는 모오스 트랜지스터 패키지를 제공한다. 특히, 드레인 전류(Id)가 본딩 와이어를 통하여 리드에서 드레인 단자로 직접 흐르기 때문에, 은-에폭시 접착제로 흐르는 전기적 저항을 최소화하여 드레인 전류(Id)의 양호한 흐름을 확보할 수 있다. 즉, 드레인 전류(Id)의 손실을 막을 수 있기 때문에, 드레인-소스간 온 저항(Rds)값을 낮출 수 있다.

Description

모오스 트랜지스터 패키지{MOS transistor package}
본 발명은 모오스 트랜지스터 패키지에 관한 것으로, 더욱 상세하게는 드레인 전류의 양호의 흐름을 유도하여 드레인-소스간 온저항을 감소시킬 수 있는 모오스 트랜지스터 패키지에 관한 것이다.
모오스(MOS; Metal Oxide semiconductor) 트랜지스터는 전계효과 트랜지스터(Field Effect Transistor; FET)의 일종으로, 게이트 전압에 의해 게이트 지역에 형성된 전장으로 동작하는 소자이다. 모오스 트랜지스터에서는 전장이 채널(channel)을 형성해 소오스와 드레인 사이에 전류가 흐르게 된다. 즉, 모오스 트랜지스터는 바이폴라 트랜지스터(bipolar Transistor)와 마찬가지로 바이어스 전압(bias voltage)이 인가되었을 때 동작상태가 된다. 최근 모오스 트랜지스터는 고속 스위치용이 많이 상품화되어 있으나 온/오프(ON/OFF)로 사용할 경우는 게이트 바이어스 전압(gate bias voltage)이 플러스(+) 상태와 제로(0) 및 마이너스(-) 상태에서 사용된다. 온(ON) 상태일 때를 고려하면, 바이폴라 트랜지스터의 콜렉터-에미터(Collector-Emitter)간 포화 전압에 해당되는 것이 드레인-소오스간 온저항(Rds)이다. 드레인-소오스간 온저항은 외부에서 게이트-소스간 전압(Vgs)을 인가했을 때 드레인-소스간 전압 변화량(ΔVgs)을 드레인 전류 변화량(ΔIs)으로 나누어서 산출되는 값이다. 수식으로 표현하면, Rds=ΔΔ이다. 한편, 최근에는 낮은 드레인-소오스간 온저항을 갖는 모오스 트랜지스터의 요구가 증가하고 있다.
여기서, 모오스 트랜지스터가 실장된 패키지를 모오스 트랜지스터 패키지(MOS transistor package)라 한다.
도 1은 종래 기술에 따른 모오스 트랜지스터 패키지용 리드 프레임(10)을 나타내는 평면도이고, 도 2는 도 1의 2-2선 단면도이다. 그리고, 도 3은 도 1의 리드 프레임(10)을 이용한 모오스 트랜지스터 패키지(20)를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 리드 프레임(10; lead frame)은 모오스 트랜지스터가 실장되는 다이 패드(12; die pad)와, 다이 패드(12)의 양측에 배열된 리드(14; lead)를 갖는다. 리드(14)는 다이 패드(12)의 일측에 소정의 간격을 두고 배열되는 복수의 본딩 리드(15, 17; bonding lead)와, 다이 패드(12)의 타측에 다이 패드(12)와 연결되어 소정의 간격을 두고 배열된 복수의 연결 리드(13; connect lead)로 이루어져 있다. 여기서, 본딩 리드(15, 17)는 다이 패드(12)에 실장되는 모오스 트랜지스터의 소스 단자(source terminal) 및 게이트 단자(gate terminal)와 연결되며, 연결 리드(13)는 모오스 트랜지스터의 드레인 영역(drain area)과 연결된다. 리드(14)는 양측에 각기 4개씩 형성된다.
그리고, 다이 패드(12)는 연결 리드(13)에 대하여 하향 단차지게 형성되며, 도면 부호 16은 단차면을 가리킨다.
도 3을 참조하면, 모오스 트랜지스터 패키지(20)는 리드 프레임의 다이 패드(12)에 모오스 트랜지스터(25)의 하부면이 은-에폭시 접착제(21; Ag-epoxy adhesive)에 의해 부착된다. 모오스 트랜지스터(25)는 상부면에 소스 단자(27) 및 게이트 단자(29)가 형성된다. 소스 단자(27) 및 게이트 단자(29)는 본딩 리드(15, 17)와 각기 본딩 와이어(23; bonding wire)에 의해 전기적으로 연결된다. 모오스 트랜지스터(25)와, 본딩 와이어(23)로 연결된 본딩 리드(15, 17)의 일부분과 연결 리드(13)의 일 부분이 액상의 봉지수지(mold resin)에 몰딩되어 패키지 몸체(24)를 형성한다. 여기서, 모오스 트랜지스터(25)의 하부면이 드레인 영역으로 은-에폭시 접착제(21)에 의해 다이 패드(12)와 연결된 연결 리드(13)와 전기적으로 연결된다. 그리고, 패키지 몸체(24)에 대하여 외부로 돌출된 리드(14) 부분은 외부 전자 장치의 실장 형태에 맞게 절곡된다. 도면부호 15는 소스 단자(27)와 연결되는 본딩 리드이며, 도면부호 17은 게이트 단자(17)와 연결되는 본딩 리드이다.
이와 같은 구조를 갖는 모오스 트랜지스터 패키지(20)는, 게이트-소스간 전압(Vgs)을 인가했을 때, 드레인 전류(Id)가 연결 리드(13), 다이 패드(12) 및 은-에폭시 접착제(21)를 통하여 드레인 영역을 지나 소스 단자(27)로 흐르게 된다. 따라서, 모오스 트랜지스터(25)와 다이 패드(12) 사이의 은-에폭시 접착제(21)에 보이드(void)가 생기거나, 은-에폭시 접착제(21)가 다이 패드(12) 밖으로 흘러내리거나 접착력이 떨어질 경우 드레인 전류(Id)의 흐름에 영향을 주어 드레인 전류(Id)량이 감소되어 드레인-소스간 온저항(Rds)을 증가시키는 요소로 작용할 수 있다.
따라서, 본 발명의 목적은 드레인 전류(Id)의 흐름을 양호하게 유지하여 드레인-소스간 온저항(Rds)을 감소시킬 수 있는 모오스 트랜지스터 패키지를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 상부면에 게이트 단자, 소스 단자 및 드레인 단자가 형성되며, 하부면에 드레인 단자와 연결된 드레인 영역으로 형성된 모오스 트랜지스터와, 상부면에 모오스 트랜지스터의 하부면이 기계적인 접속에 의해 전기적으로 연결된 다이 패드와, 다이 패드의 양측에 형성되어 있으며, 게이트 단자, 소스 단자 및 드레인 단자와 각기 전기적으로 연결된 리드 및 모오스 트랜지스터와 리드의 전기적 접속 부분을 봉지하여 형성된 패키지 몸체를 포함하는 것을 모오스 트랜지스터 패키지를 제공한다. 특히, 본 발명의 모오스 트랜지스터 패키지는 모오스 트랜지스터의 드레인 단자와 리드가 본딩 와이어에 의해 전기적으로 연결되는 것을 특징으로 한다.
본 발명에 따른 리드는 다이 패드의 일측에 소정의 간격을 두고 배열되는 복수의 본딩 리드와, 다이 패드의 타측에 다이 패드와 연결되어 소정의 간격을 두고 배열된 복수의 연결 리드를 포함하다. 특히, 연결 리드는 다이 패드에 대하여 적어도 한 번 이상의 상향 단차진면을 가지며, 다이 패드에 대하여 최초로 단차진 연결 리드의 면과 드레인 단자가 본딩 와이어에 의해 전기적으로 연결되는 것을 특징으로 한다.
본 발명에 따른 모오스 트랜지스터에 있어서, 게이트 단자와 소스 단자는 본딩 리드가 형성된 쪽에 대응되는 모오스 트랜지스터의 상부면에 형성되며, 드레인 단자는 연결 단자가 형성된 쪽에 대응되는 모오스 트랜지스터의 상부면에 형성된다.
하나의 바람직한 실시 양태에 있어서 본 발명의 리드는, 양측에 각기 4개씩 배열되며, 본딩 리드의 일측이 게이트 단자와 연결된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 실시예에 따른 모오스 트랜지스터 패키지용 리드 프레임(30)을 나타내는 평면도이고, 도 5는 도 4의 5-5선 단면도이다.
도 4 및 도 5를 참조하면, 리드 프레임(30)은 중심 부분에 모오스 트랜지스터가 실장될 다이 패드(32)가 형성된다. 리드(34)는 다이 패드(32)의 마주보는 양측에 형성된다. 리드(34)는 다이 패드(32)의 일측에 소정의 간격을 두고 배열되는 복수의 본딩 리드(35, 37)와, 다이 패드(32)의 타측에 다이 패드(32)와 연결되어 소정의 간격을 두고 배열된 복수의 연결 리드(33)로 이루어진다.
특히, 본 발명의 실시예에 따른 연결 리드(33)는 다이 패드(32)의 상부면에 대하여 이중으로 상향 단차치게 형성되며, 다이 패드(32)의 상부면에 대하여 최초로 상향 단차진 단차면(38)은 다이 패드(32)에 실장된 모오스 트랜지스터의 드레인 단자와 본딩 와이어에 의해 전기적으로 접속될 부분이다. 도면부호 36a, 36b는 단차면을 가리킨다.
도 6은 도 4의 리드 프레임(30)을 이용한 모오스 트랜지스터 패키지(40)를 나타내는 평면도이고, 도 7은 도 6의 7-7선 단면도이다. 도 6 및 도 7을 참조하면, 모오스 트랜지스터 패키지(40)는 양측에 각기 4개씩의 리드(34)를 갖는 에스오피(SOP; Small Outline Package) 유형의 반도체 칩 패키지로서, 모오스 트랜지스터(45)가 다이 패드(32)의 상부면에 은-에폭시 접착제(41)와 같은 도전성 접착제에 의해 부착된다. 모오스 트랜지스터(45)는 상부면에 소스 단자(47)와 게이트 단자(49) 및 드레인 단자(48; drain terminal)가 형성되며, 하부면을 포함한 하부 영역은 드레인 단자(48)와 연결된 드레인 영역(46)으로 형성된다. 소스 단자(47)와 게이트 단자(49)는 본딩 리드(35, 37)가 배치된 쪽에 형성되며, 드레인 단자(48)는 연결 리드(33)가 배치된 쪽에 형성된다.
모오스 트랜지스터의 소스 단자(47)와 게이트 단자(49)는 본딩 리드(35, 37)와 각기 전기적으로 연결되며, 드레인 단자(48)는 연결 리드(33)와 각기 전기적으로 연결된다. 여기서, 모오스 트랜지스터의 단자(47, 48, 49)와 리드(34)의 전기적 연결 수단으로 금 와이어와 같은 본딩 와이어(43)가 사용된다. 도면부호 35는 소스 단자(47)와 연결되는 본딩 리드를, 도면부호 37은 게이트 단자(49)와 연결되는 본딩 리드를 가리키며, 게이트 단자(49)와 연결되는 본딩 리드(37)는 게이트 단자(49)에 대응되게 가장자리쪽에 위치한다.
그리고, 모오스 트랜지스터(45)와 리드(34)의 접속 부분을 액상의 봉지수지로 봉지하여 패키지 몸체(44)를 형성한다. 패키지 몸체(44) 밖으로 돌출된 리드(34) 부분은 걸 윙 타입(gull wing type)과 같은 면실장 형태로 절곡된다.
따라서, 본 발명의 구조를 따르면, 드레인 전류(Id)가 본딩 와이어를 통하여 연결 리드에서 드레인 단자로 직접 흐르기 때문에, 은-에폭시 접착제로 흐르는 전기적 저항을 최소화하여 드레인 전류(Id)의 양호한 흐름을 확보할 수 있다. 즉, 드레인 전류(Id)의 손실을 막을 수 있기 때문에, 드레인-소스간 온 저항(Rds)값을 낮출 수 있다.
도 1은 종래 기술에 따른 모오스 트랜지스터 패키지용 리드 프레임을 나타내는 평면도,
도 2는 도 1의 2-2선 단면도,
도 3은 도 1의 리드 프레임을 이용한 모오스 트랜지스터 패키지를 나타내는 평면도,
도 4는 본 발명의 실시예에 따른 모오스 트랜지스터 패키지용 리드 프레임을 나타내는 평면도,
도 5는 도 4의 5-5선 단면도,
도 6은 도 4의 리드 프레임을 이용한 모오스 트랜지스터 패키지를 나타내는 평면도,
도 7은 도 6의 7-7선 단면도이다.
* 도면의 주요 부분에 대한 설명 *
30 : 리드 프레임 32 : 다이 패드
33 : 연결 리드 34 : 리드
35, 37 : 본딩 리드 40 : 모오스 트랜지스터 패키지
41 : 도전성 접착제 43 : 본딩 와이어
44 : 패키지 몸체 45 : 모오스 트랜지스터
46 : 드레인 영역 47 : 소스 단자
48 : 드레인 단자 49 : 게이트 단자

Claims (4)

  1. 상부면에 게이트 단자, 소스 단자 및 드레인 단자가 형성되며, 하부면에 드레인 단자와 연결된 드레인 영역으로 형성된 모오스 트랜지스터와;
    상부면에 상기 모오스 트랜지스터의 하부면이 기계적인 접속에 의해 전기적으로 연결된 다이 패드와;
    상기 다이 패드의 양측에 형성되어 있으며, 상기 게이트 단자, 소스 단자 및 드레인 단자와 각기 전기적으로 연결된 리드; 및
    상기 모오스 트랜지스터와 리드의 전기적 접속 부분을 봉지하여 형성된 패키지 몸체;를 포함하며,
    상기 리드는 상기 다이 패드의 일측에 소정의 간격을 두고 배열되는 복수의 본딩 리드와, 상기 다이 패드의 타측에 다이 패드와 연결되어 소정의 간격을 두고 배열된 복수의 연결 리드를 포함하는 것을 특징으로 하는 모오스 트랜지스터 패키지.
  2. 제 1항에 있어서, 상기 게이트 단자와 소스 단자는 상기 본딩 리드가 형성된 쪽에 대응되는 상기 모오스 트랜지스터의 상부면에 형성되며, 상기 드레인 단자는 상기 연결 리드가 형성된 쪽에 대응되는 상기 모오스 트랜지스터의 상부면에 형성된 것을 특징으로 하는 모오스 트랜지스터 패키지.
  3. 제 2항에 있어서, 상기 연결 리드는 상기 다이 패드에 대하여 적어도 한 번 이상의 상향 단차진면이 형성되어 있으며, 상기 다이 패드에 대하여 최초로 상향 단차진 연결 리드의 면과 상기 드레인 단자가 전기적으로 연결되는 것을 특징으로 하는 모오스 트랜지스터 패키지.
  4. 제 1항에 있어서, 상기 리드는 양측에 각기 4개씩 배열되며, 상기 본딩 리드의 일측이 게이트 단자와 연결되는 것을 특징으로 하는 모오스 트랜지스터 패키지.
KR1019980018186A 1998-05-20 1998-05-20 모오스 트랜지스터 패키지 KR100506802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980018186A KR100506802B1 (ko) 1998-05-20 1998-05-20 모오스 트랜지스터 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018186A KR100506802B1 (ko) 1998-05-20 1998-05-20 모오스 트랜지스터 패키지

Publications (2)

Publication Number Publication Date
KR19990085637A KR19990085637A (ko) 1999-12-15
KR100506802B1 true KR100506802B1 (ko) 2005-10-14

Family

ID=37305400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018186A KR100506802B1 (ko) 1998-05-20 1998-05-20 모오스 트랜지스터 패키지

Country Status (1)

Country Link
KR (1) KR100506802B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906386B2 (en) 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231361A (ja) * 1988-03-11 1989-09-14 Fujitsu Ltd 半導体装置
JPH04167380A (ja) * 1990-10-30 1992-06-15 Nissan Motor Co Ltd 半導体装置
JPH04199543A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置
JPH07122706A (ja) * 1993-10-25 1995-05-12 Rohm Co Ltd 保護素子付きｍｏｓ ｆｅｔ
JPH07142626A (ja) * 1993-11-12 1995-06-02 Japan Energy Corp 半導体装置
JPH0864634A (ja) * 1994-08-23 1996-03-08 Hitachi Ltd 半導体装置およびその製造方法
KR19990002288A (ko) * 1997-06-19 1999-01-15 윤종용 모스에프이티 ic와 리드프레임 및 이를 이용한 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231361A (ja) * 1988-03-11 1989-09-14 Fujitsu Ltd 半導体装置
JPH04167380A (ja) * 1990-10-30 1992-06-15 Nissan Motor Co Ltd 半導体装置
JPH04199543A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置
JPH07122706A (ja) * 1993-10-25 1995-05-12 Rohm Co Ltd 保護素子付きｍｏｓ ｆｅｔ
JPH07142626A (ja) * 1993-11-12 1995-06-02 Japan Energy Corp 半導体装置
JPH0864634A (ja) * 1994-08-23 1996-03-08 Hitachi Ltd 半導体装置およびその製造方法
KR19990002288A (ko) * 1997-06-19 1999-01-15 윤종용 모스에프이티 ic와 리드프레임 및 이를 이용한 패키지

Also Published As

Publication number Publication date
KR19990085637A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US6707138B2 (en) Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe
US8575733B2 (en) Semiconductor device
US6465875B2 (en) Semiconductor device package with plural pad lead frame
US7227198B2 (en) Half-bridge package
US6144093A (en) Commonly housed diverse semiconductor die with reduced inductance
US10698021B2 (en) Device including a compound semiconductor chip
US6633080B2 (en) Semiconductor device
JP3675603B2 (ja) 半導体装置
US10825753B2 (en) Semiconductor device and method of manufacture
US6717260B2 (en) Clip-type lead frame for source mounted die
US11217511B2 (en) Quad package with conductive clips connected to terminals at upper surface of semiconductor die
US11227819B2 (en) Cascode semiconductor device and method of manufacture
KR100506802B1 (ko) 모오스 트랜지스터 패키지
US20220102253A1 (en) Semiconductor package and method of manufacturing a semiconductor package
US4998160A (en) Substrate power supply contact for power integrated circuits
WO2022236665A1 (zh) 半导体器件
US20080036070A1 (en) Bond Wireless Package
JP2005064532A (ja) 半導体装置
JP5151537B2 (ja) パワー半導体素子
JPH1126805A (ja) 光結合型半導体リレー
KR20010081726A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee