JP2005064532A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005064532A
JP2005064532A JP2004301278A JP2004301278A JP2005064532A JP 2005064532 A JP2005064532 A JP 2005064532A JP 2004301278 A JP2004301278 A JP 2004301278A JP 2004301278 A JP2004301278 A JP 2004301278A JP 2005064532 A JP2005064532 A JP 2005064532A
Authority
JP
Japan
Prior art keywords
inner lead
wire
lead
pellet
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004301278A
Other languages
English (en)
Inventor
Naoki Fujita
直樹 藤田
Kenichi Sato
佐藤　　賢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2004301278A priority Critical patent/JP2005064532A/ja
Publication of JP2005064532A publication Critical patent/JP2005064532A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】外部抵抗分を低減させる。
【解決手段】３端子ラジアルリード形樹脂封止パッケージのパワーＭＯＳＦＥＴ４５は、ペレット１０と、樹脂封止体４４の下端面に突出された３本のアウタリード３３、３４、３５と、３本のインナリード３６、３７、３８とを備え、中央の第１インナリード３６の先端に形成されたタブ４０にペレット１０がボンディング層４１でボンディングされている。第２インナリード３７とゲート用電極パッド１９との間にはゲート用ワイヤ４２が橋絡され、タブ４０の一方の長辺に沿って配設された第３インナリード３８とソース用電極パッド２０との間には幅の広い大電流用ワイヤ４３Ｂが橋絡されている。大電流を幅の広い大電流用ワイヤで通電できるため、外部抵抗のうち殆どを占めるワイヤの電気抵抗を大幅に低減でき、全体の抵抗を低減できる。
【選択図】図７

Description

本発明は、半導体装置、特に、パッケージにおける電気抵抗（外部抵抗）の低減技術に関し、例えば、３端子ラジアルリード形樹脂封止パッケージを備えているパワートランジスタに利用して有効なものに関する。
高出力の半導体装置であるパワートランジスタは、電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。
このような高出力のパワートランジスタのパッケージとしても、３端子ラジアルリード形樹脂封止パッケージが使用されている。すなわち、３端子ラジアルリード形パッケージを備えているパワートランジスタは、パワートランジスタ回路が作り込まれ小形の平板形状に形成された半導体ペレットと、この半導体ペレットに各ワイヤによって電気的に接続された３本のインナリードと、３本のインナリードにそれぞれ連結された３本のアウタリードと、前記半導体ペレット、前記インナリード群および前記ワイヤ群を樹脂封止した樹脂封止体とを備えており、３本のアウタリードが樹脂封止体の下端面に互いに平行に整列されている。
なお、パワートランジスタを述べている文献として、特許文献１および特許文献２がある。
特開平７−１４２６７２号公報 特開平８−４６０９６号公報
従来のパワートランジスタにおいては、ワイヤの電気抵抗分、インナリードおよびアウタリードの電気抵抗分（以下、外部抵抗分という。）と、ペレット内部の抵抗分（以下、内部抵抗分という。）との合計がパワートランジスタ全体のオン抵抗になる。
ここで、内部抵抗分が大きい段階においては外部抵抗分が問題になることは殆どなかった。ところが、技術革新が進展し、内部抵抗分が小さく改善されて外部抵抗分の大きさが全体の５０％程度を越える段階になると、外部抵抗分を無視することができない状況になる。
本発明の目的は、外部抵抗分を低減することができる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
すなわち、電子回路要素が作り込まれ小形の平板形状に形成された半導体ペレットと、この半導体ペレットに各ワイヤによって電気的に接続された複数本のインナリードと、これらインナリードにそれぞれ連結された複数本のアウタリードと、前記半導体ペレット、前記インナリード群および前記ワイヤ群を封止した封止体とを備えており、前記アウタリード群が前記封止体の一辺に配列されている半導体装置において、
前記インナリード群のうち大電流用インナリードには幅の広い接続部の一端が接続されて、この接続部の他端は前記半導体ペレットの大電流用電極パッドに接続されていることを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
大電流が流れる大電流用電極パッドと大電流用インナリードとの間に幅の広い接続部を橋絡することにより、大電流を幅の広い接続部を通じて流すことができるため、外部抵抗のうち殆どを占める接続部における電気抵抗を大幅に低減することができ、半導体装置全体としての抵抗を低減させることができる。
図１は本発明の一実施の形態であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。図２以降は本発明の一実施の形態であるトランジスタの製造方法を説明するための各説明図である。
本実施の形態において、本発明に係る半導体装置は、３端子ラジアルリード形樹脂封止パッケージを備えているパワーＭＯＳＦＥＴ（以下、トランジスタという。）として構成されている。すなわち、トランジスタ４５はパワーＭＯＳＦＥＴ回路が作り込まれた半導体ペレット（以下、ペレットという。）１０と、互いに平行に整列された３本のアウタリード３３、３４、３５とを備えており、３本のアウタリード３３、３４、３５は樹脂封止体４４の下端面に整列されて外部に突出されている。中央に配置された第１アウタリード３３には第１インナリード３６が、一方の片側に配置された第２アウタリード３４には第２インナリード３７が、他方の片側に配置された第３アウタリード３５には第３インナリード３８がそれぞれ連結されており、第１インナリード３６の先端には長方形のタブ４０が支持されている。ペレット１０はタブ４０に小さめに相似する長方形に形成され、タブ４０に相似形に配置されてボンディング層４１によってボンディングされている。
第２インナリード３７はタブ４０における最寄りの短辺近傍に配置されており、ペレット１０における第２インナリード３７に臨む短辺には、小電流用電極パッドであるゲート用電極パッド１９が配置されている。第２インナリード３７とゲート用電極パッド１９との間にはゲート用ワイヤ４２が橋絡されている。第３インナリード３８はタブ４０におけるアウタリード３３、３４、３５の配列方向と直角をなす辺である一方の長辺に沿って長く配設されており、ペレット１０における第３インナリード３８に臨む長辺には、大電流用電極パッドであるソース用電極パッド２０が配置されている。第３インナリード３８とソース用電極パッド２０との間にはソース用ワイヤ４３が複数本、互いに平行に並べられ橋絡されている。
そして、以上のように構成されたトランジスタ４５は以下に述べるトランジスタの製造方法によって製造されている。
以下、本発明の一実施の形態であるトランジスタの製造方法を説明する。この説明により、前記トランジスタの構成の詳細が共に明らかにされる。
このトランジスタの製造方法においては、図２に示されているペレット１０および図３に示されている多連リードフレームが、ペレット準備工程およびリードフレーム準備工程においてそれぞれ準備される。
図２に示されているペレット１０は、トランジスタの製造工程における所謂前工程においてウエハ状態にてパワーＭＯＳＦＥＴ回路を適宜作り込まれた後に、小さい長方形の薄板形状に分断（ダイシング）されることにより、製作されたトランジスタ構造体である。このペレット１０はサブストレート１１を備えており、サブストレート１１の上にはポリシリコンによってゲート１２が下敷きシリコン酸化膜１３を介して形成されている。サブストレート１１におけるゲート１２の外側に対応するサブストレート１１の内部には半導体拡散層部としてのソース１４が形成されており、サブストレート１１にはドレイン１５が形成されている。
サブストレート１１の上にはＣＶＤ酸化膜等からなる絶縁膜１６がゲート１２およびチャンネル１４ａを有するソース１４を被覆するように形成されており、この絶縁膜１６におけるゲート１２に対向する位置にはゲート用コンタクトホール１７が１個、ゲート１２に貫通するように開設されている。また、絶縁膜１６におけるソース１４に対向する領域にはソース用コンタクトホール１８が複数個、ペレット１０の一方の長辺において長辺に沿う方向に並べられてソース１４にそれぞれ貫通するように開設されている。
ゲート用コンタクトホール１７の内部にはゲート用電極パッド１９が形成されている。複数個のソース用コンタクトホール１８の内部にはソース用電極パッド２０が形成されており、ソース用電極パッド２０は複数個のソース用コンタクトホール１８が並んだ直線の真上において長方形に一連に連結された状態になっている。ゲート用電極パッド１９およびソース用電極パッド２０は、アルミニウム材料（アルミニウムまたはその合金）がスパッタリング蒸着等の適当な手段により絶縁膜１６の上に被着された後に、写真食刻法によってパターンニングされて形成されている。つまり、絶縁膜１６の上に被着されたアルミニウム材料は各コンタクトホール１７、１８の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１９、２０はゲート１２およびソース１４とにそれぞれ電気的に接続された状態になっている。
ゲート用電極パッド１９およびソース用電極パッド２０の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜２１が被着されている。保護膜２１におけるゲート用電極パッド１９に対応する位置にはゲート用電極パッドホール（以下、ゲート用ホールという。）２２が正方形の窓孔形状に開設されており、ゲート用ホール２２はゲート用電極パッド１９よりも小さく形成され、かつ、その底においてゲート用電極パッド１９の表面を露出させるように設定されている。保護膜２１におけるソース用電極パッド２０に対応する位置にはソース用電極パッドホール（以下、ソース用ホールという。）２３が長方形の窓孔形状に開設されており、ソース用ホール２３はソース用電極パッド２０よりも小さく形成され、かつ、その底においてソース用電極パッド２０の表面を露出させるように設定されている。
他方、サブストレート１１の下面にはドレイン用電極パッド２４がアルミニウム材料を被着されて形成されており、ドレイン用電極パッド２４はドレイン１５に電気的に接続されている。
図３に示されている多連リードフレーム３０は、鉄−ニッケル合金や銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の適当な手段により一体成形されている。多連リードフレーム３０には複数の単位リードフレーム３１が一方向に１列に並設されている。
便宜上、図示および以下の説明は一単位について行われている。
単位リードフレーム３１は位置決め孔３２ａが開設された矩形の外枠（フレーム）３２を備えており、多連リードフレーム３０において、外枠３２は隣合う単位リードフレーム３１、３１同士で一体的に連結された状態になっている。単位リードフレーム（以下、リードフレームという。）３１において、外枠３２の一端辺には第１アウタリード３３、第２アウタリード３４および第３アウタリード３５が、長手方向に等間隔に配置されてそれぞれ直角方向に突設されている。第１アウタリード３３、第２アウタリード３４および第３アウタリード３５の各先端には、第１インナリード３６、第２インナリード３７および第３インナリード３８がそれぞれ一体的に連結されている。第１アウタリード３３、第２アウタリード３４および第３アウタリード３５における各インナリードとの接続部よりも外枠３２寄りの位置には、各タイバー３９がそれぞれ直角に架設されており、各タイバー３９によって隣合うアウタリード間が固定的に保持されている。
中央に配置された第１インナリード３６の先端にはタブ４０が一体的に連結されており、タブ４０はペレット１０よりも大きい長方形の平板形状に形成されている。第１インナリード３６の一方の片脇（以下、左脇とする。）に配置された第２インナリード３７の先端部は、タブ４０の最寄りの短辺に接近した位置に配されて、短く切断されている。第２インナリード３７の先端部には抜け止め部片３７ａが、第１インナリード３６側（右側）に向けて直角に突設されている。第１インナリード３６の右脇に配置された第３インナリード３８は、タブ４０の最寄り側の長辺に接近した位置に配されており、タブ４０の長辺に沿って長く延設されている。したがって、タブ４０は第３インナリード３８が片脇に配置された分だけ、第１インナリード３６の中心に対して第２インナリード３７の方へ片寄った状態になっている。第３インナリード３８の基端部には抜け止め部片３８ａが第１インナリード３６側（左側）に向けて直角に突設されている。
以上のように構成されたリードフレーム３１には前記構成に係るペレット１０が、ペレット・ボンディング工程において、リードフレーム３１のタブ４０の上にボンディング層４１によってペレット・ボンディングされる。
続いて、ワイヤ・ボンディング工程において、超音波熱圧着式ワイヤボンディング装置等のワイヤボンディング装置（図示せず）が使用されて、ペレット１０のゲート用電極パッド１９およびソース用電極パッド２０と、第２インナリード３７および第３インナリード３８との間にはゲート用ワイヤ４２および大電流用ワイヤとしての複数本のソース用ワイヤ４３が図４に示されているように橋絡される。
ペレット・ボンディング工程において、ペレット１０はタブ４０にドレイン用電極パッド２４を下に向けられて整合され、半田箔等によって形成されたボンディング層４１によってボンディングされる。この状態において、ペレット１０はタブ４０に機械的に接続された状態になるとともに、ドレイン１５がドレイン用電極パッド２４、ボンディング層４１およびタブ４０を介して第１インナリード３６および第１アウタリード３３に電気的に接続された状態になる。
ワイヤ・ボンディング工程において、ペレット１０のゲート用電極パッド１９にはゲート用ワイヤ４２の一端がボール・ボンディングされるとともに、ゲート用ワイヤ４２の他端が第２インナリード３７に第２ボンディングされる。
続いて、ペレット１０のソース用電極パッド２０にはソース用ワイヤ４３の一端がボール・ボンディングされるとともに、ソース用ワイヤ４３の他端が第３インナリード３８に第２ボンディングされる。ソース用ワイヤ４３は複数本（図示例では５本）が連続して、ソース用電極パッド２０に順次ワイヤ・ボンディングされて行く。このとき、ソース用電極パッド２０が一連の長方形に形成されているため、多少の位置ずれは吸収することができるし、ソース用ワイヤ４３の本数や線径等の仕様の変更に対処することができる。
なお、ワイヤ・ボンディング作業はゲート用ワイヤ４２を先にボンディングするに限らず、ソース用ワイヤ４３群を先にボンディングしてもよい。
また、ゲート用ワイヤ４２の橋絡方向と、ソース用ワイヤ４３群の橋絡方向とが異なっているため、ゲート用ワイヤ４２側のワイヤ・ボンディング作業と、ソース用ワイヤ４３側のワイヤ・ボンディング作業は２箇所のステーションでそれぞれ実施してもよい。このように２箇所のステーションでゲート用ワイヤ４２に対するワイヤ・ボンディング作業と、ソース用ワイヤ４３に対するワイヤ・ボンディング作業が実施される場合でも、多連リードフレーム３０の各リードフレーム３１において両方のワイヤ・ボンディング作業が同時に進行するので、作業時間の増加は起きない。
その後、樹脂封止体成形工程において、図５に示されているように、樹脂封止体４４がトランスファ成形装置（図示せず）によって成形される。
この樹脂封止体４４によって、ペレット１０、タブ４０、ボンディング層４１、ゲート用ワイヤ４２、ソース用ワイヤ４３群、第１インナリード３６、第２インナリード３７および第３インナリード３８が樹脂封止され、樹脂封止体４４の下端面から第１アウタリード３３、第２アウタリード３４および第３アウタリード３５が平行に突出された状態になる。
図示および詳細な説明は省略するが、その後、リード切断工程において、樹脂封止体４４の外側におけるリードフレーム３１の不要な部分が切断除去される。また、所望に応じて、第２アウタリード３４および第３アウタリード３５はリード成形工程において曲げ加工され、所望の形状に成形される。
前記実施の形態によれば次の効果が得られる。
1) 大電流が流れるソース用電極パッドと大電流用インナリードである第３インナリードとの間に複数本のソース用ワイヤを橋絡することにより、大電流を複数本のソース用ワイヤを通じて流すことができるため、外部抵抗のうち殆どを占めるワイヤにおける電気抵抗を大幅に低減することができ、トランジスタ全体としての抵抗を低減させることができる。
2) 複数本のソース用ワイヤは互いに平行に並べてボンディングすることができるため、製造コストの増加を回避することができる。
3) ソース用ワイヤの本数を増加することによって外部抵抗の低減が実現されるため、ゲート用ワイヤとソース用ワイヤとは同一条件のものを使用することができ、製造コストの増加を回避することができる。
図６は本発明の実施の形態２であるトランジスタを示しており、（ａ）は正面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。
本実施の形態２が前記実施の形態１と異なる点は、大電流用インナリードである第３インナリード３８Ａがタブ４０におけるアウタリード３３、３４、３５の配列方向の一辺に沿って長く配設されているとともに、ペレット１０における大電流用電極パッドであるソース用電極パッド２０Ａが第３インナリード３８Ａに臨む一辺に沿って配置されており、この第３インナリード３８Ａとソース用電極パッド２０Ａとの間に大電流用インナリードであるソース用ワイヤ４３が複数本、互いに平行に橋絡されている点にある。
本実施の形態２においても、大電流が流れるソース用電極パッド２０Ａと第３インナリード３８との間に複数本のソース用ワイヤ４３が橋絡されているため、前記実施の形態１と同様の作用および効果が奏される。
図７は本発明の実施の形態３であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。
本実施の形態３が前記実施の形態１と異なる点は、複数本のソース用ワイヤの代わりに幅の広いワイヤ４３Ｂが大電流用インナリードである第３インナリード３８と大電流用電極パッドであるソース用電極パッド２０との間に橋絡されている点にある。
本実施の形態３においても、大電流が流れるソース用電極パッド２０と第３インナリード３８との間に幅の広いワイヤ４３Ｂが橋絡されているため、前記実施の形態１と同様の作用および効果が奏される。
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、大電流用ワイヤはソース用ワイヤに設定するに限らず、ドレイン用ワイヤとして設定してもよい。
ペレットやインナリード群およびワイヤ群を封止する封止体は樹脂封止体によって構成するに限らず、気密封止体によって構成してもよい。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるパワーＭＯＳＦＥＴに適用した場合について説明したが、それに限定されるものではなく、バイポーラ・トランジスタや高出力の半導体集積回路装置（パワーＩＣ）等の半導体装置全般に適用することができる。
なお、バイポーラ・トランジスタに本発明を適用する場合は、エミッタまたはコレクタの電極パッドとインナリードとの間に複数本のワイヤまたは幅の広いワイヤが橋絡されることになる。
本発明の一実施の形態であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。 本発明の一実施の形態であるトランジスタの製造方法に使用されるペレットを示しており、（ａ）は拡大正面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う拡大断面図である。 その製造方法に使用されるリードフレームを示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。 その製造方法におけるペレット・ボンディング工程およびワイヤ・ボンディング工程後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。 同じく樹脂封止体成形工程後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。 本発明の実施の形態２であるトランジスタを示しており、（ａ）は正面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。 本発明の実施の形態３であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。
符号の説明
１０…ペレット、１１…サブストレート、１２…ゲート、１３…シリコン酸化膜、１４…ソース、１４ａ…チャンネル、１５…ドレイン、１６…絶縁膜、１７…ゲート用コンタクトホール、１８…ソース用コンタクトホール、１９…ゲート用電極パッド、２０、２０Ａ…ソース用電極パッド、２１…保護膜、２２…ゲート用ホール、２３…ソース用ホール、２４…ドレイン用電極パッド、３０…多連リードフレーム、３１…単位リードフレーム、３２…外枠、３２ａ…位置決め孔、３３…第１アウタリード、３４…第２アウタリード、３５…第３アウタリード、３６…第１インナリード、３７…第２インナリード、３７ａ…抜け止め部片、３８、３８Ａ…第３インナリード（大電流用インナリード）、３８ａ…抜け止め部片、３９…タイバー、４０…タブ、４１…ボンディング層、４２…ゲート用ワイヤ、４３…ソース用ワイヤ（大電流用ワイヤ）、４３Ｂ…幅の広いワイヤ（大電流用ワイヤ）、４４…樹脂封止体、４５…トランジスタ。

Claims (3)

  1. 電子回路要素が作り込まれ小形の平板形状に形成された半導体ペレットと、この半導体ペレットに各ワイヤによって電気的に接続された複数本のインナリードと、これらインナリードにそれぞれ連結された複数本のアウタリードと、前記半導体ペレット、前記インナリード群および前記ワイヤ群を封止した封止体とを備えており、前記アウタリード群が前記封止体の一辺に配列されている半導体装置において、
    前記インナリード群のうち大電流用インナリードには幅の広い接続部の一端が接続されて、この接続部の他端は前記半導体ペレットの大電流用電極パッドに接続されていることを特徴とする半導体装置。
  2. 前記電子回路要素が作り込まれ平板形状に形成された半導体ペレットは、パワーＭＯＳＦＥＴが作り込まれた半導体ペレットであることを特徴とする請求項１に記載の半導体装置。
  3. 前記大電流用インナリードに接続された接続部の他端は、パワーＭＯＳＦＥＴが作り込まれた半導体ペレットのソースまたはドレインに接続されていることを特徴とする請求項１または２に記載の半導体装置。
JP2004301278A 2004-10-15 2004-10-15 半導体装置 Pending JP2005064532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004301278A JP2005064532A (ja) 2004-10-15 2004-10-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004301278A JP2005064532A (ja) 2004-10-15 2004-10-15 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08586897A Division JP3675603B2 (ja) 1997-03-19 1997-03-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007324517A Division JP2008085369A (ja) 2007-12-17 2007-12-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2005064532A true JP2005064532A (ja) 2005-03-10

Family

ID=34373799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004301278A Pending JP2005064532A (ja) 2004-10-15 2004-10-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2005064532A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166622A (ja) * 2006-12-29 2008-07-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009182305A (ja) * 2008-02-01 2009-08-13 Sanyo Electric Co Ltd 半導体装置
JP2009531870A (ja) * 2006-03-27 2009-09-03 フェアチャイルド・セミコンダクター・コーポレーション 金属コーティングワイヤを用いた半導体デバイス及び電気部品の製造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009531870A (ja) * 2006-03-27 2009-09-03 フェアチャイルド・セミコンダクター・コーポレーション 金属コーティングワイヤを用いた半導体デバイス及び電気部品の製造
JP2008166622A (ja) * 2006-12-29 2008-07-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4597118B2 (ja) * 2006-12-29 2010-12-15 三洋電機株式会社 半導体装置の製造方法
JP2009182305A (ja) * 2008-02-01 2009-08-13 Sanyo Electric Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
US7166496B1 (en) Method of making a packaged semiconductor device
US7843044B2 (en) Semiconductor device
US7932588B2 (en) Semiconductor device including a DC-DC converter having a metal plate
US9202765B2 (en) Semiconductor device
TWI395277B (zh) 晶圓水準的晶片級封裝
US7274092B2 (en) Semiconductor component and method of assembling the same
JP3675603B2 (ja) 半導体装置
JP2006049341A (ja) 半導体装置およびその製造方法
TWI731129B (zh) 電子裝置
US11574855B2 (en) Package with dies mounted on opposing surfaces of a leadframe
JP2005026294A (ja) 半導体装置およびその製造方法
JP2007012857A (ja) 半導体装置
EP3690938B1 (en) Semiconductor device and production method therefor
EP3218930B1 (en) Package for electronic system having semiconductor chips
US10763201B2 (en) Lead and lead frame for power package
TW201234601A (en) Vertical semiconductor device and manufacturing method therefor
JP5315378B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
WO2018159018A1 (ja) 半導体装置
JP2005064532A (ja) 半導体装置
JP5648095B2 (ja) 半導体装置
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
WO2020240882A1 (ja) 半導体装置および半導体装置の製造方法
JP2005051109A (ja) パワー半導体モジュール
JP2008085369A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520