JP2009182305A

JP2009182305A - 半導体装置

Info

Publication number: JP2009182305A
Application number: JP2008022757A
Authority: JP
Inventors: Yoshimasa Amatatsu; 芳正天辰; Seiji Takino; 誠司瀧野
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2008-02-01
Filing date: 2008-02-01
Publication date: 2009-08-13

Abstract

【課題】パワートランジスタの発熱や配線抵抗によるトランジスタ特性の劣化を防止すると共に、配線の断線を防止した半導体装置を提供する。
【解決手段】パワートランジスタ１０１上に延びた配線１０２，１０３はパワートランジスタ１０１に駆動電流が流れたときに発生する熱を外部へ放出するヒートシンクとして働く。また、配線１０２は、バンプ電極ＢＰ１が形成されたバンプ電極形成領域から出力用のパッド電極Ｐ１，Ｐ１の方向へ引き出されるが、その引き出し部の配線幅Ｗ１はバンプ電極ＢＰ１の直径Ｒ１よりも大きくなっている。これにより、配線１０２の配線抵抗が低減されると共に、熱や応力による断線も起こりにくくなる。
【選択図】図１

Description

本発明は、バンプ電極が設けられた半導体装置に関するものである。

近年情報端末機器等の小型化と共に、その中に組み込まれる半導体装置も軽薄短小化が要求されてきた。それに応える技術としてW-CSP（Ｗafer Ｌevel-Chip Size Package）技術が小信号系半導体装置で積極的に採用されてきたが、パワートランジスタを含む大信号系半導体装置においてもその採用が始まりかつその拡大が急務となっている。

図５は、小信号系半導体装置で採用されてきたW-CSPの構造を示している。半導体チップ５０の外周部にパッド電極５１が配置され、パッド電極５１から配線５２が引き出され、この配線５２の広がった部分にバンプ電極５３が形成されている。尚、この種の半導体装置は、特許文献１に記載されている。
特開平１１−３３０１２１号公報

しかしながら、従来のW-CSP技術では、図５に示したように、パッド電極５１とバンプ電極５３の間の配線５２の幅が狭くなっていたため、その配線抵抗が大きくなっていた。また、パワートランジスタを含む大信号系半導体装置においては、パワートランジスタに大電流が流れるため、その発熱量が多くなりトランジスタ特性の劣化を招くという問題があった。

本発明の半導体装置は、半導体基板と、前記半導体基板上に形成されたパワートランジスタと、前記パワートランジスタの端子に接続された外部接続用のパッド電極と、前記パワートランジスタ上に形成された第１の絶縁膜と、前記パッド電極に接続されると共に、前記パッド電極から前記第１の絶縁膜上に延びて前記パワートランジスタの一部を覆う配線と、前記パワートランジスタを覆う前記配線部分上に形成されたバンプ電極と、を備え、前記配線は前記バンプ電極が形成されたバンプ電極形成領域から前記バンプ電極の直径よりも大きな配線幅を有して前記パッド電極の方向へ引き出された引き出し部を有していることを特徴とする。

本発明の半導体装置によれば、バンプ電極形成領域からの配線の引き出し部の幅を広くしたので、パッド電極とバンプ電極の間の配線抵抗を小さくすることができる。また、パワートランジスタの少なくとも一部上を前記配線で覆ったので、パワートランジスタから発生する熱が、パワートランジスタの上方の配線を介して外部に放出されるという放熱経路が形成される。従って、パワートランジスタの発熱や配線抵抗によるトランジスタ特性の劣化を防止することができると共に、配線の断線も防止することができる。

本発明の実施形態について、パーソナルコンピュータ等に内蔵されたモーターを駆動するためのモーター駆動用ＩＣを例として説明する。図１は、モーター駆動用ＩＣの全体の平面図、図２は、モーター駆動用ＩＣの概略の回路ブロック図である。

半導体チップ５００上にパワー部１００と、それに隣接してロジック部２００が形成されている。パワー部１００においては、モーターに駆動電流を供給するためのＮＭＯＳ型のパワートランジスタ１０１が形成されている。パワートランジスタ１０１のドレインＤは、ドレイン配線１１を介して２つの出力用パッド電極Ｐ１、Ｐ１に接続され、そのソースＳは、ソース配線１０を介して２つの接地用パッド電極Ｐ２、Ｐ２に接続されている。パワートランジスタ１０１のサイズは、この例ではゲート幅Ｗ＝２００００μｍ、ゲート長Ｌ＝２．０μｍというようにロジック用のトランジスタのサイズに比して非常に大きい。パワートランジスタ１０１がオンした時に流れる駆動電流は約１００ｍＡという大電流である。図１では、パワートランジスタ１０１のパターンレイアウトの図示は省略しているが、くし型のパターンレイアウトで設計されることが多い。

出力用のパッド電極Ｐ１，Ｐ１には配線１０２が接続され、この配線１０２はパワートランジスタ１０１の一部上にＳｉＮ膜や樹脂膜（本発明の第１の絶縁膜の一例）からなるパッシベーション膜を介して延びている。そして、配線１０２の端部上にバンプ電極ＢＰ１が形成され、バンプ電極ＢＰ１と配線１０２とが同一材料で一体且つ電気的に接続されている。また同様に、接地用のパッド電極Ｐ２、Ｐ２には配線１０３が接続され、この配線１０３はパワートランジスタ１０１の一部上にＳｉＮ膜や樹脂膜からなるパッシベーション膜を介して延びている。そして、配線１０３の端部上にバンプ電極ＢＰ２が形成され、バンプ電極ＢＰ２と配線１０３とが同一材料で一体且つ電気的に接続されている。バンプ電極ＢＰ１はパワートランジスタ１０１の出力端子となり、バンプ電極ＢＰ２には接地電位が印加されるようになっている。パワートランジスタ１０１上に延びた配線１０２，１０３はパワートランジスタ１０１に駆動電流が流れたときに発生する熱を外部へ放出するヒートシンクとして働く。尚、出力用、接地用のパッド電極を２個設けているのは、パワートランジスタ１０１の電流経路を分散させて電流集中を避けるためと、パッド電極と配線とのコンタクト抵抗を下げるためであり、パターンレイアウト設計上で許される限り３個以上のパッド電極を設けてもよい。

また、配線１０２は、バンプ電極ＢＰ１が形成されたバンプ電極形成領域から出力用のパッド電極Ｐ１，Ｐ１の方向へ引き出されるが、その引き出し部の配線幅Ｗ１はバンプ電極ＢＰ１の直径Ｒ１よりも大きくなっている。これにより、配線１０２の配線抵抗が低減されると共に、熱や応力による断線も起こりにくくなる。同様に、配線１０３は、バンプ電極ＢＰ２が形成されたバンプ電極形成領域から接地用のパッド電極Ｐ２、Ｐ２の方向へ引き出されるが、その引き出し部の配線幅Ｗ２はバンプ電極ＢＰ２の直径Ｒ２よりも大きくなっている。

ここで、配線抵抗の低減と、放熱性能を向上させるため、配線１０２、１０３は比抵抗が小さく、かつ熱伝導性に優れた銅（Ｃｕ）又は、銅合金（Ａｌ−Ｃｕ等）で形成することが好ましい。つまりＣｕを主材料とした金属で成ることが好ましい。本実施例ではバリア膜としてのＣｒ、シード層としてのＣｕをスパッタ等にて付着してパターン形成後、電解メッキによりＣｕを付着し配線１０２、１０３を、また合わせて配線２０２〜２０５を形成している。バリア膜はＣｒに変えＴｉ，ＴｉＷ等を使用してもよい。

また、配線１０２については、バンプ電極形成領域からの引き出し部と出力用のパッド電極Ｐ１，Ｐ１との間の部分で、引き出し部に対して斜めに切り欠かれていることが好ましい。図１で破線にて切り欠き部１０４を示している。これにより、この部分で配線１０２の面積が減ることから、配線１０２の上層の樹脂膜（本発明の第２の絶縁膜の一例）の下地に対する密着性が高まり、上層の樹脂膜が剥がれ難くなるという効果が得られる。これは、樹脂膜は配線１０２に対する密着性が悪く、下地が同じ樹脂膜である場合には密着性が良好であるためである。尚、配線１０３についても同様に切り欠き部を形成しても良い。

ロジック部２００においては、パワートランジスタ１０１のオン・オフを制御するための差動信号を作成するロジック回路２０１、ロジック回路２０１からの差動信号を増幅する差動アンプ２１０が設けられている。差動アンプ２１０の出力信号はパワートランジスタ１０１のゲートＧに印加されるように構成されている。ロジック回路２０１は高集積化のためＭＯＳトランジスタで形成され、差動アンプ２１０は駆動能力を高くするためにバイポーラトランジスタで形成することが好ましい。

ロジック部２００には、電源用のパッド電極Ｐ３と、これに電気的に接続された配線２０２、配線２０２上に形成されたバンプ電極ＢＰ３が設けられている。電源用のパッド電極Ｐ３には、ロジック回路２０１と差動アンプ２１０へ電源電位Ｖｃｃを供給するための電源線が接続されている。また、入力信号印加用の３つのパッド電極Ｐ４，Ｐ５，Ｐ６と、これらにそれぞれ電気的に接続された配線２０３，２０４，２０５、配線２０３，２０４，２０５上にそれぞれ形成されたバンプ電極ＢＰ４，５，６が設けられている。３つのパッド電極Ｐ４，Ｐ５，Ｐ６はロジック回路２０１に接続されている。

また、ロジック回路２０１及び差動アンプ２１０に接地電位を供給するために、パワー部１００に設けられた接地用パッド電極Ｐ２から接地線がロジック回路２０１及び差動アンプ２１０までに延びている。

これらの配線とバンプ電極は、パワー部１００と同様に構成されている。ロジック部２００では、パワー部１００ほどの大きな発熱は生じないが、できるだけ配線抵抗を下げ、熱やストレスに強くすることが好ましいからである。また、パワー部１００で発生した熱が、隣接するロジック部２００の配線幅の大きい配線２０２，２０３，２０４，２０５で効率的に放出されるという効果もある程度は期待できる。

次に、モーター駆動用ＩＣの断面構造について更に詳しく説明する。図３は、図１のＸ−Ｘ線に沿った概略の断面図であり、出力用のパッド電極Ｐ１からパワートランジスタ１０１の形成領域を経由して、接地用のパッド電極Ｐ２に至る領域を示している。

Ｐ型半導体基板１上にＮ型エピタキシャル層２がエピタキシャル成長により形成されている。ここでエピ層は少なくとも一層あれば良い。Ｐ型半導体基板１とＮ型エピタキシャル層２の界面にはＮ＋型埋め込み層３が形成されている。そして、Ｎ型エピタキシャル層２の中に形成された上または上下から拡散する方法等で形成されたＰ＋型の分離拡散層４によって囲まれた島領域の中に、ＮＭＯＳ型のパワートランジスタ１０１が形成されている。すなわち、Ｎ型エピタキシャル層２の表面にＰウエル拡散層５が形成され、Ｐウエル拡散層５の表面に、Ｎ＋型のソースＳ、Ｎ＋型のドレインＤ、Ｐウエル拡散層５の電位をソース電位に固定するためのＰ＋型拡散層６が形成されている。また、ゲート絶縁膜７を介してゲート電極８が形成されている。尚、前述のようにパワートランジスタ１０１はくし型等のパターンレイアウトを有していることが多いが、図３では図面の簡略化ために１つのソースＳと１つのドレインＤのみを示してある。

ＮＭＯＳ型のパワートランジスタ１０１が形成されたＮ型エピタキシャル層２上にはＳｉＯ_２等からなる絶縁膜９が形成されている。この絶縁膜９に形成されたコンタクトホールを通して、ソース配線１０がソースＳ及びＰ＋型拡散層６に接続されている。ソース配線１０は絶縁膜９上を接地用のパッド電極Ｐ２の方向へ延びて、接地用のパッド電極Ｐ２に接続されている。また、絶縁膜９に形成された別のコンタクトホールを通して、ドレイン配線１１がドレインＤに接続されている。ドレイン配線１１は絶縁膜９上を出力用のパッド電極Ｐ１の方向へ延びて、出力用のパッド電極Ｐ１に接続されている。

ソース配線１０及びドレイン配線１１を覆って、プラズマＳｉＮ膜等のパッシベーション膜１２が形成され、このパッシベーション膜１２上に、感光性樹脂等からなる第１の樹脂膜１３（本発明の第１の絶縁膜の一例）が形成されている。そして、第１の樹脂膜１３上に配線１０２が形成されている。配線１０２は、パッシベーション膜１２及び第１の樹脂膜１３に形成されたコンタクトホールを通して出力用のパッド電極Ｐ１に接続されている。配線１０２は、第１の樹脂膜１３上を延びてパワートランジスタ１０１を覆っている。また、配線１０３は、パッシベーション膜１２及び第１の樹脂膜１３に形成された別のコンタクトホールを通して接地用のパッド電極Ｐ２に接続されている。そして、配線１０２，１０３が形成された第１の樹脂膜１３上には、感光性樹脂等からなる第２の樹脂膜１４（本発明の第２の絶縁膜の一例）が形成されている。

また、前述のように、配線１０２は切り欠かれていることが好ましい。第２の樹脂膜１４は配線１０２に対する密着性が悪いが、下地の第１の樹脂膜１３に対する密着性は良好であるためである。そこで、配線１０２の切り欠き部１０４（配線１０２が切り欠かれて第１の樹脂膜１３が露出した部分）を形成すれば、その部分において、第２の樹脂膜１４は第１の樹脂膜１３に密着することになる。すなわち、第２の樹脂膜１４の密着した面積がその分増えるので、第２の樹脂膜１４は剥がれ難くなる。

図４は、図１のＹ−Ｙ線に沿った概略の断面図であり、出力用のパッド電極Ｐ１からバンプ電極ＢＰ１に至る領域を示している。出力用のパッド電極Ｐ１上のパッシベーション膜１２及び第１の樹脂膜１３に形成されたコンタクトホールを通して、出力用のパッド電極Ｐ１に接続された配線１０２が形成されている。配線１０２は第１の樹脂膜１３上を延びている。配線１０２上には第２の樹脂膜１４が形成され、配線１０２の端部上の第２の樹脂膜１４に開口部が形成されている。この開口部を通して、配線１０２に接続されたバンプ電極ＢＰ１が形成されている。バンプ電極ＢＰ１はメッキ法などで形成される。

なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。上記実施形態のモーター駆動用ＩＣは、１つのパワートランジスタ１０１が設けられているが、本発明は、複数のパワートランジスタ１０１が設けられたモーター駆動用ＩＣにも同様に適用することができる。また、本発明はモーター駆動用ＩＣに限らず、パワートランジスタ１０１が設けられていれば、他のＩＣにも適用することができる。さらに、上記実施形態において、パワートランジスタ１０１はＮＭＯＳ型であるが、これに限らず、ＰＭＯＳ型でも良いし、バイポーラトランジスタでも良い。

本発明の実施形態に係るモーター駆動ＩＣの平面図である。本発明の実施形態に係るモーター駆動ＩＣの回路ブロック図である。図１のＸ−Ｘ線に沿った断面図である。図２のＹ−Ｙ線に沿った断面図である。従来の実施形態に係る半導体装置の平面図である。

符号の説明

１Ｐ型半導体基板２Ｎ型エピタキシャル層３Ｎ＋型埋め込み層
４Ｐ＋型の分離拡散層５Ｐウエル拡散層６Ｐ＋型拡散層
７ゲート絶縁膜８ゲート電極９絶縁膜１０ソース配線
１１ドレイン配線１２パッシベーション膜１３第１の樹脂膜
１４第２の樹脂膜
１００パワー部２００ロジック部
１０１パワートランジスタ１０２、１０３配線
１０４切り欠き部２０１ロジック回路２１０差動アンプ
Ｐ１出力用のパッド電極Ｐ２接地用のパッド電極
Ｐ３電源用のパッド電極Ｐ４〜Ｐ６入力信号印加用のパッド電極
ＢＰ１〜ＢＰ６バンプ電極

Claims

半導体基板と、
前記半導体基板上に形成されたパワートランジスタと、
前記パワートランジスタの端子に接続された外部接続用のパッド電極と、
前記パワートランジスタ上に形成された第１の絶縁膜と、
前記パッド電極に接続されると共に、前記パッド電極から前記第１の絶縁膜上に延びて前記パワートランジスタの一部を覆う配線と、
前記パワートランジスタを覆う前記配線部分上に形成されたバンプ電極と、を備え、
前記配線は前記バンプ電極が形成されたバンプ電極形成領域から前記バンプ電極の直径よりも大きな配線幅を有して前記パッド電極の方向へ引き出された引き出し部を有していることを特徴とする半導体装置。
前記配線は前記引き出し部と前記パッド電極との間の部分で、前記引き出し部に対して斜めに切り欠かれていることを特徴とする請求項１に記載の半導体装置。
前記配線を覆って第２の絶縁膜が形成されており、前記配線が切り欠かれ前記第１の絶縁膜が露出した部分において、前記第２の絶縁膜が前記第１の絶縁膜に密着されていることを特徴とする請求項２に記載の半導体装置。
前記配線は銅又は銅合金からなることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
前記パッド電極は複数個設けられていることを特徴とする請求項１乃至４のいずれかに１項に記載の半導体装置。
前記パワートランジスタの端子はドレイン又はソースであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
前記パワートランジスタは、モーターを駆動するためのパワートランジスタであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。