JP2006121004A - パワーｉｃ - Google Patents

パワーｉｃ Download PDF

Info

Publication number
JP2006121004A
JP2006121004A JP2004309940A JP2004309940A JP2006121004A JP 2006121004 A JP2006121004 A JP 2006121004A JP 2004309940 A JP2004309940 A JP 2004309940A JP 2004309940 A JP2004309940 A JP 2004309940A JP 2006121004 A JP2006121004 A JP 2006121004A
Authority
JP
Japan
Prior art keywords
power
control circuit
metal
semiconductor substrate
metals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004309940A
Other languages
English (en)
Other versions
JP4687066B2 (ja
Inventor
Yoshiaki Nakayama
喜明 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004309940A priority Critical patent/JP4687066B2/ja
Priority to US11/251,776 priority patent/US20060086449A1/en
Publication of JP2006121004A publication Critical patent/JP2006121004A/ja
Application granted granted Critical
Publication of JP4687066B2 publication Critical patent/JP4687066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パワー部と制御回路部とが半導体基板の表層部に隣接して配置された低オン抵抗のパワーＩＣであって、高い放熱性を有すると共に、パワー素子の瞬間的な発熱による温度上昇を抑制したパワーＩＣを提供する。
【解決手段】並列接続される複数個のパワー素子からなるパワー部と、パワー素子の制御回路を構成する制御回路部とが、半導体基板１の表層部に隣接して配置されたパワーＩＣ１００であって、層間絶縁膜１ａ，１ｂを介して、パワー部の直上に、パワー素子の外部電極であるパワーメタル２０ａ〜２０ｄが形成され、パワーメタル２０ａ〜２０ｄが、制御回路部の直上に拡張されてなるパワーＩＣ１００とする。
【選択図】 図２

Description

本発明は、パワー部と制御回路部とが半導体基板の表層部に隣接して配置されたパワーＩＣに関する。
複数個のパワー素子が半導体基板の表層部に形成され、それらが２層のアルミニウム（Ａｌ）配線により並列接続されてなる半導体装置が、例えば、特開平８−１２５１７６号公報（特許文献１）に開示されている。
近年のパワー用途の半導体装置においては、並列接続される複数個のパワー素子からなるパワー部と、パワー素子の制御回路を構成する制御回路部とが、半導体基板の表層部に隣接して配置された、パワーＩＣ（Integrated Circuit）が用いられてきている。また、パワーＩＣにおけるパワー部のオン抵抗を低減するために、層間絶縁膜を介して、パワー部の直上に、パワー素子の外部電極であるパワーメタルが形成されてきている。
図８は、前記した近年のパワーＩＣ９０の断面を模式的に示す図である。また、図９は、パワーＩＣ９０の主な構成要素の配置を示す模式的な平面図である。
図８に示すパワーＩＣ９０は、並列接続される複数個のパワー素子からなるパワー部（２系統）と、パワー素子の制御回路を構成する制御回路部とが、ＳＯＩ（Silicon On Insulator）構造の半導体基板（チップ）１の表層部に隣接して配置されたパワーＩＣである。図８における符号４は、チップ１の裏面側に接続された、放熱のためのヒートシンクである。尚、図９においては、パワー部（２系統）が太い破線で囲って示されており、制御回路部が太い点線で囲って示されている。
図８と図９に示すように、パワーＩＣ９０では、層間絶縁膜１ａ，１ｂを介して、パワー部の直上に、パワー素子の外部電極であるパワーメタル２ａ〜２ｄが形成されている。パワーＩＣ９０に形成されたパワー素子はＭＯＳ型トランジスタであり、各パワーメタル２ａ〜２ｄは、それぞれ、２系統の各パワー部に形成されたＭＯＳ型トランジスタにおけるソース同士もしくはドレイン同士を並列接続する。
一方、図９に示すように、制御回路部の外部電極であるパッド３は、ボンディングによる不具合を避けるため、通常、制御回路部の直上ではなくその周囲に配置される。
特開平８−１２５１７６号公報
パワー素子と制御回路を一つのチップに搭載したパワーＩＣにおいては、パワー素子の発熱によるチップ温度の上昇を如何に抑えるかが重要となる。パワー素子は半導体基板１の主面側に形成されるが、モールドパッケージされたパワーＩＣ９０では、主面側からの放熱は、パワーメタル２ａ〜２ｄにボンディングされたワイヤを介しての放熱に限られる。このため図９に示すように、
従来のパワーＩＣ９０においては、主としてチップ１の裏面側に接続されたヒートシンク４から放熱を行っていた。しかしながら、シリコン（Ｓｉ）からなるチップ１は熱抵抗が高く、放熱性をさらに高めるためには、チップ１の主面側からも効率的に放熱させる必要がある。
そこで本発明は、パワー部と制御回路部とが半導体基板の表層部に隣接して配置された低オン抵抗のパワーＩＣであって、高い放熱性を有すると共に、パワー素子の瞬間的な発熱による温度上昇を抑制したパワーＩＣを提供することを目的としている。
請求項１に記載の発明は、並列接続される複数個のパワー素子からなるパワー部と、前記パワー素子の制御回路を構成する制御回路部とが、半導体基板の表層部に隣接して配置されたパワーＩＣであって、層間絶縁膜を介して、前記パワー部の直上に、前記パワー素子の外部電極であるパワーメタルが形成され、前記パワーメタルが、前記制御回路部の直上に拡張されてなることを特徴としている。
これによれば、パワー素子の外部電極であるパワーメタルをパワー部の直上に形成することで、低オン抵抗のパワーＩＣとすることができる。また、パワーメタルを制御回路部の直上に拡張することによって、パワーメタルの面積および体積が増大する。このため、パワーメタルの面積増大に伴って、パワーメタルからの放熱性が高められると共に、パワーメタルにボンディングするワイヤの本数も増大することができ、ワイヤからの熱伝導による放熱量も増大することができる。また、パワーメタルの体積増大に伴って、熱容量が増大し、パワー素子の瞬間的な発熱による温度上昇も抑制することができる。
パワーＩＣの放熱性を高めるためには、上記したパワーメタルの面積および体積は、大きいほうが好ましい。従って、請求項２に記載のように、前記パワーメタルが、前記パワー部をほぼ覆ってなることが好ましく、請求項３に記載のように、制御回路部の直上に拡張された前記パワーメタルが、前記制御回路部をほぼ覆ってなることが好ましい。
請求項４に記載のように、前記パワーＩＣは、例えば、前記パワー素子をＭＯＳ型トランジスタとして、前記パワーメタルを前記ＭＯＳ型トランジスタにおけるソースもしくはドレインの外部電極とすることができる。
上記したように、前記パワーＩＣの放熱性を高めるためにはパワーメタルにボンディングするワイヤの本数は多いほうが好ましく、請求項５に記載のように、前記パワーメタルに、複数本のワイヤがボンディングされてなることが好ましい。またワイヤボンディングに限らず、請求項６に記載のように、前記パワーメタルが、複数個の半田ボールを介して、プリント基板の配線に接続されてもよい。
請求項７に記載のように、前記制御回路が、均熱性が必要なカレントミラー回路を有する場合には、前記パワーメタルが、前記制御回路部における前記カレントミラー回路を構成する部分の直上を除いて、前記制御回路部の直上に拡張されてなることが好ましい。これにより、パワーメタルに伝達されたの熱の影響が、カレントミラー回路を構成する部分に及ぶのを、抑制することができる。また、請求項８に記載のように、前記カレントミラー回路を構成する部分の直上に、前記パワーメタルに連結していない島状メタルが配置されてなることが好ましい。このパワーメタルに連結していない島状メタルの熱伝導により、カレントミラー回路を構成する部分の均熱性をより高めることができる。
請求項９に記載のように、前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、前記パワー部と制御回路部とが、絶縁分離トレンチにより絶縁分離されてなり、前記制御回路部の周りに、前記絶縁分離トレンチに囲まれ、素子が形成されていないフィールドグランド領域が形成されてなる場合には、例えば、前記パワーメタルが、前記制御回路部の周りにおいて、前記層間絶縁膜に形成されたビアホール内の埋め込み金属を介して、前記フィールドグランド領域に接続されてなるようにすることができる。
これにより、パワーメタルに伝達されたパワー素子の熱を、積極的に制御回路部の周りのフィールドグランド領域に伝達し、制御回路部の均熱性をより高めることができる。
請求項１０に記載のように、前記パワーメタルの材質は、電気伝導性と熱伝導性に優れるアルミニウムもしくは銅であることが好ましい。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１は、本発明のパワーＩＣの一例で、パワーＩＣ１００の断面を模式的に示す図である。また、図２は、パワーＩＣ１００の主な構成要素の配置を示す模式的な平面図である。
図１と図２に示すパワーＩＣ１００は、図８と図９に示す従来のパワーＩＣ９０と同様に、並列接続される複数個のパワー素子からなるパワー部（２系統）と、パワー素子の制御回路を構成する制御回路部とが、ＳＯＩ（Silicon On Insulator）構造の半導体基板（チップ）１の表層部に隣接して配置されたパワーＩＣである。尚、図１と図２に示すパワーＩＣ１００において、図８と図９に示す従来のパワーＩＣ９０と同様の部分については同じ符号を付してあり、その説明は省略する。
図１と図２に示すパワーＩＣ１００では、層間絶縁膜１ａ，１ｂを介して、パワー部の直上に、パワー素子の外部電極であるパワーメタル２０ａ〜２０ｄが形成されている。パワーメタル２０ａ〜２０ｄの材質は、電気伝導性と熱伝導性に優れるアルミニウムもしくは銅であることが好ましい。図８と図９に示す従来のパワーＩＣ９０と同様に、図１と図２のパワーＩＣ１００に形成されたパワー素子もＭＯＳ型トランジスタであり、各パワーメタル２０ａ〜２０ｄは、それぞれ、２系統の各パワー部に形成されたＭＯＳ型トランジスタにおけるソース同士もしくはドレイン同士を並列接続する。
一方、図１と図２のパワーＩＣ１００における各パワーメタル２０ａ〜２０ｄは、図８と図９のパワーＩＣ９０における各パワーメタル２ａ〜２ｄと異なり、パワー部の直上だけでなく、制御回路部の直上に拡張されている。
図１と図２に示すパワーＩＣ１００は、図８と図９に示すパワーＩＣ９０と同様に、パワー素子の外部電極であるパワーメタル２０ａ〜２０ｄをパワー部の直上に形成することで、低オン抵抗のパワーＩＣとすることができる。一方、パワーＩＣ１００ではパワーメタル２０ａ〜２０ｄを制御回路部の直上に拡張しているため、パワーメタル２０ａ〜２０ｄの面積および体積が、パワーＩＣ９０のパワーメタル２ａ〜２ｄに較べて増大する。このため、パワーメタル２０ａ〜２０ｄの面積増大に伴って、パワーメタル２０ａ〜２０ｄからの放熱性が高められると共に、パワーメタル２０ａ〜２０ｄにボンディングするワイヤの本数も増大することができ、ワイヤからの熱伝導による放熱量も増大することができる。また、パワーメタル２０ａ〜２０ｄの体積増大に伴って、パワーメタル２０ａ〜２０ｄの熱容量が増大し、パワー素子の瞬間的な発熱による温度上昇も抑制することができる。
パワーＩＣの放熱性を高めるためには、上記したパワーメタルの面積および体積は、大きいほうが好ましい。従って、図１と図２に示すパワーＩＣ１００のように、パワーメタル２０ａ〜２０ｄがパワー部をほぼ覆ってなることが好ましく、また、制御回路部の直上に拡張されたパワーメタル２０ａ〜２０ｄが、制御回路部をほぼ覆ってなることが好ましい。
上記パワーＩＣにおけるパワー部と制御回路部は、任意の構成とすることができる。
図３（ａ），（ｂ）は、それぞれ、パワー部と制御回路部が異なる構成のパワーＩＣ１０１，１０２について、主な構成要素の配置を示す模式的な平面図である。
図３（ａ）に示すパワーＩＣ１０１では、中央に１系統のパワー部が配置され、制御回路部が２つに分割されてパワー部の両側に配置されている。また、図３（ｂ）に示すパワーＩＣ１０２では、中央に２系統のパワー部が配置され、制御回路部が２つに分割されてパワー部の両側に配置されている。
図３（ａ），（ｂ）のパワーＩＣ１０１，１０２についても、図２のパワーＩＣ１００と同様に、ソースとドレインに対応した外部電極である各パワーメタル２１ａ，２１ｂ，２２ａ〜２２ｄが、いずれも、パワー部の直上から制御回路部の直上に拡張されている。パワー部の直上から制御回路部の直上に拡張されるパワーメタルの平面形状は、任意の形状であってよい。
前記したように、パワーＩＣの放熱性を高めるためにはパワーメタルにボンディングするワイヤの本数は多いほうが好ましい。
図４は、ワイヤボンディングされた図１のパワーＩＣ１００の断面を模式的に示す図である。図４に示すように、パワーメタル２０ａ〜２０ｄは制御回路部の直上に拡張されているため、制御回路部の直上においてもワイヤ５をボンディングすることができる。このように、制御回路部の直上にまで拡張されたパワーメタル２０ａ〜２０ｄを持つパワーＩＣ１００では、パワーメタル２０ａ〜２０ｄに、できるだけ多くの複数本のワイヤ５がボンディングされてなることが好ましい。
また、パワーメタルを介した外部への接続は、ワイヤボンディングに限らない。
図５は、半田ボールを介してプリント基板の配線に接続された図１のパワーＩＣ１００の断面を模式的に示す図である。図５では、パワーメタル２０ａ〜２０ｄが複数個の半田ボール５を介してプリント基板２００の配線（パッド）２２０ａ〜２２０ｄに接続され、パワーＩＣ１００がプリント基板２００にフリップチップ実装されている。図４に示すワイヤボンディングの場合と同様に、パワーメタル２０ａ〜２０ｄは制御回路部の直上に拡張されているため、制御回路部の直上においても半田ボール６を介して接続することができる。
図６は、本発明の別のパワーＩＣ１０３について、主な構成要素の配置を示す模式的な平面図である。
図６に示すパワーＩＣ１０３は、制御回路の中に、カレントミラー回路が含まれるパワーＩＣである。カレントミラー回路は温度勾配による特性への影響が大きく、カレントミラー回路を構成する各素子に対しては、通常、高い均熱性が要求される。このようなカレントミラー回路を有するパワーＩＣ１０３では、図に示すように、パワーメタル２３ａ〜２３ｄが、制御回路部における図中に一点鎖線で囲ったカレントミラー回路を構成する部分の直上を除いて、制御回路部の直上に拡張されてなることが好ましい。これにより、パワーメタル２３ａ〜２３ｄに伝達されたの熱の影響が、カレントミラー回路を構成する部分に及ぶのを、抑制することができる。また、図に示すように、カレントミラー回路を構成する部分の直上に、パワーメタル２３ａ〜２３ｄに連結していない島状メタル３ｉが配置されてなることが好ましい。このパワーメタル２３ａ〜２３ｄに連結していない島状メタル３ｉの熱伝導により、カレントミラー回路を構成する部分の均熱性をより高めることができる。（島状メタル３ｉの熱抵抗が小さいため、カレントミラー回路を構成する部分内の温度勾配を小さくすることができる）。
図７は、本発明における別のパワーＩＣ１０４の断面を模式的に示す図である。
図７に示すパワーＩＣ１０４は、半導体基板１０が埋め込み酸化膜１０ａを有するＳＯＩ構造の半導体基板であり、パワー部と制御回路部とが、絶縁分離トレンチ１０ｂにより互いに絶縁分離されている。また、制御回路部の周りには、絶縁分離トレンチ１０ｂに囲まれ、素子が形成されていないフィールドグランド領域１０ｆが形成されている。
図７に示すパワーＩＣ１０４では、制御回路部まで拡張されたパワーメタル２４が、制御回路部の周りにおいて、層間絶縁膜１０ｃに形成されたビアホール内の埋め込み金属２４ｆを介して、フィールドグランド領域１０ｆに接続されている。これにより、図中に太線矢印で示したパワーメタル２４に伝達されたパワー素子の熱を、積極的に制御回路部の周りのフィールドグランド領域１０ｆに伝達し、制御回路部の均熱性をより高めることができる。
以上のように、図１〜図７に示すパワーＩＣ１００〜１０４は、いずれもパワー部と制御回路部とが半導体基板の表層部に隣接して配置された低オン抵抗のパワーＩＣであって、高い放熱性を有すると共に、パワー素子の瞬間的な発熱による温度上昇を抑制したパワーＩＣとなっている。尚、上記したパワーＩＣ１００〜１０４は、いずれもパワー素子としてＭＯＳ型トランジスタを用いたパワーＩＣであった。本発明のパワーＩＣはこれに限らず、例えば、パワー素子としてＩＧＢＴ (Insulated Gate Bipolar Transistor)を用いたパワーＩＣであってもよい。
本発明のパワーＩＣの一例で、パワーＩＣの断面を模式的に示す図である。 図１のパワーＩＣの主な構成要素の配置を示す模式的な平面図である。 （ａ），（ｂ）は、それぞれ、パワー部と制御回路部が異なる構成のパワーＩＣについて、主な構成要素の配置を示す模式的な平面図である。 ワイヤボンディングされた図１のパワーＩＣの断面を模式的に示す図である。 半田ボールを介してプリント基板の配線に接続された図１のパワーＩＣの断面を模式的に示す図である。 本発明の別のパワーＩＣについて、主な構成要素の配置を示す模式的な平面図である。 本発明における別のパワーＩＣ１０４の断面を模式的に示す図である。 従来のパワーＩＣの断面を模式的に示す図である。 図８のパワーＩＣの主な構成要素の配置を示す模式的な平面図である。
符号の説明
９０，１００〜１０４ パワーＩＣ
１，１０ 半導体基板
１ａ，１ｂ 層間絶縁膜
１０ａ 埋め込み酸化膜
１０ｂ 絶縁分離トレンチ
１０ｃ 層間絶縁膜
１０ｆ フィールドグランド領域
２ａ〜２ｄ，２０ａ〜２０ｄ，２１ａ，２１ｂ，２２ａ〜２２ｄ，２３ａ〜２３ｄ，２４ パワーメタル
２４ｆ 埋め込み金属
３ 制御回路部のパッド
３ｉ 島状メタル
４ ヒートシンク
５ ワイヤ
６ 半田ボール
２００ プリント基板

Claims (10)

  1. 並列接続される複数個のパワー素子からなるパワー部と、前記パワー素子の制御回路を構成する制御回路部とが、半導体基板の表層部に隣接して配置されたパワーＩＣであって、
    層間絶縁膜を介して、前記パワー部の直上に、前記パワー素子の外部電極であるパワーメタルが形成され、
    前記パワーメタルが、前記制御回路部の直上に拡張されてなることを特徴とするパワーＩＣ。
  2. 前記パワーメタルが、前記パワー部をほぼ覆ってなることを特徴とする請求項１に記載のパワーＩＣ。
  3. 前記パワーメタルが、前記制御回路部をほぼ覆ってなることを特徴とする請求項１または２に記載のパワーＩＣ。
  4. 前記パワー素子が、ＭＯＳ型トランジスタであり、
    前記パワーメタルが、前記ＭＯＳ型トランジスタにおけるソースもしくはドレインの外部電極であることを特徴とする請求項１乃至３のいずれか一項に記載のパワーＩＣ。
  5. 前記パワーメタルに、複数本のワイヤがボンディングされてなることを特徴とする請求項１乃至４のいずれか一項に記載のパワーＩＣ。
  6. 前記パワーメタルが、複数個の半田ボールを介して、プリント基板の配線に接続されてなることを特徴とする請求項１乃至４のいずれか一項に記載のパワーＩＣ。
  7. 前記制御回路が、カレントミラー回路を有してなり、
    前記パワーメタルが、前記制御回路部における前記カレントミラー回路を構成する部分の直上を除いて、前記制御回路部の直上に拡張されてなることを特徴とする請求項１乃至６のいずれか一項に記載のパワーＩＣ。
  8. 前記カレントミラー回路を構成する部分の直上に、
    前記パワーメタルに連結していない島状メタルが配置されてなることを特徴とする請求項７に記載のパワーＩＣ。
  9. 前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、
    前記パワー部と制御回路部とが、絶縁分離トレンチにより絶縁分離されてなり、
    前記制御回路部の周りに、前記絶縁分離トレンチに囲まれ、素子が形成されていないフィールドグランド領域が形成されてなり、
    前記パワーメタルが、前記制御回路部の周りにおいて、前記層間絶縁膜に形成されたビアホール内の埋め込み金属を介して、前記フィールドグランド領域に接続されてなることを特徴とする請求項１乃至８のいずれか一項に記載のパワーＩＣ。
  10. 前記パワーメタルの材質が、アルミニウムもしくは銅であることを特徴とする請求項１乃至９のいずれか一項に記載のパワーＩＣ。
JP2004309940A 2004-10-25 2004-10-25 パワーｉｃ Expired - Fee Related JP4687066B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004309940A JP4687066B2 (ja) 2004-10-25 2004-10-25 パワーｉｃ
US11/251,776 US20060086449A1 (en) 2004-10-25 2005-10-18 Semiconductor device having element portion and control circuit portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004309940A JP4687066B2 (ja) 2004-10-25 2004-10-25 パワーｉｃ

Publications (2)

Publication Number Publication Date
JP2006121004A true JP2006121004A (ja) 2006-05-11
JP4687066B2 JP4687066B2 (ja) 2011-05-25

Family

ID=36205113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004309940A Expired - Fee Related JP4687066B2 (ja) 2004-10-25 2004-10-25 パワーｉｃ

Country Status (2)

Country Link
US (1) US20060086449A1 (ja)
JP (1) JP4687066B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311410A (ja) * 2007-06-14 2008-12-25 Denso Corp 半導体装置
JP2009260215A (ja) * 2008-03-25 2009-11-05 Toshiba Corp 半導体装置
US9887239B2 (en) 2010-06-07 2018-02-06 Micron Technology, Inc. Memory arrays
JP2020149994A (ja) * 2019-03-11 2020-09-17 ローム株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005042706B4 (de) * 2005-09-01 2008-08-14 Atmel Germany Gmbh Halbleiter-Chip zur Erzeugung einer steuerbaren Frequenz
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
US9059083B2 (en) * 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
JP4924685B2 (ja) * 2009-09-23 2012-04-25 株式会社デンソー 半導体装置及びその製造方法
US9995890B2 (en) * 2010-09-27 2018-06-12 Finisar Corporation Thermal management of a locker etalon in a transmitter optical subassembly
CN104011988A (zh) * 2012-02-07 2014-08-27 富士电机株式会社 功率转换装置
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766402A (ja) * 1993-08-23 1995-03-10 Fuji Electric Co Ltd 半導体装置
JP2000299927A (ja) * 1999-02-14 2000-10-24 Yazaki Corp 電力供給系
JP2002368218A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192989A (en) * 1989-11-28 1993-03-09 Nissan Motor Co., Ltd. Lateral dmos fet device with reduced on resistance
JP3355817B2 (ja) * 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
JP2997179B2 (ja) * 1995-01-27 2000-01-11 モトローラ株式会社 パワーｍｏｓトランジスタ
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP2001085625A (ja) * 1999-09-13 2001-03-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6624484B2 (en) * 2001-07-31 2003-09-23 Nokia Corporation IGFET and tuning circuit
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766402A (ja) * 1993-08-23 1995-03-10 Fuji Electric Co Ltd 半導体装置
JP2000299927A (ja) * 1999-02-14 2000-10-24 Yazaki Corp 電力供給系
JP2002368218A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311410A (ja) * 2007-06-14 2008-12-25 Denso Corp 半導体装置
JP2009260215A (ja) * 2008-03-25 2009-11-05 Toshiba Corp 半導体装置
US9887239B2 (en) 2010-06-07 2018-02-06 Micron Technology, Inc. Memory arrays
JP2020149994A (ja) * 2019-03-11 2020-09-17 ローム株式会社 半導体装置
JP7290960B2 (ja) 2019-03-11 2023-06-14 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP4687066B2 (ja) 2011-05-25
US20060086449A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
JP5081578B2 (ja) 樹脂封止型半導体装置
US7772692B2 (en) Semiconductor device with cooling member
US20060086449A1 (en) Semiconductor device having element portion and control circuit portion
JP3905580B2 (ja) 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路
US9030005B2 (en) Semiconductor device
JP2009188376A (ja) 半導体装置とその製造方法
JP6129355B2 (ja) 電力半導体装置
US8664759B2 (en) Integrated circuit with heat conducting structures for localized thermal control
US7759789B2 (en) Local area semiconductor cooling system
JP2007115894A (ja) 半導体装置
TWI460831B (zh) 電子組裝體
JP2006120996A (ja) 回路モジュール
JP2009130055A (ja) 半導体装置
JP2000200905A (ja) 半導体装置
JP5228361B2 (ja) 半導体装置の実装構造
JP2002141436A (ja) 半導体装置及びその製造方法
JP2008053313A (ja) 半導体集積回路装置
JP2020167181A (ja) 電子装置
JP2006294729A (ja) 半導体装置
JP2008258578A (ja) 半導体装置
JP7306294B2 (ja) 半導体モジュール
JP7294403B2 (ja) 半導体装置
JP4225243B2 (ja) 半導体装置及び基板接続構造
JP2009267045A (ja) Ｉｃチップ、パッケージおよび半導体装置
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees